JPH08307056A - Multilayer interconnection board - Google Patents

Multilayer interconnection board

Info

Publication number
JPH08307056A
JPH08307056A JP10635795A JP10635795A JPH08307056A JP H08307056 A JPH08307056 A JP H08307056A JP 10635795 A JP10635795 A JP 10635795A JP 10635795 A JP10635795 A JP 10635795A JP H08307056 A JPH08307056 A JP H08307056A
Authority
JP
Japan
Prior art keywords
wiring
film
wiring film
region
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10635795A
Other languages
Japanese (ja)
Inventor
Nobuhiro Nishiwaki
伸宏 西脇
Toshihiko Moriwaki
肇彦 森脇
Teruo Isobe
輝雄 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP10635795A priority Critical patent/JPH08307056A/en
Publication of JPH08307056A publication Critical patent/JPH08307056A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: To provide a multilayer interconnection board which is excellent in impedance matching and is so constructed that its thickness is small. CONSTITUTION: This multilayer interconnection board comprises a through hole dense region 2 where a plurality of through holes 1 are crowded; a wiring region 3 where signal wiring films 4, 5 and power supply wiring films 6-8 are arranged, and a connecting wiring film region 2a where the through holes 1 in the through hole dense region 2 are connected with the signal wiring films 4, 5, or power supply wiring films 6-8 in the wiring region 3. The impedance of the signal wiring films 4, 5 in the wiring region 3 is controlled by the power supply films 7, 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多層配線基板に関し、
特に、優れたインピーダンス整合の配線構造を有する多
層配線基板に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board,
In particular, the present invention relates to a technique effective when applied to a multilayer wiring board having a wiring structure with excellent impedance matching.

【0002】[0002]

【従来の技術】多層配線基板は、半導体集積回路装置を
含む種々の電気機器に使用されており、半導体集積回路
装置の高集積化と高特性化に伴い多層配線基板における
配線構造も微細となり、信頼度の高い配線構造が要求さ
れてきている。
2. Description of the Related Art A multilayer wiring board is used in various electric equipment including a semiconductor integrated circuit device, and the wiring structure of the multilayer wiring board becomes finer as the integration and performance of the semiconductor integrated circuit device become higher. There is a demand for a highly reliable wiring structure.

【0003】近年、多層配線基板の配線構造としては、
信頼度の高い配線構造とするために信号配線層のインピ
ーダンスをコントロールすることが行われており、その
ために信号配線膜と電源配線膜との組み合わせによりマ
イクロストップラインを構成し、インピーダンスのマッ
チングをとっているものがある。
In recent years, as a wiring structure of a multilayer wiring board,
The impedance of the signal wiring layer is controlled in order to achieve a highly reliable wiring structure.To this end, a micro stop line is constructed by combining the signal wiring film and the power supply wiring film to achieve impedance matching. There is something.

【0004】この場合、多層配線基板におけるインピー
ダンスをコントロールするには、信号配線膜の幅と信号
配線膜の膜厚との比および電源配線膜と信号配線膜との
間の層間絶縁膜における膜厚と誘電率との比を調整して
行なわれている。
In this case, in order to control the impedance in the multilayer wiring board, the ratio of the width of the signal wiring film to the film thickness of the signal wiring film and the film thickness of the interlayer insulating film between the power supply wiring film and the signal wiring film are controlled. It is performed by adjusting the ratio of the dielectric constant to the dielectric constant.

【0005】なお、半導体集積回路装置を搭載する配線
基板について記載されている文献としては、例えば特開
昭59−202654号公報に記載されているものがあ
る。
As a document describing a wiring board on which a semiconductor integrated circuit device is mounted, there is, for example, one disclosed in Japanese Patent Laid-Open No. 59-202654.

【0006】[0006]

【発明が解決しようとする課題】ところが、前述した多
層配線基板には、以下に述べるような種々の問題点があ
ることを本発明者は見い出した。
However, the present inventor has found that the above-mentioned multilayer wiring board has various problems as described below.

【0007】すなわち、多層配線基板における配線構造
は、信号配線膜と電源配線膜とが対になっていることに
より、例えば多層配線基板に半導体集積回路装置などの
部品を搭載する際のスルーホールが高密度になってしま
うと共に各スルホール間に通せる配線本数の制限条件か
らも信号配線膜が増加してしまうので、多層配線基板の
基板の厚さが厚くなってしまうという問題点が発生す
る。
That is, since the signal wiring film and the power supply wiring film are paired in the wiring structure of the multilayer wiring board, through holes when mounting components such as a semiconductor integrated circuit device on the multilayer wiring board are formed. Since the signal wiring film is increased in density and the number of wirings that can be passed between the through holes is increased, the problem that the board thickness of the multilayer wiring board becomes thick occurs.

【0008】この場合、多層配線基板に搭載する例えば
半導体集積回路装置などの部品の電極の長さが短いと、
その電極の長さよりも多層配線基板の厚さが大きくなっ
てしまうことにより、部品の電極を多層配線基板にはん
だにより電気接続する場合に十分なはんだ接続ができな
くなるという問題点が発生する。
In this case, if the electrodes of a component such as a semiconductor integrated circuit device mounted on the multilayer wiring board have a short length,
Since the thickness of the multilayer wiring board becomes larger than the length of the electrode, there arises a problem that sufficient solder connection cannot be achieved when the electrodes of the component are electrically connected to the multilayer wiring board by soldering.

【0009】また、多層配線基板に例えば半導体集積回
路装置などの部品を高密度に実装する場合および電極の
ピッチが小さくて狭い部品を実装する場合に、それに使
用される多層配線基板におけるインピーダンスのコント
ロールを行なおうとすると信号配線膜の膜数が増加して
しまうので、多層配線基板の基板の厚さが厚くなってし
まうという問題点が発生する。
Further, when components such as a semiconductor integrated circuit device are mounted on the multilayer wiring board at high density or when components having a narrow electrode pitch are mounted, impedance control in the multilayer wiring board used for the components is controlled. However, since the number of signal wiring films increases, the problem that the substrate of the multi-layer wiring substrate becomes thick occurs.

【0010】本発明の目的は、優れたインピーダンス整
合を有すると共に基板の厚さが小さい構造の多層配線基
板を提供することにある。
An object of the present invention is to provide a multilayer wiring board having a structure in which the impedance is excellent and the board thickness is small.

【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本発明において開示され
る発明のうち、代表的なものの概要を説明すれば、以下
の通りである。
The typical ones of the inventions disclosed in the present invention will be outlined below.

【0013】本発明の多層配線基板は、複数のスルーホ
ールが密集しているスルーホール密集領域、信号配線膜
および電源配線膜が配置されている配線領域およびスル
ーホール密集領域における各スルーホールと配線領域に
おける信号配線膜または電源配線膜が電気接続されてい
る接続用配線膜領域とを有し、配線領域における信号配
線膜のインピーダンスは電源配線膜によりコントロール
されているものとする。
In the multilayer wiring board of the present invention, a through hole dense area in which a plurality of through holes are densely arranged, a wiring area in which a signal wiring film and a power supply wiring film are arranged, and each through hole and wiring in the through hole dense area It is assumed that there is a connection wiring film region to which the signal wiring film or the power supply wiring film in the region is electrically connected, and the impedance of the signal wiring film in the wiring region is controlled by the power supply wiring film.

【0014】[0014]

【作用】 (1)前記した本発明の多層配線基板によれば、配線領
域における信号配線膜のインピーダンスは信号配線膜と
同一の配線領域にある電源配線膜によりコントロールさ
れていることにより、配線領域における信号配線膜はイ
ンピーダンス整合できるので、優れたインピーダンス整
合を有する多層配線基板となる。
(1) According to the above-described multilayer wiring board of the present invention, the impedance of the signal wiring film in the wiring region is controlled by the power supply wiring film in the same wiring region as the signal wiring film. Since the signal wiring film in (1) can be impedance-matched, the multilayer wiring board has excellent impedance matching.

【0015】(2)前記した本発明の多層配線基板によ
れば、複数のスルーホールが密集しているスルーホール
密集領域およびスルーホール密集領域における各スルー
ホールと配線領域における信号配線膜または電源配線膜
が電気接続されている接続用配線膜領域は、インピーダ
ンスのコントロールを行う必要がないことにより、イン
ピーダンスのコントロールのための配線膜およびそれら
の配線膜の間の絶縁膜を不要とすることができることに
より、多層配線基板の厚さを最小限の値にすることがで
きるので、基板の厚さが小さい構造の多層配線基板とな
る。
(2) According to the above-described multilayer wiring board of the present invention, a through hole dense area where a plurality of through holes are densely arranged, and each through hole in the through hole dense area and a signal wiring film or a power supply wiring in the wiring area. Since it is not necessary to control impedance in the connection wiring film region where the films are electrically connected, it is possible to eliminate the need for a wiring film for controlling impedance and an insulating film between those wiring films. As a result, the thickness of the multilayer wiring board can be minimized, so that the multilayer wiring board has a structure with a small thickness.

【0016】[0016]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、重複説明
は省略する。
Embodiments of the present invention will now be described in detail with reference to the drawings. In all the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals, and a duplicate description will be omitted.

【0017】図1は本発明の一実施例である多層配線基
板を示す概略平面図、図2は図1におけるA−A矢視断
面を示す概略断面図、図3は図1におけるB−B矢視断
面を示す概略拡大断面図、図4は図1におけるC−C矢
視断面を示す概略拡大断面図である。
FIG. 1 is a schematic plan view showing a multilayer wiring board which is an embodiment of the present invention, FIG. 2 is a schematic sectional view showing a cross section taken along the line AA in FIG. 1, and FIG. 3 is a sectional view taken along the line BB in FIG. FIG. 4 is a schematic enlarged cross-sectional view showing a cross-section taken along the arrow, and FIG. 4 is a schematic enlarged cross-sectional view showing the cross-section taken along the line CC of FIG.

【0018】図1〜図4を用いて、本発明の多層配線基
板およびその製造方法を具体的に説明する。
The multilayer wiring board of the present invention and the method for manufacturing the same will be specifically described with reference to FIGS.

【0019】図1から図4に示すように、本実施例の多
層配線基板は、多数のスルーホール1が密集されている
スルーホール密集領域2、信号配線膜および電源配線膜
が配置されている配線領域3およびスルーホール密集領
域2におけるスルーホール1と配線領域3における信号
配線膜または電源配線膜とが配線膜により電気接続され
ている接続用配線膜領域2aから構成されている。
As shown in FIGS. 1 to 4, in the multilayer wiring board of this embodiment, a through hole dense region 2 in which a large number of through holes 1 are densely arranged, a signal wiring film and a power wiring film are arranged. The through-holes 1 in the wiring region 3 and the through-hole dense region 2 and the signal wiring film or the power supply wiring film in the wiring region 3 are composed of a connection wiring film region 2a electrically connected by the wiring film.

【0020】配線領域3は、多層構造の信号配線膜4,
5と多層構造の電源配線膜6〜8とが層間絶縁膜の機能
を備えている絶縁層9〜18を介して配置されている。
The wiring region 3 has a multi-layered signal wiring film 4,
5 and the power supply wiring films 6 to 8 having a multilayer structure are arranged via insulating layers 9 to 18 having a function of an interlayer insulating film.

【0021】また、配線領域3における信号配線膜4,
5と電源配線膜7,8は対になったマイクロストリップ
ラン構造が採用されていることにより、信号配線膜4,
5のインピーダンスのコントロールが行なわれているの
で、信号配線膜4,5のインピーダンス整合ができてい
る。
In addition, the signal wiring films 4 and 4 in the wiring region 3
5 and the power supply wiring films 7 and 8 employ a microstrip run structure in which the signal wiring films 4 and 5 are paired.
Since the impedance of 5 is controlled, the impedance matching of the signal wiring films 4 and 5 is completed.

【0022】配線領域3における1層目の配線膜に配置
されている1層目の電源配線膜6は、多層配線基板にお
ける1層目の絶縁層9の表面に形成されている。また、
1層目の電源配線膜6は、スルーホール密集領域2にお
けるスルーホール1aに接続用配線膜領域2aにおける
配線膜19により電気接続されている。スルーホール1
aを含むすべてのスルーホール1の内壁には、図示を簡
略化するために図示を省略しているが導電体が設けられ
ている。
The first-layer power supply wiring film 6 arranged on the first-layer wiring film in the wiring region 3 is formed on the surface of the first-layer insulating layer 9 in the multilayer wiring board. Also,
The power supply wiring film 6 of the first layer is electrically connected to the through holes 1a in the through hole dense area 2 by the wiring film 19 in the connection wiring film area 2a. Through hole 1
A conductor is provided on the inner walls of all the through-holes 1 including a, though not shown for the sake of simplicity.

【0023】配線領域3における2層目の配線膜に配置
されている1層目の信号配線膜4は、多層配線基板にお
ける2層目の絶縁層10の表面に形成されている。ま
た、1層目の信号配線膜4は、スルーホール密集領域2
におけるスルーホール1iに接続用配線膜領域2aにお
ける配線膜20により電気接続されている。
The first-layer signal wiring film 4 arranged on the second-layer wiring film in the wiring region 3 is formed on the surface of the second-layer insulating layer 10 in the multilayer wiring board. Further, the signal wiring film 4 of the first layer is formed in the through hole dense region 2
Is electrically connected to the through hole 1i by the wiring film 20 in the connecting wiring film region 2a.

【0024】配線膜20は、多層配線基板における2層
目の絶縁層10の表面に形成されている。
The wiring film 20 is formed on the surface of the second insulating layer 10 in the multilayer wiring board.

【0025】配線領域3における2層目の配線膜に配置
されている1層目の信号配線膜4aは、多層配線基板に
おける2層目の絶縁層10の表面に形成されている。ま
た、1層目の信号配線膜4aは、スルーホール密集領域
2におけるスルーホール1hに接続用配線膜領域2aに
おける配線膜21およびピラー(pillar)28により電
気接続されている。
The first-layer signal wiring film 4a arranged on the second-layer wiring film in the wiring region 3 is formed on the surface of the second-layer insulating layer 10 in the multilayer wiring board. The signal wiring film 4a of the first layer is electrically connected to the through holes 1h in the through hole dense area 2 by the wiring film 21 and the pillar 28 in the connection wiring film area 2a.

【0026】配線膜21は、多層配線基板における3層
目の絶縁層11の表面に形成されている。また、ピラー
28は、絶縁層11にスルーホールが形成されており、
そのスルーホールに柱形状の導電体が埋め込まれている
構造のものである。柱形状のピラー28の平面形状は、
例えば円形状または四角形状などの種々の形状とするこ
とができる。
The wiring film 21 is formed on the surface of the third insulating layer 11 in the multilayer wiring board. The pillar 28 has a through hole formed in the insulating layer 11,
It has a structure in which a pillar-shaped conductor is embedded in the through hole. The planar shape of the pillar-shaped pillar 28 is
For example, various shapes such as a circular shape or a square shape can be used.

【0027】配線領域3における2層目の配線膜に配置
されている1層目の信号配線膜4bは、多層配線基板に
おける2層目の絶縁層10の表面に形成されている。ま
た、1層目の信号配線膜4bは、スルーホール密集領域
2におけるスルーホール1gに接続用配線膜領域2aに
おける配線膜22およびピラー28aにより電気接続さ
れている。
The first-layer signal wiring film 4b arranged on the second-layer wiring film in the wiring region 3 is formed on the surface of the second-layer insulating layer 10 in the multilayer wiring board. The signal wiring film 4b of the first layer is electrically connected to the through hole 1g in the through hole dense area 2 by the wiring film 22 and the pillar 28a in the connection wiring film area 2a.

【0028】配線膜22は、多層配線基板における4層
目の絶縁層12の表面に形成されている。
The wiring film 22 is formed on the surface of the fourth insulating layer 12 in the multilayer wiring board.

【0029】配線領域3における2層目の配線膜に配置
されている1層目の信号配線膜4cは、多層配線基板に
おける2層目の絶縁層10の表面に形成されている。ま
た、1層目の信号配線膜4cは、スルーホール密集領域
2におけるスルーホール1fに接続用配線膜領域2aに
おける配線膜23およびピラー28bにより電気接続さ
れている。
The first-layer signal wiring film 4c arranged on the second-layer wiring film in the wiring region 3 is formed on the surface of the second-layer insulating layer 10 in the multilayer wiring board. The signal wiring film 4c of the first layer is electrically connected to the through hole 1f in the through hole dense area 2 by the wiring film 23 and the pillar 28b in the connection wiring film area 2a.

【0030】配線膜23は、多層配線基板における5層
目の絶縁層13の表面に形成されている。
The wiring film 23 is formed on the surface of the fifth insulating layer 13 in the multilayer wiring board.

【0031】配線領域3における3層目の配線膜に配置
されている2層目の電源配線膜7は、多層配線基板にお
ける4層目の絶縁層12の表面に形成されている。ま
た、2層目の電源配線膜7は、図外の領域においてピラ
ーにより1層目の電源配線膜6に電気接続されている。
The second-layer power supply wiring film 7 arranged on the third-layer wiring film in the wiring region 3 is formed on the surface of the fourth-layer insulating layer 12 in the multilayer wiring board. The power supply wiring film 7 of the second layer is electrically connected to the power supply wiring film 6 of the first layer by pillars in a region outside the drawing.

【0032】電源配線膜7は、多層配線基板における4
層目の絶縁層12の表面に接続用配線膜領域2aにおけ
る配線膜22と同一の製造工程により形成されている。
The power supply wiring film 7 is formed on the multilayer wiring board 4
It is formed on the surface of the second insulating layer 12 by the same manufacturing process as the wiring film 22 in the connection wiring film region 2a.

【0033】また、配線領域3における4層目の配線膜
に配置されている2層目の信号配線膜5は、多層配線基
板における6層目の絶縁層14の表面に形成されてい
る。また、2層目の信号配線膜5は、スルーホール密集
領域2におけるスルーホール1eに接続用配線膜領域2
aにおける配線膜24により電気接続されている。
Further, the second-layer signal wiring film 5 arranged on the fourth-layer wiring film in the wiring region 3 is formed on the surface of the sixth-layer insulating layer 14 in the multilayer wiring board. Further, the second-layer signal wiring film 5 is connected to the through-holes 1e in the through-hole dense area 2 in the connection wiring film area 2
It is electrically connected by the wiring film 24 in a.

【0034】配線膜24は、多層配線基板における6層
目の絶縁層14の表面に信号配線膜5と同一の製造工程
により形成されている。
The wiring film 24 is formed on the surface of the sixth insulating layer 14 in the multilayer wiring board by the same manufacturing process as the signal wiring film 5.

【0035】配線領域3における4層目の配線膜に配置
されている2層目の信号配線膜5aは、多層配線基板に
おける6層目の絶縁層14の表面に形成されている。ま
た、2層目の信号配線膜5aは、スルーホール密集領域
2におけるスルーホール1dに接続用配線膜領域2aに
おける配線膜25およびピラー28cにより電気接続さ
れている。
The second-layer signal wiring film 5a arranged on the fourth-layer wiring film in the wiring region 3 is formed on the surface of the sixth-layer insulating layer 14 in the multilayer wiring board. The second-layer signal wiring film 5a is electrically connected to the through hole 1d in the through hole dense area 2 by the wiring film 25 and the pillar 28c in the connection wiring film area 2a.

【0036】配線膜25は、多層配線基板における7層
目の絶縁層15の表面に形成されている。
The wiring film 25 is formed on the surface of the seventh insulating layer 15 in the multilayer wiring board.

【0037】配線領域3における4層目の配線膜に配置
されている2層目の信号配線膜5bは、多層配線基板に
おける6層目の絶縁層14の表面に形成されている。ま
た、2層目の信号配線膜5bは、スルーホール密集領域
2におけるスルーホール1cに接続用配線膜領域2aに
おける配線膜26およびピラー28dにより電気接続さ
れている。
The second-layer signal wiring film 5b arranged on the fourth-layer wiring film in the wiring region 3 is formed on the surface of the sixth-layer insulating layer 14 in the multilayer wiring board. The second-layer signal wiring film 5b is electrically connected to the through hole 1c in the through hole dense area 2 by the wiring film 26 and the pillar 28d in the connection wiring film area 2a.

【0038】配線膜26は、多層配線基板における8層
目の絶縁層16の表面に形成されている。
The wiring film 26 is formed on the surface of the eighth insulating layer 16 in the multilayer wiring board.

【0039】配線領域3における4層目の配線膜に配置
されている2層目の信号配線膜5cは、多層配線基板に
おける6層目の絶縁層14の表面に形成されている。ま
た、2層目の信号配線膜5cは、スルーホール密集領域
2におけるスルーホール1bに接続用配線膜領域2aに
おける配線膜27およびピラー28eにより電気接続さ
れている。
The second-layer signal wiring film 5c arranged on the fourth-layer wiring film in the wiring region 3 is formed on the surface of the sixth-layer insulating layer 14 in the multilayer wiring board. The second-layer signal wiring film 5c is electrically connected to the through hole 1b in the through hole dense area 2 by the wiring film 27 and the pillar 28e in the connection wiring film area 2a.

【0040】配線膜27は、多層配線基板における9層
目の絶縁層17の表面に形成されている。
The wiring film 27 is formed on the surface of the ninth insulating layer 17 in the multilayer wiring board.

【0041】また、配線膜27を含む多層配線基板の表
面には10層目の絶縁層18が形成されており、多層配
線基板の表面を保護している。
A tenth insulating layer 18 is formed on the surface of the multilayer wiring board including the wiring film 27 to protect the surface of the multilayer wiring board.

【0042】配線領域3における5層目の配線膜に配置
されている3層目の電源配線膜8は、多層配線基板にお
ける8層目の絶縁層16の表面に形成されている。ま
た、3層目の電源配線膜8は、図外の領域においてピラ
ーにより1層目の電源配線膜6に電気接続されている。
The third power supply wiring film 8 arranged on the fifth wiring film in the wiring region 3 is formed on the surface of the eighth insulating layer 16 of the multilayer wiring board. The power supply wiring film 8 of the third layer is electrically connected to the power supply wiring film 6 of the first layer by pillars in a region outside the drawing.

【0043】電源配線膜8は、多層配線基板における8
層目の絶縁層16の表面に接続用配線膜領域2aにおけ
る配線膜26と同一の製造工程により形成されている。
The power supply wiring film 8 is formed on the multilayer wiring board 8.
The wiring film 26 in the connection wiring film region 2a is formed on the surface of the insulating layer 16 of the second layer by the same manufacturing process.

【0044】本実施例の多層配線基板の製造方法は、基
板材料および絶縁層材料としてアルミナを使用し、導電
材料として銀または金などの導電体を使用してその導電
体をプリント印刷技術を用いて基板または絶縁層に形成
するセラミック基板方式をもって行うことができる。な
お、本実施例の多層配線基板の製造方法の他の態様とし
ては、例えばアルミまたは鉄などの基板材料を使用した
金属基板方式または例えばエポキシまたはフェノールな
どの樹脂を基板材料を使用した樹脂基板方式などを採用
して行うことができる。
In the method of manufacturing the multilayer wiring board of this embodiment, alumina is used as the substrate material and the insulating layer material, and a conductor such as silver or gold is used as the conductive material, and the conductor is printed by a printing technique. It may be performed by a ceramic substrate method in which a substrate or an insulating layer is formed. As another aspect of the method for manufacturing the multilayer wiring board of the present embodiment, for example, a metal substrate method using a substrate material such as aluminum or iron or a resin substrate method using a resin material such as epoxy or phenol is used. Etc. can be adopted and performed.

【0045】本実施例の多層配線基板は、配線領域3に
おける信号配線膜4,5と電源配線膜7,8とを対にし
た配置を採用しての組み合わせによりマイクロストップ
ラインを構成し、信号配線膜4,5のインピーダンスの
コントロールを行っており、信号配線膜4,5のインピ
ーダンス整合を簡単な構造により行っている。
The multi-layer wiring board of this embodiment employs a combination of the signal wiring films 4 and 5 and the power wiring films 7 and 8 in the wiring region 3 to form a micro stop line, and to form a signal. The impedance of the wiring films 4 and 5 is controlled, and the impedance matching of the signal wiring films 4 and 5 is performed by a simple structure.

【0046】この場合、多層配線基板における信号配線
膜4,5のインピーダンスをコントロールするには、信
号配線膜4,5の幅と信号配線膜4,5の膜厚との比お
よび電源配線膜7,8と信号配線膜4,5との間の絶縁
層10〜16における膜厚と誘電率との比をも調整して
行なわれている。
In this case, in order to control the impedance of the signal wiring films 4 and 5 in the multilayer wiring board, the ratio of the width of the signal wiring films 4 and 5 to the film thickness of the signal wiring films 4 and 5 and the power supply wiring film 7 are used. , 8 and the signal wiring films 4 and 5 are also adjusted by adjusting the ratio of the film thickness and the dielectric constant in the insulating layers 10 to 16.

【0047】したがって、本実施例の多層配線基板は、
配線領域3における信号配線膜4,5のインピーダンス
がコントロールされており信号配線膜4,5の優れたイ
ンピーダンス整合が行われていることにより、信頼度の
高い配線構造を有する多層配線基板とすることができ
る。
Therefore, the multilayer wiring board of this embodiment is
The impedance of the signal wiring films 4 and 5 in the wiring region 3 is controlled, and excellent impedance matching of the signal wiring films 4 and 5 is performed, so that the multilayer wiring board has a wiring structure with high reliability. You can

【0048】また、本実施例の多層配線基板は、複数の
スルーホール1が密集しているスルーホール密集領域2
およびスルーホール密集領域2における各スルーホール
1a〜1iと配線領域3における信号配線膜4,5また
は電源配線膜6〜8が電気接続されている接続用配線膜
領域2aは、インピーダンスのコントロールを行う必要
がないことにより、インピーダンスのコントロールのた
めの配線膜およびそれらの配線膜の間の絶縁膜を不要と
することができることにより、多層配線基板の厚さを最
小限の値にすることができるので、基板の厚さが小さい
構造の多層配線基板とすることができる。
Further, in the multilayer wiring board of the present embodiment, the through hole dense area 2 in which the plurality of through holes 1 are densely arranged.
Further, the connection wiring film region 2a in which the through holes 1a to 1i in the through hole dense region 2 and the signal wiring films 4 and 5 or the power supply wiring films 6 to 8 in the wiring region 3 are electrically connected controls impedance. Since the wiring film for impedance control and the insulating film between these wiring films can be eliminated by not requiring it, the thickness of the multilayer wiring board can be minimized. A multilayer wiring board having a structure in which the thickness of the board is small can be obtained.

【0049】また、本実施例の多層配線基板は、例えば
多層配線基板に半導体集積回路装置などの部品を搭載す
る際のスルーホール1が高密度になっても、スルホール
密集領域2および接続用配線膜領域2aにはインピーダ
ンスのコントロールを行う必要がないことにより、多層
配線基板の基板の厚さを小さい構造の多層配線基板とす
ることができる。
Further, in the multilayer wiring board of the present embodiment, for example, even when the through holes 1 when mounting components such as a semiconductor integrated circuit device on the multilayer wiring board have a high density, the through hole dense area 2 and the connection wiring are formed. Since it is not necessary to control the impedance in the film region 2a, the thickness of the multilayer wiring board can be reduced to a multilayer wiring board having a structure.

【0050】したがって、本実施例の多層配線基板は、
スルーホール1が高密度になっても、多層配線基板の厚
さが小さいことにより、多層配線基板に搭載する例えば
半導体集積回路装置などの部品の電極の長さが短い場合
においても部品の電極を多層配線基板にはんだにより電
気接続する場合に十分なはんだ接続ができる。
Therefore, the multilayer wiring board of this embodiment is
Even if the through holes 1 have a high density, the thickness of the multilayer wiring board is small, so that even if the electrodes of the components mounted on the multilayer wiring board, such as a semiconductor integrated circuit device, have a short electrode length, Sufficient solder connection is possible when electrically connecting to the multilayer wiring board by solder.

【0051】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。具体的に
は、本発明の多層配線基板の製造方法は、スルーホール
法により簡単に行うことができるが、クリアランス法ま
たはビルドアップ法などを採用して行うことができる。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say. Specifically, the method for manufacturing a multilayer wiring board of the present invention can be easily performed by a through-hole method, but can be performed by using a clearance method or a build-up method.

【0052】[0052]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.

【0053】(1)本発明の多層配線基板によれば、配
線領域における信号配線膜と電源配線膜とを対にした配
置を採用しての組み合わせによりマイクロストップライ
ンを構成し、信号配線膜のインピーダンスのコントロー
ルを行っており、信号配線膜のインピーダンス整合を簡
単な構造により行うことができる。
(1) According to the multilayer wiring board of the present invention, a micro stop line is formed by a combination of the signal wiring film and the power supply wiring film in the wiring region in a pair, and the combination of the signal wiring film and the power supply wiring film is used. Since the impedance is controlled, the impedance matching of the signal wiring film can be performed with a simple structure.

【0054】したがって、本発明の多層配線基板は、配
線領域における信号配線膜のインピーダンスがコントロ
ールされており信号配線膜の優れたインピーダンス整合
が行われていることにより、信頼度の高い配線構造を有
する多層配線基板とすることができる。
Therefore, the multilayer wiring board of the present invention has a highly reliable wiring structure because the impedance of the signal wiring film in the wiring region is controlled and the impedance matching of the signal wiring film is excellent. It can be a multilayer wiring board.

【0055】(2)本発明の多層配線基板によれば、複
数のスルーホールが密集しているスルーホール密集領域
およびスルーホール密集領域における各スルーホールと
配線領域における信号配線膜または電源配線膜が電気接
続されている接続用配線膜領域は、インピーダンスのコ
ントロールを行う必要がないことにより、インピーダン
スのコントロールのための配線膜およびそれらの配線膜
の間の絶縁膜を不要とすることができることにより、多
層配線基板の厚さを最小限の値にすることができるの
で、基板の厚さが小さい構造の多層配線基板とすること
ができる。
(2) According to the multilayer wiring board of the present invention, the through-hole dense area where a plurality of through-holes are densely arranged, each through hole in the through-hole dense area, and the signal wiring film or the power supply wiring film in the wiring area are provided. Since the connection wiring film region that is electrically connected does not need to control impedance, the wiring film for controlling impedance and the insulating film between these wiring films can be eliminated, Since the thickness of the multilayer wiring board can be set to the minimum value, the multilayer wiring board can have a structure in which the thickness of the board is small.

【0056】(3)本発明の多層配線基板によれば、例
えば多層配線基板に半導体集積回路装置などの部品を搭
載する際のスルーホールが高密度になっても、スルホー
ルの密集領域および接続用配線膜領域にはインピーダン
スのコントロールを行う必要がないことにより、多層配
線基板の基板の厚さを小さい構造の多層配線基板とする
ことができる。
(3) According to the multilayer wiring board of the present invention, for example, even if the through holes when mounting components such as a semiconductor integrated circuit device on the multilayer wiring board have a high density, a dense area of through holes and a connection area are formed. Since it is not necessary to control the impedance in the wiring film region, the multilayer wiring board can be made to have a small thickness.

【0057】したがって、本発明の多層配線基板は、ス
ルーホールが高密度になっても、多層配線基板の厚さが
小さいことにより、多層配線基板に搭載する例えば半導
体集積回路装置などの部品の電極の長さが短い場合にお
いても部品の電極を多層配線基板にはんだにより電気接
続する場合に十分なはんだ接続ができる。
Therefore, in the multilayer wiring board of the present invention, even if the through holes have a high density, since the thickness of the multilayer wiring board is small, the electrodes of parts such as semiconductor integrated circuit devices to be mounted on the multilayer wiring board. Even when the length is short, sufficient solder connection can be achieved when the component electrodes are electrically connected to the multilayer wiring board by solder.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である多層配線基板を示す概
略平面図である。
FIG. 1 is a schematic plan view showing a multilayer wiring board that is an embodiment of the present invention.

【図2】図1におけるA−A矢視断面を示す概略断面図
である。
FIG. 2 is a schematic cross-sectional view showing a cross section taken along the line AA in FIG.

【図3】図1におけるB−B矢視断面を示す概略拡大断
面図である。
FIG. 3 is a schematic enlarged cross-sectional view showing a cross section taken along the line BB in FIG.

【図4】図1におけるC−C矢視断面を示す概略拡大断
面図である。
FIG. 4 is a schematic enlarged cross-sectional view showing a cross section taken along the line C-C in FIG.

【符号の説明】[Explanation of symbols]

1,1a〜1i スルーホール 2 スルーホール密集領域 2a 接続用配線膜領域 3 配線領域 4,4a〜4c 信号配線膜 5,5a〜5c 信号配線膜 6〜8 電源配線膜 9〜18 絶縁層 19〜27 配線膜 28,28a〜28c ピラー 1, 1a to 1i Through hole 2 Through hole dense area 2a Connection wiring film area 3 Wiring area 4, 4a to 4c Signal wiring film 5, 5a to 5c Signal wiring film 6 to 8 Power supply wiring film 9 to 18 Insulation layer 19 to 27 Wiring film 28, 28a to 28c Pillar

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森脇 肇彦 神奈川県秦野市堀山下1番地 日立コンピ ュータエンジニアリング株式会社内 (72)発明者 磯部 輝雄 神奈川県秦野市堀山下1番地 日立コンピ ュータエンジニアリング株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hajime Moriwaki 1 Horiyamashita, Hadano City, Kanagawa Prefecture Hitachi Computer Engineering Co., Ltd. (72) Teruo Isobe 1 Horiyamashita, Hadano City, Kanagawa Prefecture Hitachi Computer Data Engineering Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数のスルーホールが密集しているスル
ーホール密集領域、信号配線膜および電源配線膜が配置
されている配線領域および前記スルーホール密集領域に
おける各スルーホールと前記配線領域における信号配線
膜または電源配線膜が電気接続されている接続用配線膜
領域とを有し、前記配線領域における前記信号配線膜の
インピーダンスは前記電源配線膜によりコントロールさ
れていることを特徴とする多層配線基板。
1. A through hole dense area in which a plurality of through holes are densely arranged, a wiring area in which a signal wiring film and a power supply wiring film are arranged, each through hole in the through hole dense area, and a signal wiring in the wiring area. A multilayer wiring board having a connection wiring film region to which a film or a power supply wiring film is electrically connected, and an impedance of the signal wiring film in the wiring region is controlled by the power supply wiring film.
【請求項2】 請求項1記載の多層配線基板において、
前記信号配線膜のインピーダンスのコントロールは、前
記信号配線膜と前記電源配線膜とを対に配置して行われ
ていることを特徴とする多層配線基板。
2. The multilayer wiring board according to claim 1, wherein
A multilayer wiring board, wherein the impedance of the signal wiring film is controlled by arranging the signal wiring film and the power wiring film in pairs.
【請求項3】 請求項1または2記載の多層配線基板に
おいて、前記スルーホール密集領域における各スルーホ
ールと前記配線領域における信号配線膜または電源配線
膜が電気接続されている接続用配線膜領域は、前記スル
ーホールに電気接続されている配線膜またはその配線膜
と前記配線領域における信号配線膜が電気接続されてい
るピラーを備えていることを特徴とする多層配線基板。
3. The multilayer wiring board according to claim 1, wherein the connection wiring film region in which each through hole in the through hole dense region and the signal wiring film or power supply wiring film in the wiring region are electrically connected A multilayer wiring board comprising a wiring film electrically connected to the through hole or a pillar electrically connecting the wiring film and the signal wiring film in the wiring region.
【請求項4】 請求項1、2または3記載の多層配線基
板において、前記スルーホール密集領域における各スル
ーホールと前記配線領域における信号配線膜または電源
配線膜が電気接続されている接続用配線膜領域は、同一
層に複数の信号配線膜が配置されている複数の信号配線
膜の少なくとも1個以上の前記信号配線膜とは異なる層
の配線膜およびその配線膜と前記信号配線膜が電気接続
されているピラーを備えていることを特徴とする多層配
線基板。
4. The multilayer wiring board according to claim 1, 2 or 3, wherein each through hole in the through hole dense area is electrically connected to a signal wiring film or a power wiring film in the wiring area. The region is a wiring film in a layer different from at least one of the plurality of signal wiring films in which a plurality of signal wiring films are arranged in the same layer, and the wiring film and the signal wiring film are electrically connected. A multi-layer wiring board, characterized in that it is provided with a pillar.
JP10635795A 1995-04-28 1995-04-28 Multilayer interconnection board Pending JPH08307056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10635795A JPH08307056A (en) 1995-04-28 1995-04-28 Multilayer interconnection board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10635795A JPH08307056A (en) 1995-04-28 1995-04-28 Multilayer interconnection board

Publications (1)

Publication Number Publication Date
JPH08307056A true JPH08307056A (en) 1996-11-22

Family

ID=14431513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10635795A Pending JPH08307056A (en) 1995-04-28 1995-04-28 Multilayer interconnection board

Country Status (1)

Country Link
JP (1) JPH08307056A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734547B2 (en) 2001-09-19 2004-05-11 Renesas Technology Corp. Semiconductor wiring structure having divided power lines and ground lines on the same layer
CN108573955A (en) * 2017-03-08 2018-09-25 格芯公司 Include the integrated circuit structure and forming method thereof of through-hole interconnection structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734547B2 (en) 2001-09-19 2004-05-11 Renesas Technology Corp. Semiconductor wiring structure having divided power lines and ground lines on the same layer
CN108573955A (en) * 2017-03-08 2018-09-25 格芯公司 Include the integrated circuit structure and forming method thereof of through-hole interconnection structure
CN108573955B (en) * 2017-03-08 2021-10-26 格芯(美国)集成电路科技有限公司 Integrated circuit structure including via interconnect structure and method of forming the same

Similar Documents

Publication Publication Date Title
US7168957B2 (en) Via providing multiple electrically conductive paths
CA2454289C (en) High speed circuit board and method for fabrication
US5272600A (en) Electrical interconnect device with interwoven power and ground lines and capacitive vias
US6700076B2 (en) Multi-layer interconnect module and method of interconnection
KR960040102A (en) Metal-based multi-layer circuit board, manufacturing method thereof, and semiconductor module
JP2010087037A (en) Multilayer wiring board for differential transmission
EP1344435B1 (en) Parallel plane substrate
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
JPH0754874B2 (en) Multilayer printed wiring board
JPH08307056A (en) Multilayer interconnection board
US5763060A (en) Printed wiring board
JP2010519769A (en) High speed memory package
JP2001284827A (en) Wiring board
KR200309911Y1 (en) Multilayer wiring
JPH08316592A (en) Circuit board and production thereof
KR100271793B1 (en) Method of connecting conductive lines in multi-layered printed circuit board
JPH04340796A (en) Printed circuit board
JP3234045B2 (en) Multilayer wiring board
JP2004022890A (en) Multilayer circuit board
JPH07202519A (en) Micro wave circuit
JP2004072064A (en) Metal base wiring board and high-frequency device using the same
JP2000004081A (en) Multilayer printed wiring board
JPH06120624A (en) Fine multilayer interconnection board structure
JPH05347463A (en) Hybrid integrated circuit device
JPH0582930A (en) Metal-base board and its manufacture