KR100271793B1 - Method of connecting conductive lines in multi-layered printed circuit board - Google Patents
Method of connecting conductive lines in multi-layered printed circuit board Download PDFInfo
- Publication number
- KR100271793B1 KR100271793B1 KR1019980003775A KR19980003775A KR100271793B1 KR 100271793 B1 KR100271793 B1 KR 100271793B1 KR 1019980003775 A KR1019980003775 A KR 1019980003775A KR 19980003775 A KR19980003775 A KR 19980003775A KR 100271793 B1 KR100271793 B1 KR 100271793B1
- Authority
- KR
- South Korea
- Prior art keywords
- network wiring
- wiring
- insulating layer
- forming
- network
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 다층인쇄회로기판의 층간배선 연결방법에 관한 것으로서, 특히 다층으로 이루어진 수지로된 회로기판의 전기적 도전을 위한 층간배선간의 연결을 비어홀(via hole)을 형성하지 아니하고 접속기구(contact tool)에 고주파와 일정 압력을 가하여 직접 수행하여 접속시키도록 한 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for connecting interlayer wiring of a multilayer printed circuit board. In particular, the present invention relates to a connection tool without forming via holes in the connection between interlayer wirings for electrical conduction of a multilayer resin circuit board. The present invention relates to a method for directly connecting by applying a high frequency and a constant pressure to the connection.
인쇄회로기판(printed circuit board, PCB)은 종이 에폭시 또는 유리 에폭시 계열의 기판 위에 동박 등의 도전형 물질을 입혀서 필요한 회로를 인쇄하고 그 외의 동박부분은 제거한다. 이렇게 형성된 회로에 집적회로 소자 등의 부품을 부착한 다음 납땜 등으로 소자 등의 전기적 연결을 도모한다. 일반적으로 한 쪽면을 사용하지만 회로가 복잡한 경우에는 기판의 양쪽을 사용하거나 본 발명의 경우에서와 같이 복수층으로 인쇄회로기판을 형성하여 사용한다.A printed circuit board (PCB) prints a necessary circuit by coating a conductive material such as copper foil on a paper epoxy or glass epoxy substrate and removes other copper foil portions. Components such as integrated circuit elements are attached to the circuit thus formed, and then electrical connection of the elements is achieved by soldering or the like. In general, if one side is used, but the circuit is complicated, both sides of the substrate are used or a printed circuit board is formed in multiple layers as in the case of the present invention.
다층인쇄회로기판에서 각각의 층마다 형성된 금속배선을 전기적으로 연결하기 위한 종래의 기술 1 은, 배선층과 이웃한 배선층 사이에 비어 홀을 전기 드릴 등을 사용하여 직접 뚫어서 형성한 다음 이로 인하여 노출된 각각의 배선을 전기도금으로 비어 홀에 전기도금으로 연결금속(via metal)을 형성하여 전기적으로 연결하는 방법이다. 이때 그러나 종래기술 1 은 비어홀 형성을 기계적 작업으로 형성하기 때문에 미세한 배선망을 가진 인쇄회로기판 가공이 곤란하다.Conventional technology 1 for electrically connecting metal wiring formed in each layer in a multilayer printed circuit board is formed by directly drilling a via hole using an electric drill or the like between the wiring layer and the adjacent wiring layer, and then exposed each This is a method of electrically connecting the wiring of the via hole to form a via metal by electroplating in the via hole. At this time, however, the prior art 1 is difficult to process a printed circuit board having a fine wiring network because the via hole is formed by mechanical work.
또한 종래의 기술 2 는 다층인쇄회로기판 제조시 배선층간의 전기적 연결을, 반도체소자제조 공정중 패시베이션층 형성 후 소자와 배선간의 연결을 위한 패드부위의 개방공정인 팹(Fab) 공정과 유사한 메탈리제이션(metalization) 방법으로 비어홀을 형성한 후 이를 통하여 각층배선간의 연결을 도모하는 방법이다.In addition, the conventional technology 2 is a metallization similar to the Fab process, which is an electrical connection between wiring layers in the manufacture of multilayer printed circuit boards, and an opening process of a pad portion for connection between the device and the wiring after the passivation layer is formed during the semiconductor device manufacturing process. After the via hole is formed by the metalization method, the connection between the wirings is formed.
도 1a 내지 도 1b 는 종래 기술에 따른 다층인쇄회로기판의 층간배선 연결방법을 도시한 단면도이다.1A to 1B are cross-sectional views illustrating a method for connecting interlayer wiring of a multilayer printed circuit board according to the related art.
도 1a에 있어서, 다층인쇄회로기판의 일부를 이루는 기판수지(1) 위에 제 1 회로망배선(2)을 형성한 다음 그(2) 위에 층간 제 1 절연층(3)을 형성한다. 그리고 제 1 회로망배선(2)의 개구부를 정의하기 위한 제 2 절연층(4)을 제 1 절연층(3) 위에 형성한다. 제 2 절연층(4) 위에 포토레지스트를 도포한 다음 사진식각공정을 실시하여 제 2 절연층(4)의 일부를 제거하여 잔류한 제 2 절연층(4)으로 이루어진 마스크패턴(4)을 형성한다.In FIG. 1A, a first network wiring 2 is formed on a substrate resin 1 that forms part of a multilayer printed circuit board, and then an interlayer first insulating layer 3 is formed thereon. A second insulating layer 4 is formed on the first insulating layer 3 to define the opening of the first network wiring 2. After the photoresist is applied on the second insulating layer 4, a photolithography process is performed to remove a part of the second insulating layer 4, thereby forming a mask pattern 4 including the remaining second insulating layer 4. do.
도 1b에 있어서, 잔류한 제 2 절연층으로 이루어진 마스크패턴(4)을 식각보호막으로 이용하여 제 1 절연층(3)의 일부를 식각하여 제거한다. 이때 제 1 배선회로망(2)의 일부 표면이 노출되어 비어 홀(via hole)을 형성한다. 노출된 제 1 회로망금속배선(2) 표면과 제 1 절연층(3)의 노출된 측면 그리고 마스크패턴(4)의 측면에 즉 비어 홀에 금속도금을 실시하여 비어금속(5)을 형성한다. 이때 비어금속(5)은 이후 형성될 제 2 회로망배선과 제 1 회로망배선(2)을 전기적으로 연결하는 매개체가 된다.In FIG. 1B, a portion of the first insulating layer 3 is etched and removed using the mask pattern 4 made of the remaining second insulating layer as an etch protective film. At this time, a part of the surface of the first wiring network 2 is exposed to form a via hole. The via metal 5 is formed by performing metal plating on the exposed surface of the first network metal wiring 2, the exposed side of the first insulating layer 3 and the side of the mask pattern 4, that is, via holes. At this time, the via metal 5 becomes a medium for electrically connecting the second network wiring and the first network wiring 2 to be formed later.
도 1c에 있어서, 잔류한 제 2 절연층으로 이루어진 마스크패턴(4)을 식각하여 제거한다. 따라서 층간절연층인 제 1 절연층(3)의 표면과 비어금속(5)의 외측측면의 일부가 노출된다.In FIG. 1C, the mask pattern 4 made of the remaining second insulating layer is etched and removed. Therefore, the surface of the first insulating layer 3, which is an interlayer insulating layer, and a part of the outer side surface of the via metal 5 are exposed.
도 1d에 있어서, 노출된 제 1 절연층(3)의 표면과 노출된 비어금속(5)의 표면에 제 2 회로망배선(6)을 형성한다. 이때 형성된 제 2 회로망배선(6)은 전술한 바와 같이 비어금속(5)을 매개체로 하여 제 1 회로망배선(2)과 전기적으로 연결된다. 그다음 제 2 회로망배선(6) 위에 제 3 층간절연층(7)을 형성하여 그 배선(6)을 주위로 부터 보호한다.In FIG. 1D, a second network wiring 6 is formed on the exposed surface of the first insulating layer 3 and the exposed via metal 5. The second network wiring 6 formed at this time is electrically connected to the first network wiring 2 via the via metal 5 as described above. Then, a third interlayer insulating layer 7 is formed on the second network wiring 6 to protect the wiring 6 from the surroundings.
이후 추가로 회로망배선을 형성할 경우에는 도 1a 과정에 있어서 제 1 회로망배선형성 단계로 부터 다시 위의 과정을 되풀이 하여 복수층으로 이루어진 회로망배선의 각각의 층간배선의 전기적 연결을 완성한다.Then, in the case of forming additional network wiring, the above process is repeated from the first network wiring forming step in the process of FIG. 1A to complete electrical connection of each interlayer wiring of the multilayer wiring.
상술한 바와 같이 종래기술 1 의 다층인쇄회로기판의 층간배선 연결방법은 비어홀 가공을 기계적인 방법으로 형성하기 때문에 비어홀의 싸이즈가 최소한 수백 ㎛ 의 면적이 소요되므로 고정밀도를 요구하는 다층인쇄회로기판에서는 적용이 불가능하며, 종래기술 2에서는 비어금속 형성을 위한 메탈리제이션(metalization) 공정수가 많고 복잡하여 제조비용이 높은 문제점이 있다.As described above, the method of connecting the interconnection layer of the multilayer printed circuit board of the prior art 1 forms the via hole processing by a mechanical method. Therefore, since the size of the via hole requires an area of at least several hundred μm, the multilayer printed circuit board requiring high precision is required. It is not applicable, and in the related art 2, the number of metalization processes for forming the via metal is complicated, and thus, the manufacturing cost is high.
상을 유발하기 쉬운 문제점이 있다.There is a problem that is easy to cause an image.
따라서, 본 발명의 목적은 다층인쇄회로기판의 층간배선 연결방법에 있어서 별도의 비어홀 혹은 비어금속을 가공하여 형성하지 아니하고 접속기구(contact tool)에 고주파와 일정 압력을 가하여 물리적으로 압착하여 층간배선간의 전기적연결을 직접하는 단순화된 다층인쇄회로기판의 층간배선 연결방법을 제공함에 있다.Accordingly, an object of the present invention is to physically compress by applying a high frequency and a constant pressure to a contact tool without forming via holes or via metals in a method of connecting interlayer wiring of a multilayer printed circuit board. The present invention provides a method for connecting interlayer wiring of a simplified multilayer printed circuit board that directly makes electrical connections.
상기 목적들을 달성하기 위한 본 발명에 따른 다층인쇄회로기판의 층간배선 연결방법은 인쇄회로기판 기판용 수지 위에 제 1 회로망배선을 형성하는 제 1 단계와, 상기 수지 위에 제 1 절연층을 형성하는 제 2 단계와, 상기 제 1 절연층 위에 제 2 회로망배선을 형성하는 제 3 단계와, 상기 제 2 회로망배선과 제 1 회로망배선이 연결될 상기 제 2 회로망배선 표면에 끝 부위가 첨탑 모양을 갖는 접속기구를 수직하단 방향으로 상기 제 2 회로방배선의 일부가 상기 제 1 절연층을 관통하여 상기 제 1 회로망배선의 상부 표면과 접촉할 수 있는 압력을 가하고 수평방향으로 상호 접촉하는 상기 제 2 회로망배선 및 상기 제 1 회로망배선의 압착특성을 개선시킬 수 있는 고주파 진동을 상기 접속기구에 주어 상기 제 1 회로망배선과 상기 제 2 회로망배선의 소정 부위를 접촉시키는 적어도 한 이상의 제 1 접속부를 형성하는 제 4 단계로 이루어진다.In order to achieve the above objects, an interconnection method for interconnecting a multilayer printed circuit board according to the present invention includes a first step of forming a first network wiring on a resin for a printed circuit board, and a first insulating layer on the resin. A second step, a third step of forming a second network wiring on the first insulating layer, and a connecting mechanism having an end portion on the surface of the second network wiring to which the second network wiring and the first network wiring are to be connected; And the second network wiring in which the portion of the second circuit wiring in the vertical lower direction is applied to the upper surface of the first network wiring through the first insulating layer and is in contact with each other in the horizontal direction. A predetermined portion of the first network wiring and the second network wiring is given to the connecting mechanism by applying high frequency vibration to the crimping characteristics of the first network wiring. Comprises a fourth step of forming the at least one first connecting portion is brought into contact.
또한 본 발명은 제 1 접속부 형성 이후 2 이상의 각각의 절연층에 형성된 회로망배선을 형성할 때, 제 2 회로망배선 위에 평탄화된 표면을 갖는 제 2 절연층을 형성하는 단계와, 제 2 절연층 위에 제 3 회로망배선을 형성하는 단계와, 제 2 회로망배선과 제 3 회로망배선이 연결될 부위의 제 3 회로망배선 위에 상기 접속기구를 사용하여 제 3 회로망배선과 제 2 회로망배선을 전기적으로 연결하는 제 2 접속부를 형성하는 단계를 반복하는 것을 더 포함하여 이루어진다.The present invention also provides a method of forming a second insulating layer having a flattened surface over a second network wiring when forming a network wiring formed in at least two respective insulating layers after forming the first connection portion, Forming a third network wiring; and a second connecting portion for electrically connecting the third network wiring and the second network wiring by using the connecting device on the third network wiring at the portion where the second network wiring and the third network wiring are to be connected. It further comprises repeating the step of forming.
도 1a 내지 도 1b 는 종래 기술에 따른 다층인쇄회로기판의 층간배선 연결방법을 도시한 단면도1A to 1B are cross-sectional views illustrating an interlayer wiring connection method of a multilayer printed circuit board according to the related art.
도 2a 내지 도 2b 는 본 발명에 따른 다층인쇄회로기판의 층간배선 연결방법을 도시한 단면도2A to 2B are cross-sectional views illustrating an interlayer wiring connection method of a multilayer printed circuit board according to the present invention.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2 는 본 발명에 따른 다층인쇄회로기판의 층간배선 연결방법을 도시한 단면도이다. 본 발명은 종래기술에서의 각각의 절연층 내지는 수지층에 형성된 회로망배선을 비어홀 가공 및 비어홀 연결금속 형성공정없이 접속기구에 고주파, 저온 그리고 일정 압력을 가하여 도모하는 방법에 관한 것이다.2 is a cross-sectional view illustrating an interlayer wiring connection method of a multilayer printed circuit board according to the present invention. The present invention relates to a method of applying high frequency, low temperature and constant pressure to a connection mechanism without via hole processing and via hole connecting metal forming process in each insulating layer or resin layer in the prior art.
도 2a 에 있어서, 다층인쇄회로기판의 일부를 이루는 기판용 수지(21) 위에 제 1 회로망배선(22)을 형성한 다음 그(22) 위에 층간 제 1 절연층(23)을 도포하여 형성한다. 이때 제 1 절연층(23)은 제 1 회로망배선(22)과 이후 형성될 제 2 회로망배선을 상호 절연시키는 역할을 한다.In FIG. 2A, a first network wiring 22 is formed on a resin 21 for a substrate which forms part of a multilayer printed circuit board, and then formed by applying an interlayer first insulating layer 23 on the substrate 22. As shown in FIG. At this time, the first insulating layer 23 serves to insulate the first network wiring 22 and the second network wiring to be formed later.
그리고 제 1 절연층(23) 위에 제 2 회로망배선(26)을 형성한다.In addition, a second network wiring 26 is formed on the first insulating layer 23.
도 2b에 있어서, 제 2 회로망배선(26)과 제 1 회로망배선(22)이 연결될 부위를 끝부위가 첨탑모양을 갖는 접속기구(contact tool)를 사용하여 제 1 회로망배선(22)과 제 2 회로망배선(26)을 전기적으로 연결하는 제 1 접속부(25)를 형성한다. 이때 접속기구는 수직하단방향으로 일정 압력을 가하고 수평방향으로 고주파 진동을 주어 층간배선간의 접속을 형성한다. 즉, 상기 제 2 회로망배선과 제 1 회로망배선이 연결될 상기 제 2 회로망배선 표면에 끝 부위가 첨탑 모양을 갖는 접속기구를 수직하단 방향으로 상기 제 2 회로방배선의 일부가 상기 제 1 절연층을 관통하여 상기 제 1 회로망배선의 상부 표면과 접촉할 수 있는 압력을 가하고 수평방향으로 상호 접촉하는 상기 제 2 회로망배선 및 상기 제 1 회로망배선의 압착특성을 개선시킬 수 있는 고주파 진동을 상기 접속기구에 주어 상기 제 1 회로망배선과 상기 제 2 회로망배선의 소정 부위를 접촉시키는 적어도 한 이상의 제 1 접속부를 형성한다.In FIG. 2B, the first network wiring 22 and the second are connected by using a contact tool having a steeple at the end of the portion where the second network wiring 26 and the first network wiring 22 are to be connected. A first connection portion 25 is formed to electrically connect the network wiring 26. At this time, the connecting mechanism applies a predetermined pressure in the vertical lower direction and gives a high frequency vibration in the horizontal direction to form a connection between the interlayer wirings. That is, a part of the second circuit wiring penetrates the first insulating layer in a vertical lower direction to a connecting device having a spire shape on the surface of the second network wiring to which the second network wiring and the first network wiring are to be connected. Applying a pressure to contact the upper surface of the first network wiring and giving the connecting device high frequency vibration to improve the crimping characteristics of the second and first network wirings which are in contact with each other in a horizontal direction. At least one first connection portion for contacting a predetermined portion of the first network wiring and the second network wiring is formed.
이와 같은 방법으로 형성된 제 1 접속부(25)는 제 2 회로망배선(26)의 일부가 수직하단 방향으로 함몰되어 단면 프로파일이 V 자 형태를 가지면서 V 자 형태의 뾰족한 부위가 제 1 회로망배선(22)의 표면과 물리적으로 접촉하게 되어 층간회로망배선들을 상호 전기적으로 접속시킨다.In the first connection portion 25 formed in this manner, a part of the second network wiring 26 is recessed in the vertical lower direction so that the V-shaped cross section profile has a V-shaped point and the first network wiring 22 is formed. It is in physical contact with the surface of the circuit) to electrically connect the interlayer interconnections.
따라서 별도의 비어홀이나 비어홀금속의 형성없이, 또한 도금 등의 공정을 요하지 아니하는 공정단계가 줄어든 다층인쇄회로기판의 층간배선이 이루어진다.Therefore, the interlayer wiring of the multilayer printed circuit board without the formation of a separate via hole or a via hole metal and a reduction in processing steps that do not require a plating process is performed.
또한, 각각의 층에 형성된 회로망배선의 접속을 더욱 확실하게 하기 위하여 또는 특정한 필요에 따라 제 1 회로망배선과 제 2 회로망배선의 접속 부위를 복수개로 형성할 수 있다.Further, in order to more securely connect the network wirings formed in the respective layers, or as required, a plurality of connection portions of the first network wiring and the second network wiring can be formed.
이후 3 이상의 층간 회로망배선이 필요한 경우에는 다음과 같은 공정을 계속하여 수행한다.If more than 3 interlayer network wiring is needed, continue the following process.
도 2c에 있어서, 제 1 접속부(25)를 포함하는 제 2 회로망배선(26) 위에 평탄화된 표면을 갖는 제 2 절연층(27)을 도포하여 형성한다. 그리고 그(27) 위에 제 3 회로망배선(28)을 도포하여 형성한다.In FIG. 2C, a second insulating layer 27 having a flattened surface is formed on the second network wiring 26 including the first connecting portion 25. Then, the third network wiring 28 is coated on the 27 to form.
도 2d에 있어서, 제 2 회로망배선(26)과 제 3 회로망배선(28)이 연결될 부위를 전술한 끝부위가 첨탑모양을 갖는 접속기구(contact tool)를 사용하여 제 3 회로망배선(28)과 제 2 회로망배선(26)을 전기적으로 연결하는 제 2 접속부(250)를 형성한다. 이때 역시 접속기구는 수직하단방향으로 일정 압력을 가하고 수평방향으로 고주파 진동을 주어 층간배선간의 접속을 형성한다. 이렇게 형성된 제 2 접속부(250)는 제 3 회로망배선(28)의 일부가 수직하단 방향으로 함몰되어 V 자 형태를 가지면서 V 자 형태의 뾰족한 부위가 제 2 회로망배선(26)의 표면과 물리적으로 접촉하게 되어 층간회로망배선들을 상호 전기적으로 접속시킨다.In FIG. 2D, the portion where the second network wiring 26 and the third network wiring 28 are to be connected is connected to the third network wiring 28 by using a contact tool having a spigot shape as described above. A second connection portion 250 is formed to electrically connect the second network wiring 26. At this time, the connection mechanism also applies a predetermined pressure in the vertical lower direction and gives a high frequency vibration in the horizontal direction to form a connection between the interlayer wirings. The second connection part 250 formed as described above has a V-shape in which a portion of the third network wiring 28 is recessed in the vertical lower direction, and the V-shaped sharp portion is physically formed on the surface of the second network wiring 26. Contact to electrically interconnect the interlayer network wiring.
또한, 이 경우에도 각각의 층에 형성된 회로망배선의 접속을 더욱 확실하게 하기 위하여 또는 특정한 필요에 따라 제 3 회로망배선과 제 2 회로망배선의 접속 부위를 복수개로 형성할 수 있다.Also in this case, a plurality of connection portions between the third network wiring and the second network wiring can be formed in order to further ensure the connection of the network wiring formed in each layer.
이후 추가로 또 다른 절연층을 형성하여 그 위에 회로망배선을 형성할 경우에는 도 2a에서 나타난 배선연결과정에 있어서 제 2 회로망배선형성 단계로 부터 다시 위의 과정을 되풀이 하여 복수층으로 이루어진 회로망배선의 각각의 층간배선의 전기적 연결을 완성한다.After that, if another insulating layer is formed to form a network wiring thereon, the above process is repeated again from the second network wiring forming step in the wiring connection process shown in FIG. 2A. Complete electrical connection of each interlayer wiring.
따라서, 본 발명에서는 복수의 층을 갖는 다층인쇄회로기판의 층간배선 연결방법에 있어서 종래기술의 비어홀 형성공정과 비어홀을 통한 층간배선 연결을 위한 비어금속 메탈리제이션 공정을 배제하므로서 공정을 단순화하며, 전기드릴 등을 사용하지 아니하므로 종래 비어홀 가공에 비해 매우 미세한 선폭을 갖는 인쇄회로 기판의 제조방법을 제공하는 장점이 있다.Therefore, the present invention simplifies the process by eliminating the via hole forming process and the via metal metallization process for interlayer interconnection through the via hole in the interlayer wiring connection method of the multilayer printed circuit board having a plurality of layers. Since the electric drill is not used, there is an advantage of providing a method of manufacturing a printed circuit board having a very fine line width compared to the conventional via hole processing.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980003775A KR100271793B1 (en) | 1998-02-10 | 1998-02-10 | Method of connecting conductive lines in multi-layered printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980003775A KR100271793B1 (en) | 1998-02-10 | 1998-02-10 | Method of connecting conductive lines in multi-layered printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990069488A KR19990069488A (en) | 1999-09-06 |
KR100271793B1 true KR100271793B1 (en) | 2001-01-15 |
Family
ID=40290857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980003775A KR100271793B1 (en) | 1998-02-10 | 1998-02-10 | Method of connecting conductive lines in multi-layered printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100271793B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03201497A (en) * | 1989-12-28 | 1991-09-03 | Matsushita Electric Ind Co Ltd | Interconnection method of metal board |
-
1998
- 1998-02-10 KR KR1019980003775A patent/KR100271793B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03201497A (en) * | 1989-12-28 | 1991-09-03 | Matsushita Electric Ind Co Ltd | Interconnection method of metal board |
Also Published As
Publication number | Publication date |
---|---|
KR19990069488A (en) | 1999-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5774340A (en) | Planar redistribution structure and printed wiring device | |
US5306670A (en) | Multi-chip integrated circuit module and method for fabrication thereof | |
US6774486B2 (en) | Circuit boards containing vias and methods for producing same | |
US8404981B2 (en) | Process for making stubless printed circuit boards | |
US6242279B1 (en) | High density wire bond BGA | |
US7094060B2 (en) | Via providing multiple electrically conductive paths | |
KR100499003B1 (en) | A package substrate for electrolytic leadless plating, and its manufacturing method | |
JPH08307028A (en) | Circuit card and its manufacture | |
KR20080066773A (en) | Fine pitch interconnect and method of making | |
US20110147058A1 (en) | Electronic device and method of manufacturing electronic device | |
US20050245059A1 (en) | Method for making an interconnect pad | |
EP1146780B1 (en) | Circuit board and method of manufacture | |
KR20000071696A (en) | Multilayer wiring board and method of producing the same | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
US5878487A (en) | Method of supporting an electrical circuit on an electrically insulative base substrate | |
EP1313356A1 (en) | Low impedance/high density connectivity of surface mount components on a printed wiring board | |
US20050092518A1 (en) | Multilayer printed wiring board and its manufacturing method | |
KR100271793B1 (en) | Method of connecting conductive lines in multi-layered printed circuit board | |
US7427716B2 (en) | Microvia structure and fabrication | |
US20010039727A1 (en) | Manufacturing method for multilayer printed circuit board | |
US7061084B2 (en) | Lead-bond type chip package and manufacturing method thereof | |
CN100505195C (en) | Method for forming solid conductive via hole of integrated circuit packaging base plate | |
US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
EP0610631A1 (en) | Electrical connector | |
US7124503B1 (en) | Method for forming multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080728 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |