JPH0793382B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0793382B2
JPH0793382B2 JP25913086A JP25913086A JPH0793382B2 JP H0793382 B2 JPH0793382 B2 JP H0793382B2 JP 25913086 A JP25913086 A JP 25913086A JP 25913086 A JP25913086 A JP 25913086A JP H0793382 B2 JPH0793382 B2 JP H0793382B2
Authority
JP
Japan
Prior art keywords
temperature
semiconductor device
oxide film
floating gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25913086A
Other languages
Japanese (ja)
Other versions
JPS63111670A (en
Inventor
万千雄 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25913086A priority Critical patent/JPH0793382B2/en
Publication of JPS63111670A publication Critical patent/JPS63111670A/en
Publication of JPH0793382B2 publication Critical patent/JPH0793382B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、半導体不揮発性メモリ例えばEPROM(Erasabl
e Programmable Read Only Memory;電気的消去書き込み
可能ROM)などの半導体装置の製造方法に関し、特にフ
ローティングゲート電極上の第2ゲート酸化膜の特性を
向上させる半導体装置の製造方法である。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a semiconductor nonvolatile memory such as an EPROM (Erasabl).
The present invention relates to a method of manufacturing a semiconductor device such as an e Programmable Read Only Memory (electrically erasable and writable ROM), and particularly to a method of manufacturing a semiconductor device that improves the characteristics of a second gate oxide film on a floating gate electrode.

B.発明の概要 本発明は、半導体不揮発性メモリ等の半導体装置の製造
方法において、フローティングゲート電極上の第2ゲー
ト酸化膜を酸素雰囲気中で1100℃〜1150℃の温度で形成
し、且つその温度までの上昇時及びその温度からの下降
時には酸素を含有する窒素雰囲気中で処理することによ
り、良好な第2ゲート酸化膜の膜質を得て、デバイス特
性の向上を実現するものである。
B. SUMMARY OF THE INVENTION The present invention is a method for manufacturing a semiconductor device such as a semiconductor non-volatile memory in which a second gate oxide film on a floating gate electrode is formed in an oxygen atmosphere at a temperature of 1100 ° C. to 1150 ° C. By performing the treatment in a nitrogen atmosphere containing oxygen at the time of rising to the temperature and at the time of decreasing from the temperature, it is possible to obtain good film quality of the second gate oxide film and improve the device characteristics.

C.従来の技術 一般に、フローティングゲート電極及び制御電極を有し
て電気的な情報信号の記憶を行う半導体不揮発性メモリ
等の半導体装置の研究・開発が進められている。
C. Conventional Technology In general, research and development of a semiconductor device such as a semiconductor non-volatile memory having a floating gate electrode and a control electrode for storing an electric information signal is in progress.

ここで、このような半導体装置の動作について簡単に説
明すると、ソース領域とドレイン領域の間の酸化膜上に
形成され電気的に浮遊状態とされるフローティングゲー
ト電極は、その上部の第2ゲート酸化膜を介して形成さ
れる制御電極の制御電圧に応じて、電子の蓄積や放出の
動作を行うことができる。そして、この電子の蓄積や放
出の状態を情報信号の書き込み・消去動作に対応させる
ことで、所定のメモリ動作を行わせることができるもの
である。
Here, the operation of such a semiconductor device will be briefly described. The floating gate electrode formed on the oxide film between the source region and the drain region and in an electrically floating state is the second gate oxide on the upper side. Electrons can be accumulated and emitted according to the control voltage of the control electrode formed through the film. Then, a predetermined memory operation can be performed by associating the accumulation or emission state of the electrons with the writing / erasing operation of the information signal.

ところで、このような情報信号の記憶保持がなされるフ
ローティングゲート電極は、通常多結晶シリコンを材料
としており、その上部の第2ゲート酸化膜は、当該フロ
ーティングゲート電極を熱酸化して形成している。
By the way, the floating gate electrode for storing and holding such an information signal is usually made of polycrystalline silicon, and the second gate oxide film on the upper part thereof is formed by thermally oxidizing the floating gate electrode. .

ここで、このようなフローティングゲート電極の酸化の
工程について、第6図を参照しながら説明すると、フロ
ーティングゲート電極となる多結晶シリコン層が露出し
てなるウェハを酸化炉中に送りこんで酸化処理が行われ
るが、まず、第6図に示すように、当初は窒素雰囲気中
で温度上昇が行われ、時刻t1で酸化処理温度T0(=酸化
炉の温度)に達する。この酸化処理温度T0は、およそ95
0℃であり、その雰囲気は酸素雰囲気とされる。次に、
時刻t2で酸化処理を終え、降温期間に入る。このときの
雰囲気は窒素雰囲気とされる。
Here, the process of oxidizing such a floating gate electrode will be described with reference to FIG. 6. The wafer in which the polycrystalline silicon layer which will be the floating gate electrode is exposed is fed into an oxidation furnace to be oxidized. First, as shown in FIG. 6, first, the temperature is raised in a nitrogen atmosphere, and at time t 1 , the oxidation treatment temperature T 0 (= temperature of the oxidation furnace) is reached. This oxidation treatment temperature T 0 is approximately 95
The temperature is 0 ° C., and the atmosphere is an oxygen atmosphere. next,
At time t 2 , the oxidation process ends and the temperature drop period starts. The atmosphere at this time is a nitrogen atmosphere.

このような酸化処理によっては、およそ400Å程度の膜
厚の酸化膜が形成され、これが第2酸化膜として用いら
れている。
By such an oxidation treatment, an oxide film having a film thickness of about 400 Å is formed, and this is used as the second oxide film.

D.発明が解決しようとする問題点 このような半導体不揮発性メモリにおいても、素子特性
の向上が求められており、その一つに記憶保持特性の向
上や耐圧の向上がある。
D. Problems to be Solved by the Invention Even in such a semiconductor nonvolatile memory, improvement in device characteristics is required, and one of them is improvement in memory retention characteristics and improvement in breakdown voltage.

ところが、上述のような従来の酸化処理によって第2ゲ
ート酸化膜を形成した場合には、その膜質から記憶保持
特性を高いものにできないと言う問題が生ずる。すなわ
ち、上述のような条件を用いてフローティングゲート電
極を酸化して行った場合では、一定のフローティングゲ
ート電極からの放電等が生じ、そのメモリ保持特性が損
なわれると言う欠点がある。また、同様に耐圧も低くな
ってしまうという問題がある。そして、このような半導
体装置においても微細化、高集積化の要求があり、蓄積
する電荷量も小さくなるため、記憶保持特性の向上の問
題を解決しなければ、素子の微細化等を十分に行うこと
が困難となる。
However, when the second gate oxide film is formed by the conventional oxidation treatment as described above, there arises a problem that the memory retention characteristic cannot be improved due to the film quality. That is, when the floating gate electrode is oxidized by using the above-mentioned conditions, there is a drawback that a certain discharge or the like occurs from the floating gate electrode and the memory retention characteristic is impaired. In addition, there is also a problem that the breakdown voltage becomes low. Further, even in such a semiconductor device, there is a demand for miniaturization and high integration, and the amount of accumulated charges is also small. Therefore, if the problem of improvement of the memory retention characteristic is not solved, the miniaturization of elements will be sufficient. Difficult to do.

そこで、本発明は上述の問題点に鑑み、第2ゲート酸化
膜の膜質を向上させ、デバイス特性の向上を実現する半
導体装置の製造方法の提供を目的とする。
Therefore, in view of the above problems, it is an object of the present invention to provide a method for manufacturing a semiconductor device, which improves the film quality of the second gate oxide film and improves device characteristics.

E.問題点を解決するための手段 本発明は、フローティングゲート電極及び制御電極を有
して電気的な情報信号の記憶を行う半導体装置の製造方
法において、上記フローティングゲート電極と上記制御
電極との間の酸化膜は、酸素雰囲気中で1100℃乃至1150
℃の温度で形成され、その酸化処理までの昇温期間及び
その酸化処理からの降温期間においては少なくとも酸素
を含有する窒素雰囲気中におかれることを特徴とする半
導体装置の製造方法により上述の問題点を解決する。
E. Means for Solving the Problems The present invention provides a method of manufacturing a semiconductor device having a floating gate electrode and a control electrode for storing an electrical information signal, wherein the floating gate electrode and the control electrode are The oxide film between them is 1100 ° C to 1150 ° C in an oxygen atmosphere.
The semiconductor device manufacturing method is characterized in that the semiconductor device is formed at a temperature of 0 ° C., and is placed in a nitrogen atmosphere containing at least oxygen during a temperature rising period up to the oxidation process and a temperature down period from the oxidation process. Solve the point.

F.作用 上記フローティングゲート電極と上記制御電極との間の
酸化膜は、多結晶シリコン等の材料で形成されるフロー
ティングゲート電極を熱酸化することによって得ること
ができるが、従来の酸化処理温度である950℃に比べて
高温の1100℃乃至1150℃の温度で熱酸化することによ
り、酸化膜(第2ゲート酸化膜)の膜質が向上し、耐圧
向上やメモリ保持特性を向上させることが可能となる。
また、このような比較的高温の熱処理が行われるため、
温度の昇温期間及び降温期間では窒素のみの雰囲気とは
せず、微量の酸素を混合することでウェハ上の窒化現象
を抑制し、これらの相乗効果から良質の第2ゲート酸化
膜を得ることができる。
F. Action The oxide film between the floating gate electrode and the control electrode can be obtained by thermally oxidizing the floating gate electrode formed of a material such as polycrystalline silicon, but at the conventional oxidation treatment temperature. It is possible to improve the film quality of the oxide film (second gate oxide film) by thermally oxidizing it at a temperature of 1100 ° C to 1150 ° C, which is higher than a certain 950 ° C, and to improve breakdown voltage and memory retention characteristics. Become.
Further, since such a relatively high temperature heat treatment is performed,
During the temperature raising and lowering period, the atmosphere of nitrogen alone is not used, but a slight amount of oxygen is mixed to suppress the nitriding phenomenon on the wafer, and a high quality second gate oxide film is obtained from these synergistic effects. You can

G.実施例 本発明の好適な実施例を図面等を参照しながら説明す
る。
G. Example A preferred example of the present invention will be described with reference to the drawings.

本実施例の半導体装置の製造方法は、フローティングゲ
ート電極や制御電極を有して情報信号の記憶・保持を行
う半導体不揮発性メモリ等の半導体装置の製造方法であ
って、そのフローティングゲート電極と制御電極の間の
第2ゲート酸化膜の膜質を改善して、良好なデバイス特
性を得るものである。
The method for manufacturing a semiconductor device according to the present embodiment is a method for manufacturing a semiconductor device such as a semiconductor nonvolatile memory having a floating gate electrode and a control electrode for storing / holding an information signal. The film quality of the second gate oxide film between the electrodes is improved to obtain good device characteristics.

まず、その基本となる処理方法について、第1図を参照
しながら説明する。第1図は酸化処理を行っている場合
のウェハの温度Tを時刻tに従って示したタイムチャー
トであり、ウェハには例えば多結晶シリコンで形成され
たフローティングゲート電極が露出しているものとす
る。
First, the basic processing method will be described with reference to FIG. FIG. 1 is a time chart showing the temperature T of the wafer according to time t when the oxidation process is performed, and it is assumed that the floating gate electrode formed of, for example, polycrystalline silicon is exposed on the wafer.

時刻t1で酸化炉内に装着されたウェハは、ウェハー温度
が定状状態になる時刻t2まで酸化炉内に放置される。こ
の酸化炉の初期温度T1は700℃〜900℃程度の温度であ
る。次に、時刻t2から時刻t3まで、ウェハを加熱して、
酸化処理温度T2まで温度を上昇させる。この昇温期間に
おいては、特に窒化現象の防止等のため少なくとも酸素
を含有する窒化雰囲気中におかれる。すなわち、微量の
酸素を混合することで、シリコン窒化物の生成率をシリ
コン酸化物の生成率より低くして有効に窒化現象を防止
するものである。その酸素の混合比の一例としては、N2
が5〜6に対してO2を10cc程度とすることができる。
The wafer mounted in the oxidation furnace at time t 1 is left in the oxidation furnace until time t 2 at which the wafer temperature reaches a fixed state. The initial temperature T 1 of this oxidation furnace is a temperature of about 700 ° C to 900 ° C. Next, from time t 2 to time t 3 , the wafer is heated,
The temperature is raised to the oxidation treatment temperature T 2 . During this temperature rising period, in order to prevent the nitriding phenomenon, etc., it is placed in a nitriding atmosphere containing at least oxygen. That is, by mixing a slight amount of oxygen, the production rate of silicon nitride is made lower than that of silicon oxide, and the nitriding phenomenon is effectively prevented. One example of the oxygen mixing ratio is N 2
However, O 2 can be set to about 10 cc.

酸化処理温度T2に達したところで、上記フローティング
ゲート電極の表面の酸化が行われるが、その温度T2は、
従来の酸化温度である950℃に比較して高温である1100
℃乃至1150℃とされる。これは、このような温度の処理
によっては、後述するように記憶保持特性や耐圧等の向
上がなされるからである。仮に、これらの温度より低い
温度で処理するならば、アスペリティ(突起)の発生の
頻度が増加することから耐圧,メモリ保持特性が劣化
し、逆に、更にこれらの温度より高温で処理するならば
ウェハ等への歪が問題となるものと考えられる。なお、
酸化処理温度T2に達したところで、酸化炉内の雰囲気
は、酸素雰囲気とされ、時刻t3から時刻t4までは酸素雰
囲気に維持される。
When the oxidation treatment temperature T 2 is reached, the surface of the floating gate electrode is oxidized, and the temperature T 2 is
The temperature is 1100, which is higher than the conventional oxidation temperature of 950 ℃.
℃ to 1150 ℃. This is because such a temperature treatment improves memory retention characteristics, breakdown voltage, etc., as will be described later. If processing is performed at a temperature lower than these temperatures, the frequency of occurrence of asperities (protrusions) increases and the breakdown voltage and memory retention characteristics deteriorate. Conversely, if processing is performed at a temperature higher than these temperatures, Distortion on the wafer is considered to be a problem. In addition,
When the oxidation treatment temperature T 2 is reached, the atmosphere in the oxidation furnace is made an oxygen atmosphere, and the oxygen atmosphere is maintained from time t 3 to time t 4 .

時刻t4から時刻t5までの降温期間においても上記昇温期
間と同様に、その雰囲気は微量の酸素を含む窒素雰囲気
とされる。同様に窒化現象を防止するためである。そし
て、酸化炉自体の温度を初期温度T1に戻した後、時刻t6
でウェハごと取り出される。
Also in the temperature decreasing period from time t 4 to time t 5 , the atmosphere is a nitrogen atmosphere containing a trace amount of oxygen as in the above temperature increasing period. Similarly, this is to prevent the nitriding phenomenon. Then, after returning the temperature of the oxidation furnace itself to the initial temperature T 1 , time t 6
Is taken out together with the wafer.

このような熱処理によっては、フローティングゲート電
極上の第2ゲート酸化膜の膜質は良好なものとなり、メ
モリ特性の向上や耐圧の向上を実現することができる。
また、特に素子の微細化を図った場合に有利である。
By such heat treatment, the quality of the second gate oxide film on the floating gate electrode becomes good, and the improvement of the memory characteristic and the withstand voltage can be realized.
Further, it is particularly advantageous when the element is miniaturized.

ここで、このような半導体装置の製造方法に基づき製造
される半導体装置の構造の一例について、第2図を参照
しながら簡単に説明すると、半導体基板13上にフィール
ド酸化膜16が形成され、半導体基板13の主面にソース領
域15,ドレイン領域14が形成される。これらソース・ド
レイン領域15,14の上部には第1ゲート酸化膜19を介し
て、フローティングゲート電極11が形成され、このフロ
ーティングゲート電極11を被覆するように上述の製造方
法によって良質な膜質となった第2ゲート酸化膜1が形
成される。この良質の膜質となった第2ゲート酸化膜1
上には、制御電極12が形成され、各領域は絶縁層17に被
覆され、制御電極18にはAl配線18がなされている。
Here, an example of the structure of a semiconductor device manufactured based on such a method for manufacturing a semiconductor device will be briefly described with reference to FIG. 2, in which a field oxide film 16 is formed on a semiconductor substrate 13, A source region 15 and a drain region 14 are formed on the main surface of the substrate 13. A floating gate electrode 11 is formed on the source / drain regions 15 and 14 via the first gate oxide film 19, and a high quality film is formed by the above-described manufacturing method so as to cover the floating gate electrode 11. A second gate oxide film 1 is formed. The second gate oxide film 1 with this high quality film
A control electrode 12 is formed on the upper side, each region is covered with an insulating layer 17, and an Al wiring 18 is formed on the control electrode 18.

このような構造の半導体装置において、第2ゲート酸化
膜1は、上記制御電極12の電位によってフローティング
ゲート電極11中の電荷を制御するための誘電体層として
機能するが、この第2ゲート酸化膜1を良質とすること
により、半導体装置全体のメモリ保持特性を向上し、ま
た、耐圧等の向上を図ることができる。
In the semiconductor device having such a structure, the second gate oxide film 1 functions as a dielectric layer for controlling the charge in the floating gate electrode 11 according to the potential of the control electrode 12. By setting 1 to be a good quality, it is possible to improve the memory retention characteristics of the entire semiconductor device and also to improve the breakdown voltage and the like.

以上のように本実施例の半導体装置の製造方法によって
は、フローティングゲート電極上の第2ゲート酸化膜の
膜質を向上させ、デバイス特性の向上を図ることができ
る。これは、次に説明するような温度条件を変えて行っ
た実験の実験結果に基づいても説明することができる。
As described above, depending on the method for manufacturing the semiconductor device of the present embodiment, it is possible to improve the film quality of the second gate oxide film on the floating gate electrode and improve the device characteristics. This can also be explained on the basis of the experimental results of experiments conducted under different temperature conditions as described below.

まず、実験は、酸化処理の温度を950℃,1000℃,1050℃,
1100℃,1150℃の各温度としたものであり、第3図に、
横軸を各印加電圧(Stress Voltage;単位(V)ボル
ト)とし、縦軸を蓄積電荷量(当初電荷量と残った電荷
量の比で正規化して示す。Q/Q0)として示している。
First, in the experiment, the temperature of the oxidation treatment was 950 ℃, 1000 ℃, 1050 ℃,
The temperature is 1100 ° C and 1150 ° C.
The horizontal axis represents each applied voltage (Stress Voltage; unit (V) volt), and the vertical axis represents the accumulated charge amount (normalized by the ratio of the initial charge amount and the remaining charge amount, Q / Q 0 ). .

ここで各温度の曲線を、950℃は曲線A、1000℃は曲線
B、1050℃は曲線C、1100℃は曲線D、1150℃は曲線E
とすると、その温度を高めていった方が、制御電極の印
加電圧を高くしていった場合でも蓄積電荷量を維持する
ことができ、メモリ保持特性が向上することが分かる。
また、曲線D,Eから、温度が1100〜1150℃程度では印加
電圧が30V程度でも電荷の放電がなく、良好な記憶保持
がなされており、したがって、素子の微細化等を図った
場合でも有効に情報信号を保持できることとなろう。
Here, the curves of each temperature are as follows: curve A at 950 ° C, curve B at 1000 ° C, curve C at 1050 ° C, curve D at 1100 ° C, curve E at 1150 ° C.
Then, it can be seen that increasing the temperature can maintain the amount of accumulated charge even when the applied voltage to the control electrode is increased, and the memory retention characteristic is improved.
Further, from the curves D and E, when the temperature is about 1100 to 1150 ° C, there is no discharge of electric charge even when the applied voltage is about 30 V, and good memory retention is achieved. Therefore, even when miniaturizing the element, etc. Would be able to hold the information signal.

なお、第2ゲート酸化膜の膜厚は400Åで一定とされ、
フローティングゲート電極の形成条件はリン・プレデポ
ジション,820℃,ρs=150Ω/□である。
The thickness of the second gate oxide film is constant at 400Å,
The formation conditions of the floating gate electrode are phosphorus predeposition, 820 ° C., ρs = 150Ω / □.

次に、酸化温度と耐圧の関係について、第4図を参照し
ながら説明する。
Next, the relationship between the oxidation temperature and the breakdown voltage will be described with reference to FIG.

第4図は各酸化温度(℃)と耐圧(MV/cm)の関係を示
したものであり、各酸化温度によって耐圧の値に影響が
出ていることが示されている。すなわち、この第4図の
曲線からは、1000℃〜1050℃の温度範囲より1100℃〜11
50℃の温度範囲の方が耐圧の値が高くなり、また、1200
℃では逆に耐圧が低くなることが示されている。したが
って、上述の工程のように酸化処理温度を1100℃乃至11
50℃の範囲とすることで、その耐圧を高くすることが可
能であることがわかる。
FIG. 4 shows the relationship between each oxidation temperature (° C.) and breakdown voltage (MV / cm), and it is shown that each oxidation temperature affects the breakdown voltage value. That is, from the curve of FIG. 4, it can be seen from the temperature range of 1000 ° C. to 1050 ° C.
The pressure resistance value is higher in the temperature range of 50 ° C,
On the contrary, it is shown that the withstand voltage becomes lower at ° C. Therefore, as in the above process, the oxidation treatment temperature is set to 1100 ° C to 11 ° C.
It can be seen that the withstand voltage can be increased by setting the temperature in the range of 50 ° C.

次に、第5図を参照しながら、酸化されるフローティン
グゲート電極の不純物濃度についても、説明する。
Next, the impurity concentration of the floating gate electrode to be oxidized will be described with reference to FIG.

第2ゲート酸化膜を形成するためのフローティングゲー
ト電極は、通常リン等のプレデポジションが施されて所
定の不純物濃度となっている。ところが、上記第2ゲー
ト酸化膜は、周辺回路のゲート酸化膜と同時に形成され
るものであり、その不純物濃度を適切なものとすること
よっては、より厚く酸化膜を形成して且つその膜質を向
上させることができる。
The floating gate electrode for forming the second gate oxide film is usually predeposited with phosphorus or the like to have a predetermined impurity concentration. However, the second gate oxide film is formed at the same time as the gate oxide film of the peripheral circuit, and by adjusting the impurity concentration to an appropriate value, a thicker oxide film can be formed and its quality can be improved. Can be improved.

第5図は、横軸に制御電極の印加電圧(V)をとり、縦
軸に蓄積電荷量(当初電荷量と残った電荷量の比で正規
化して示す。Q/Q0)をとったものであり、曲線Fが750
℃のリン・プレデポジションの条件、曲線Gが820℃の
リン・プレデポジションの条件で行ったものをそれぞれ
示している。
In FIG. 5, the horizontal axis represents the applied voltage (V) to the control electrode, and the vertical axis represents the accumulated charge amount (normalized by the ratio of the initial charge amount and the remaining charge amount. Q / Q 0 ). And the curve F is 750
C shows phosphorus predeposition conditions, and curve G shows 820 ° C phosphorus predeposition conditions.

この第5図からは、曲線Gの方が電荷の蓄積特性すなわ
ちメモリ保持特性が優れていることを示しており、この
曲線Gの820℃のリン・プレデポジションの条件では、
およそSi結晶(100)1Ω−cmに換算して1×1019cm3
相当するため、一例としてリン・プレデポジションの条
件として820℃以上を選択することができる。
From FIG. 5, it is shown that the curve G has a better charge storage characteristic, that is, the memory retention characteristic, and under the condition of phosphorus predeposition at 820 ° C. of the curve G,
Since it corresponds to approximately 1 × 10 19 cm 3 in terms of Si crystal (100) 1 Ω-cm, for example, 820 ° C. or higher can be selected as the condition for phosphorus predeposition.

上述のように、本実施例の半導体装置の製造方法におい
ては、酸化処理温度を1100℃〜1150℃とすることによっ
て、第2ゲート酸化膜の膜質を向上させ、メモリ保持特
性や耐圧の向上を図ることができる。また、同時に昇温
期間や降温期間においては、酸素を窒素雰囲気に混合さ
せることで窒化現象を抑制して、良質の第2ゲート酸化
膜を形成できる。さらにフローティングゲート電極の不
純物濃度によっても、所定の酸化膜を形成することがで
き、上述のデバイス特性の向上によっては、特に素子の
微細化に有利である。
As described above, in the method of manufacturing a semiconductor device according to the present embodiment, the oxidation treatment temperature is set to 1100 ° C. to 1150 ° C. to improve the film quality of the second gate oxide film and improve the memory retention characteristics and the breakdown voltage. Can be planned. Further, at the same time, during the temperature rising period and the temperature lowering period, by mixing oxygen into the nitrogen atmosphere, the nitriding phenomenon can be suppressed and a good quality second gate oxide film can be formed. Further, a predetermined oxide film can be formed also depending on the impurity concentration of the floating gate electrode, and the improvement of the device characteristics described above is particularly advantageous for miniaturization of the element.

なお、上述の実施例においては、フローティングゲート
電極と制御電極を有したEPROMの例を例示したが、これ
に限定されず他の半導体装置でも良い。
In addition, in the above-mentioned embodiment, the example of the EPROM having the floating gate electrode and the control electrode is exemplified, but the present invention is not limited to this, and another semiconductor device may be used.

H.発明の効果 本発明の半導体装置の製造方法では、上述のような工程
により、第2ゲート酸化膜の膜質の優れたデバイスを量
産でき、そのデバイスの耐圧やメモリ保持特性は優れた
ものとなる。また、従来の工程に比べて、酸化処理の条
件が異なるのみであって特別な工程を付加するものでは
なく、さらに素子の微細化を図った場合に有利である。
H. Effects of the Invention According to the method for manufacturing a semiconductor device of the present invention, by the steps as described above, it is possible to mass-produce devices with excellent film quality of the second gate oxide film, and it is considered that the devices have excellent withstand voltage and memory retention characteristics. Become. Further, compared with the conventional process, only the condition of the oxidation treatment is different and no special process is added, which is advantageous when the device is further miniaturized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の半導体装置の製造方法の一例における
ウェハの温度を示すタイムチャート、第2図は本発明の
半導体装置の製造方法により製造される半導体装置の一
例を示す断面図、第3図は酸化処理温度毎の印加電圧に
対する蓄積電荷量の変化を示す特性図、第4図は耐圧と
酸化処理温度の関係を示す特性図、第5図はプレデポジ
ションの条件毎の印加電圧に対する蓄積電荷量の変化を
示す特性図である。 また、第6図は従来の半導体装置の製造方法を説明する
ためのタイムチャートである。
FIG. 1 is a time chart showing the temperature of a wafer in an example of the method for manufacturing a semiconductor device of the present invention, and FIG. 2 is a sectional view showing an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device of the present invention. FIG. 4 is a characteristic diagram showing changes in accumulated charge amount with respect to applied voltage for each oxidation treatment temperature, FIG. 4 is a characteristic diagram showing relation between breakdown voltage and oxidation treatment temperature, and FIG. 5 is accumulation with applied voltage for each predeposition condition. It is a characteristic view which shows the change of the charge amount. Further, FIG. 6 is a time chart for explaining a conventional method for manufacturing a semiconductor device.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】フローティングゲート電極及び制御電極を
有して情報信号の記憶を行う半導体装置の製造方法にお
いて、 上記フローティングゲート電極と上記制御電極との間の
酸化膜は、酸素雰囲気中で1100℃乃至1150℃の温度で形
成され、その酸化処理までの昇温期間及びその酸化処理
からの降温期間においては少なくとも酸素を含有する窒
素雰囲気中におかれることを特徴とする半導体装置の製
造方法。
1. A method of manufacturing a semiconductor device having a floating gate electrode and a control electrode for storing information signals, wherein an oxide film between the floating gate electrode and the control electrode is 1100 ° C. in an oxygen atmosphere. A method for manufacturing a semiconductor device, which is formed at a temperature of 1150 ° C. to 1150 ° C., and is placed in a nitrogen atmosphere containing at least oxygen during a temperature rising period up to the oxidation process and a temperature down period after the oxidation process.
JP25913086A 1986-10-30 1986-10-30 Method for manufacturing semiconductor device Expired - Fee Related JPH0793382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25913086A JPH0793382B2 (en) 1986-10-30 1986-10-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25913086A JPH0793382B2 (en) 1986-10-30 1986-10-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS63111670A JPS63111670A (en) 1988-05-16
JPH0793382B2 true JPH0793382B2 (en) 1995-10-09

Family

ID=17329733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25913086A Expired - Fee Related JPH0793382B2 (en) 1986-10-30 1986-10-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0793382B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0130870D0 (en) * 2001-12-21 2002-02-06 Accentus Plc Solid-state antenna

Also Published As

Publication number Publication date
JPS63111670A (en) 1988-05-16

Similar Documents

Publication Publication Date Title
WO1992007382A1 (en) Structure of semiconductor device and manufacturing method thereof
JPH05145077A (en) Ferroelectric nonvolatile storage device
JPH09205181A (en) Semiconductor device
TW578301B (en) Nonvolatile semiconductor memory and method of operating the same
JPH021988A (en) Electrically programmable memory cell
JPH07169863A (en) Non-volatile semiconductor storage
JPH10189780A (en) Nonvolatile semiconductor memory and fabrication thereof
JPH0793382B2 (en) Method for manufacturing semiconductor device
US7041557B2 (en) Method of manufacturing a thin dielectric layer using a heat treatment and a semiconductor device formed using the method
US7190024B2 (en) Method of manufacturing a thin dielectric layer using a heat treatment and a semiconductor device formed using the method
US5726070A (en) Silicon-rich tunnel oxide formed by oxygen implantation for flash EEPROM
KR0138915B1 (en) Semiconductor non-volatile memory
JP2565137B2 (en) Semiconductor device and manufacturing method thereof
US5324677A (en) Method of making memory cell and a peripheral circuit
JPH02277269A (en) Manufacture of nonvolatile memory
JPS60124965A (en) Manufacture of semiconductor device
JPH03250669A (en) Mos-type semiconductor device and its manufacture
KR100200707B1 (en) Fabrication method of semiconductor device
JP2002170892A (en) Method for manufacturing laminated gate oxide film structure
JP2696103B2 (en) Manufacturing method of semiconductor nonvolatile memory
JPH11284087A (en) Nonvolatile semiconductor memory and manufacture thereof
JPH0746704B2 (en) Semiconductor memory device
JPH0785493B2 (en) Semiconductor device
JPH0665232B2 (en) Method of manufacturing semiconductor memory device
KR19980053682A (en) Manufacturing Method of Flash Memory Device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees