JPH0792718B2 - 静電放電ノイズ防止装置および方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子デバイスおよび該
電子デバイスに接続されているデータバスに影響を及ぼ
す静電放電（ＥＳＤ）ノイズを防止するための、電子デ
バイス用ノイズ防止方法および回路に関する。

【０００２】ＥＳＤが抱える問題の多くは、静電帯電さ
れた人体が電子デバイス、そのシャシかまたは外部ケー
ブルに触れ、放電電流をアースに流すこによって惹き起
こされる。例えば、テープカセット、カートリッジまた
はディスケットがデータ記憶デバイス内に挿入されてい
るとき、この問題を解決することは困難である。このよ
うなデバイスは通例、サブアッセンブリーとしてコンピ
ュータシャシに組み込まれている。

【０００３】放電事象の期間中、１ナノ秒より短い時
間、数十アンペアが流れる可能性がある。電磁波は、シ
ャシおよびデバイスから出ているケーブルにおいてアー
スに向かって伝搬する。必然的に生じる非常に高い周波
数のため、ＥＳＤ問題を解決する従来技術の多くは、電
子デバイスを適当にシールドすることおよび接地するこ
とに向けられていた。結合方法は次の４つ、すなわち直
接導電、２次電弧、電界結合および磁界結合に分類する
ことができる。回路と結合している電界に関連した問題
を解決するために、シャシアースに関して信号アースを
フローティングしないことまたは電子デバイスに対する
シャシアースに無関係に外部アース接続部を設けないこ
とが望ましい。それ故に種々の接地形式が、シャシ内部
のデバイスに対して屡々使用される。磁気結合に関する
問題を解決するために、通例シールドすることが望まれ
る。しかしながら、データバスのために使用されるケー
ブルに対して、この種々の接地形式が原因となる問題が
生じる。データバスケーブルの両端の信号アースがシャ
シに接続されているとき、アースループが形成される。
その場合、シャシ電位が両端において異なっているかま
たは磁気結合のためループ内に電圧が誘起されると、ノ
イズ電流が流れる可能性がある。従来の研究として次の
ものが参考になる。Ott, H.W., “Noise Reduction Tec
hniques in Electronic Systems”, 2nd ed. John Wile
y & Sons, New York, 1988; および Hewlett Packard C
ourse No. HP 11949A; “Designing for Electromagnet
ic Compatibility”, Application Support Division,
Mountain View, CA, U. S. A., 1989 。データバスのＥ
ＳＤ保護を、フェライト管または信号ケーブルの回りの
クランプされたフェライトピースを使用することによっ
て実現できることが従来より知られている。このために
は、Murakami, Yuichi, JEEJournal of Electronic Eng
ineering, Vol. 18, No. 174, July 1981, 第49頁、図
８；および Hewlett Packard Course No. HP 11949A, s
upra が参考になる。

【０００４】この場合このようなフェライト素子はコモ
ンモードインダクタとして機能する。

【０００５】このようなデータバス保護方式に関する問
題は２つの部分に分けることができる。第１に、使用さ
れるコモンモードインダクタの漏れインダクタンスのた
め、差分信号電流の高周波成分は、コモンモードインピ
ーダンスが著しく高ければ、減衰されるかもしれない。
それ故にノイズに対して申し分ない保護を実現すること
は非常に難しい。第２に、データバスは典型的には５０
程の多くの信号およびアース線から成りかつこれらすべ
ての信号に対するコモンモードインダクタは非常に高価
になる。別の例によれば、ケーブルの周りのフェライト
クランプ材を使用しているが、それらは高価な部品とな
り易い。

【０００６】ここで、コモンモードインダクタに対して
別の形式の使用法が存在することを述べる。それらは、
電導され、放射された電磁ノイズがケーブルを介してデ
バイスから離れることを防止するために使用することが
できる。例えば、Siemens Aktiengesellshaft, “EMC E
MI Suppression Components, Filters”, Data Book198
7/88 が参考になる。信号線に対して、漏れインダクタ
ンスは、ケーブル上に伝送された差動信号波形の帯域幅
を制限するためにも利用することができる。

【０００７】

【発明が解決しようとする課題】本発明の目的は、パル
スの形式にしかも特発的にしか生じないが、重大なノイ
ズ電流を形成するおそれがある静電ノイズ放電を、簡単
かつコストのかからない方法で確実に制御することがで
きるようにした、電子デバイスに対するノイズ防止装置
を提供することである。

【０００８】

【課題を解決するための手段】実験室での研究におい
て、強い、主に誘導的な、電磁結合は、通例電子装置内
に含まれている、シャシアースとＤＣ電源との間に存在
することがわかった。その理由は、電源が必ず、ＡＣ電
源ケーブルのアース線がシャシに接続されているところ
の近傍に配設されていること、また電源内にあるインダ
クタまたは変圧器の漏れインダクタンスが結合路を形成
することにある。ＥＳＤ電流は電源ケーブルを介してシ
ャシを出る前にここに集中するので、結合ノイズは非常
に強くなることになる。

【０００９】本発明によれば、重要なＥＳＤ問題は、Ｄ
Ｃ電源に対する結合から派生すること、かつ多様なアー
スループは、ＤＣ電源の線路、障害が生じる可能性があ
る電子デバイスにおける局部アースに対する結合、更に
信号が障害を受けているデータバスを介して、かつバス
およびアースまたは同じ信号バスに接続されているその
他のデバイスの接続部を介して再び戻って、シャシ間に
形成されることが認められている。電界結合または２次
電弧を回避するために、信号アースまたはデータバスア
ースはシャシアースに接続されている。それ故に本発明
のＥＳＤ保護方法および装置は、有利にはそれらのコア
を飽和することなしに動作するコモンモードインダクタ
を挿入しかつそれらを最も効果的であるところ、すなわ
ちＤＣ電源それ自体の中、ＤＣ電源接続部の中、または
電子デバイスにおけるＤＣコネクタの丁度後ろに配設す
ることによって高周波アースループを遮断することから
成る。測定の結果は、本発明の方法および装置により従
来より知られているバス保護方法に比べて著しい改善が
実現されたことを示している。コモンモードインダクタ
のコアの飽和は、コモンモードインダクタにおける電源
電流および帰還電流を等しくしかつＤＣアース電流が電
源と電子デバイスとの間のシャシを流れないようにする
ことによって有利な方法で防止される。

【００１０】

【実施例】図１には、本発明による静電放電ノイズ防止
方法および装置の第１の実施例が示されている。参照番
号１０は、アース記号２１および２２とともに示されて
いる共通のシャシ１内に収容された直流電源である。上
記のアースはこの直流電源と接続され、これによりこの
ような共通のシャシにアースされていることが示されて
いる。もちろん、破線で示された１０１と１０２のよう
な２つの別個のシャシが設けられている場合には典型的
には、破線で示されたアース接続線１００がそれらの間
に設けられる。しかしこのアース線１００を省略しても
よい。電力ユニット自体は参照番号１４で示されてい
る。典型的にはこの電力ユニット１４内には線形トラン
スまたはスイッチングトランスが設けられている。電力
ユニット１４の正の出力側は、導線９を介して電子機器
１３の電力入力ピンと接続されている。直流電流は、図
示されていない負荷を介して電子機器１３の信号用アー
ス”ＳＧＮＤ”へ導かれ、ピン２０を介して出力され
る。信号用アースＳＧＮＤはシャシアースとは別個のも
のでもよく、例えばシャシ１内に取り付けられたプリン
ト回路基板上の金属箔とすることができる。シャシアー
ス接続部２２が導線８と接続されていなければ、直流電
流はピン２０から導線８を介して電力ユニット１４の負
の側へ帰還する。直流電源１０と電子機器１３との間
に、それぞれ等しい巻回数でかつ同じ方向で共通のコア
１８上に巻かれた巻線１６および１７を備えたコモンモ
ードインダクタ１５が挿入接続されている。２つのコネ
クタアセンブリが参照番号１１および１２として示され
ており、これによりインダクタ１５を直流電源１０と電
子機器１３の間に簡単に挿入接続することができる。通
常、電子機器１３のシャシアース２１は、リボンデータ
ケーブルまたは信号ケーブル内の多重アース線を介し
て、電子機器１３と類似の他の機器へ導かれている。こ
の構成は図７に詳細に示されている。

【００１１】インピーダンス、自己共振周波数、サイズ
およびコストを考慮してコモンモードインダクタを最適
化させるために、電流”Ｉ”と”Ｉｒ”とは等しくすべ
きである。したがって導線８を２２にてアース接続すべ
きではない。導線８が２２と接続された場合、図１にお
いて破線で示されたアース電流”Ｉｇ”が電流”Ｉｒ”
から減じられるので、Ｉｒ＜Ｉとなり、コア１８が飽和
する危険がある。コア１８が飽和すると、機器は波面に
対して意図されたコモンモードインピーダンスを得られ
なくなる。一般に市販されている電源は、アース接続部
２２のためであり帰還導線のためでないオプションを備
えている。このオプションは開放位置で示されたスイッ
チ７０により示されている。アースされた帰還導線の使
用を強いられている場合、例えばこれが既に装置内に設
計されているのならば、（プリント回路基板の金属箔上
のような）信号用アース”ＳＧＮＤ”とシャシアース接
続部２１の間に抵抗”Ｙ”を挿入接続すべきであり、あ
るいは別個の信号用アースが設けられていない場合に
は、電子機器１３における直流電流帰還線路２０と、２
１におけるシャシアースとの間に、抵抗”Ｙ”を挿入接
続すべきである。この抵抗が数オームのオーダの小さな
値を有していれば、ほぼすべての帰還電流は導線８へ戻
り、コア１８は飽和しない。何故ならば巻線１６と１７
の典型的な直流抵抗は０．０１Ω以上の範囲にあるから
である。

【００１２】静電放電ノイズ電流が流れる交流幹線アー
ス接続部は、シャシアース接続部２２近傍に位置する。
迅速に変化する著しく強い磁界により、２２、並列に接
続された導線９および８から成るループ内に高い電圧パ
ルスが誘導される。これは１５を介して２０および”Ｓ
ＧＮＤ”へ導かれ、さらに１９および減結合コンデン
サ”Ｘ”を介して”ＳＧＮＤ”へも、さらにはシャシア
ース接続部２１へも導かれ、再び第１のシャシアース接
続部２２へ戻る。コモンモードインダクタ１５は波面に
対して高いインピーダンスを有しており、大きなノイズ
電流が前記ループ内に流れるのを阻止する。

【００１３】すべての機器が同じシャシ内に収容されて
いる場合、つまり例えば２２と２１とが、実線のブロッ
クにより示されているような同じ共通のシャシ上に物理
的に別個に配置された接続部である場合、コモンモード
波を局部的なものとみなすことができる。しかしインダ
クタ１５は、放電励振後に生じる、典型的には比較的低
いＭＨｚの範囲の低い周波数の振動に対して高いインピ
ーダンスを有するようにも設計されている。単純なモデ
ルを用いてこの振動を説明することができる。即ち、メ
インケーブル中のアース線は、抵抗と直列のインダクタ
ンスとして表わされ、この回路は、シャシにおける充電
を擬似的に表わすシャシから外部のアースへのキャパシ
タンスと並列である。したがってこの装置は、放電パル
スにより励起されたときに、外部のアースに関して防止
された振動を表わす。外部のアース接続部が、例えばプ
リンタケーブルまたはローカルエリアネットワークケー
ブルを介して、内部のアース点２１と接続されていれ
ば、コモンモード波と振動電流とはそれらの導線内で発
生する。静電放電ノイズからの保護のためにここで開示
されている本発明による方法および装置は、比較的低い
ＭＨｚの範囲におけるこれらの振動電流を防止するため
にとりわけ適している。何故ならばコモンモードインダ
クタの自己共振周波数を、振動が発生するこの周波数範
囲に簡単に設定できるからである。

【００１４】図１には第２のループ、即ち差動ループが
存在する。この場合、帰還導線８が２２にアースされて
いなければ、このループには直流電流が流れる。このル
ープは９から１６を介して１９へ至り、さらに減結合コ
ンデンサ”Ｘ”を介して”ＳＧＮＤ”および２０へ至
り、１７および８を介して電源１４へ帰還する。放電発
生中、差動電圧はこのループ内にも誘導される。通常、
この電圧はコモンモード電圧よりもはるかに小さい。何
故ならばこの差動ループはコモンモードループよりもは
るかに小さいからである。コイル１６および１７ならび
に減結合コンデンサ”Ｘ”の漏れインダクタンスにより
この差動電圧は弱められる。この後者のループへの磁気
的な結合も、導線８および９をいっしょに撚り合わせる
ことによりできる限り小さくすることができる。

【００１５】図２には、図１に用いられた静電放電ノイ
ズ防止コイルが示されている。コモンモードインダクタ
１５は、電源ユニット１０と電子機器１３との間に挿入
接続されている。これらのユニットは、実線で示された
１つの共通のシャシ構成体内に収容されている。インダ
クタ１５を電源ユニット１０の一部として、あるいは電
子機器１３の一部としても構成できることは自明であ
る。電源ユニット１０の一部とする場合、ユニット１０
内のコモンモードインダクタの実際の位置に関して、静
電放電シャシ電流からの磁気結合を回避することおよび
１５の漏れインダクタンスに対して細心の注意を払う必
要がある。また、著しく低い容量結合を保証するように
注意を払う必要もある。

【００１６】図２には、リング形状のコアまたはトロイ
ダルコアの各半部に配置された巻線１６および１７が示
されている。この場合、巻線１６と１７との間で、典型
的には０．８である結合係数が得られ、これにより差動
モードの効果的な減衰のために十分な漏れインダクタン
スが供給される。コモンモードの減衰に重点をおく必要
がある場合には、コイル１６および１７を２本巻の一部
分とするよう考慮すべきである。これにより巻線１６と
１７のいっそう強固な結合が得られる。さらに、コア１
８の高周波の性能を高める目的で、インダクタ１５の入
力側と出力側との間に低いキャパシタンスの経路が提供
されるように特別の注意を払うべきである。他の形式の
コアであっても同様にコモンモードインダクタを形成す
るために使用することができる。

【００１７】図３には、本発明による静電放電ノイズ防
止方法および装置の第２の実施例が示されている。参照
番号２３は、多くのコンピュータシステムに典型的に設
けられている電源モジュールである。この電源モジュー
ルは、出力側３９と帰還入力側４０とを備えた＋５Ｖの
電源３５と、出力側４２と帰還入力側４１とを備えた＋
１２ｖの電源３６とを有している。この実施例の場合、
電源ユニット２３内において、帰還入力側４０と４１は
互いに接続されていないが、いくつかの電源が設けられ
ている場合には、破線４で示されているように、それら
を互いに接続することもできる。図１の場合と同様、開
放されたスイッチ５により示されているように、帰還導
線４０と４１はシャシと接続されていない。しかしいく
つかのケースでは、このような接続部３８も既に設けら
れている。このことはスイッチ５が閉じられていること
により表わされる。これは電源モジュール２３からの電
磁放射を低減するために設けられている。電源モジュー
ル２３と電子機器２６との間に、それぞれコア２９上の
巻線３０／３１とコア３２上の巻線３３／３４とから成
る２つのコモンモードインダクタ２７、２８が挿入接続
されている。参照番号２４および２５としてコネクタア
センブリが示されているが、この場合、第１の実施例の
ようにコモンモードインダクタは同様に、細心の注意を
払うならば電源ユニット２３の側に同様に配置され、よ
り有利にするならば電子機器２６の側に配置される。電
子モジュール２６内部では、帰還導線”Ｉ１ｒ”と”Ｉ
２ｒ”は、ほとんど常に相互に結合されなければならな
い。つまりこれらの帰還導線は、モジュール２６内で信
号用アース”ＳＧＮＤ”と接続されている。図１の実施
例に関して述べたように、シャシ接続部３７はモジュー
ル２６における信号用アース”ＳＧＮＤ”に対して、図
示されているように直接設けられるか、あるいは２６と
類似のサブアセンブリと接続されたデータケーブルまた
は信号ケーブルの多重アース線を介して設けられる。コ
モンモードループの理解を容易にする目的で、減結合コ
ンデンサ”Ｘ”および”Ｚ”は、電子機器２６内に示さ
れている。この場合、実際の直流負荷は示されていな
い。任意に設けることのできる低い値の抵抗”Ｙ”は、
電源ユニット３５および３６の帰還導線がシャシ３８と
接続されている場合（閉成されたスイッチ５により表わ
される）のために示されている。この抵抗の目的は、第
１の実施例の場合と同じである。つまり直流電流”Ｉ
ｇ”を低減し良好な近似でＩ１ｒ＝Ｉ２ｒを実現するた
めである。

【００１８】第１の実施例と同様にすべてのユニット
を、実線７で示されており参照番号３７および３８のア
ース記号を有する１つのシャシ内に収容できることは自
明である。択一的に、アース線２００を有する別個のシ
ャシ２０１、２０２を設けることもできる。

【００１９】第１の実施例を理解すれば、第２の実施例
の動作および防止状態は容易に理解される。したがって
図中で破線４により示されているような、電源モジュー
ル２３にて帰還導線４０と４１とが互いに接続される場
合に関する重要な説明以外はここでは詳細には述べな
い。帰還導線４０および４１を相互に接続するのは、既
に装置内に設計されている多くの電源が設けられている
場合である。このケースの場合、巻線３１および３３の
直流抵抗を等しくすることに細心の注意を払う必要があ
る。２７および２８はコモンモードインダクタの１つの
大きな製造バッチから任意に選択されるかまたは異なる
複数個の製造バッチから取り出されるため直流抵抗を等
しくするのは非常に困難であるので、通常、電流”Ｉ１
ｒ”および”Ｉ２ｒ”は異なるようにして、巻線３１お
よび３２の実際のコンダクタンスにしたがってこれらの
巻線を分割するように構成する。それ故図３の実施例が
用いられる場合、４０と４１との間の直流接続が行なわ
れないようにする必要があり、したがって破線４で示さ
れた接続がなされないようにすべきである。このような
分離に留意すれば、たとえ２つのインダクタの自己共振
周波数のふり分けのためにその設計において最大の自由
度がなくても、インピーダンスレベルおよび直流抵抗に
関して２つのコモンモードインダクタを自由に最適化す
ることができる。

【００２０】図４には、図３の実施例で用いられた静電
放電ノイズ防止コイル２７および２８が示されている。
参照番号２９および３２はフェライトコアであり、これ
らのコアの上には、Ｉ１＝Ｉ１ｒとＩ２＝Ｉ２ｒである
場合にだけ、電流Ｉ１／Ｉ１ｒおよびＩ２／Ｉ２ｒによ
り生じる磁界がそれぞれのコアにおいて打ち消されるよ
うに、巻線３０／３１および３３／３４が巻回される。
前記のことに細心の注意が払われる場合にはコンポーネ
ント２７および２８を同じように電源ユニット２３内に
配置することができ、あるいはコンポーネント２７およ
び２８を電子機器２６内に配置することができることは
自明である。

【００２１】図５には、多数の電源のための第３の好適
な実施例による静電放電ノイズ防止方法および装置を示
す図である。図３の実施例とは異なり、実線３で示すご
とく帰還導線５６と５７とを互いに自由に接続すること
ができる点で、第２の実施例よりも改善されている。直
流のシャシ電流Ｉｇがゼロであれば、つまりシャシ接続
部５４が帰還導線５６および５７と接続されておらず、
Ｉ１＋Ｉ２＝Ｉ１ｒ＋Ｉ２ｒであれば、コア４８は直流
磁界により飽和せず、あるいはほとんど飽和せず、本発
明による最大の利点が得られる。電源側における帰還導
線５６および５７のシャシ接続部５４と接続させておく
必要がある場合には、第１の実施例に関して説明したよ
うに、信号用アース”ＳＧＮＤ”とシャシ接続点５３と
の間に低い値の抵抗”Ｙ”を挿入接続することにより、
直流シャシ電流Ｉｇを最低限に抑えることができる。図
示された導線５５、５６、５７、５８だけでなくユニッ
ト４３、４４、４７、４５、４６を、参照番号５３、５
４の付されたアース記号とともに示されている同じシャ
シ内にすべて収容されることは自明である。択一的に、
アース接続線３００と接続された別個のシャシ３０１お
よび３０２を設けることもできる。また、例えばプリン
タケーブルまたはローカルエリアネットワークケーブル
を介した外部のアースへの接続を行なうこともできる。
したがってこのような接続により、主電源のアースケー
ブルとの外部のアースループを形成することができる。
その際この主電源は、安全性の見地から、通常、接続点
５４にてシャシと接続しなければならない。

【００２２】図５の参照番号４３は電源モジュールであ
る。このモジュールは２つの電力ユニット５９および６
０を有しており、これらのユニットはそれぞれ＋５ボル
トと＋１２ボルトの電圧を供給する。他の電圧レベルを
使用できることは自明である。また、磁気フェライトコ
ア４８に多数の巻線の組みが設けられている場合には、
多数の電力ユニットを用いることもできる。＋５Ｖの電
源ユニット５９からの導線５５および５６は、コネクタ
４４を介しそれぞれコア４８上の巻線４９および５０を
通って他のコネクタ４５へ導かれ、さらに電子機器４６
へ導かれる。導線５５には電流Ｉ１が流れ、この電流は
信号用アース”ＳＧＮＤ”へ戻る。同様に、導線５８お
よび５７は、コネクタ４４を介してそれぞれコア４８上
の巻線５２および５１と接続されており、コネクタ４５
を介して電子機器４６へ導かれる。導線５８には電流Ｉ
２が流れ、この電流は図示されていない負荷を介して信
号用アース”ＳＧＮＤ”へ導かれる。これらの直流帰還
電流Ｉ１ｒおよびＩ２ｒは、いくつかの実際の装置では
低い値の抵抗”Ｙ”を流れるようにしてもよい小さな電
流Ｉｇを除いて、巻線の直流コンダクタンスにしたがっ
てそれらの巻線５０および５１との間で分離される。し
かし４つの巻線４９、５０、５１、５２はすべてコア４
８上で同じ方向に巻回されているので、電流Ｉｇがゼロ
または無視できるほど小さいと仮定すれば、Ｉ１＋Ｉ２
＝Ｉ１ｒ＋Ｉ２ｒの場合、電流Ｉ１ｒを電流Ｉ１と等し
くする必要はなく、さらに電流Ｉ２ｒを電流Ｉ２と等し
くする必要はない。

【００２３】第１の実施例のために説明したように、コ
モンモードインダクタ４７の目的は、高い周波数に対す
るコモンモードインピーダンスのレベルが高い場合に、
静電放電発生中に生ずる、シャシ内部のアース電流と外
部のアース電流の両方の流れを阻止するためである。コ
モンモードインダクタ４７は、放電波形の波面に対して
と、さらに第１の実施例のために説明したように通常比
較的低いＭＨｚの範囲内である外部のアース電流の振動
波形との両方に対して著しく効果的である。また一般的
に、導線５５、５６、５７、５８は相互に撚り合わせら
れており、ループに対して最も強い磁気結合の生じる電
源側のシャシアース接続点５４において始まるメインの
シャシ内部アースループを考慮することができる。この
ループは＋５Ｖの経路と＋１２Ｖの経路との並列接続か
ら成る。即ちＡ）５５／５６と直列接続された５９、お
よびＢ）５７／５８と直列接続された６０から成る。こ
のループは４つのすべての導線５５、５６、５７、５８
上をコモンモードインダクタ４７へ導かれ、さらに両方
の帰還導線およびコンデンサ”Ｘ”および”Ｚ”を介し
て信号用アース”ＳＧＮＤ”へ導かれる。さらにこのル
ープは、択一的に低い値の抵抗”Ｙ”を介して、他方の
シャシ接続部５３へ導かれる。この場合、上記抵抗”
Ｙ”は、ノイズ電流がシャシを介して電流ユニット側の
接続部５４へ戻るのを阻止できないほど小さな値を有す
る。外部アースループは以下のようであると考えること
もできる。即ち、この外部アースループは磁気結合が最
も強い点５４からスタートし、前述の内部アースループ
をとおってシャシ接続部５３へ導かれ、さらにこのシャ
シ接続部５３と接続された外部信号ケーブルを介してシ
ャシから出力される。さらにこの外部アースループは、
代表的には例えばディスプレイモニタまたはプリンタの
ような他の主電源装置のメインアース接続部に設けられ
た外部のアース接続部へ導かれ、最後にメインアースを
介してスタートしたシャシの接続点５４へ導かれてルー
プを閉じる。さらに、図５に示された実施例には副次的
な差動ループが存在する。この差動電圧に対して、回路
の動作は第１の実施例に関するものと同様であるので、
ここでは説明しない。

【００２４】図６は、図５の第３の実施例で用いられた
静電放電ノイズ防止コイル４７を示す図である。両方の
電源４３、導線５５、５６、５７、５８、コモンモード
インダクタ４７、ならびに電子機器４６は同じシャシ６
内に収容されているものとする。一方の電力ユニットか
らの電流Ｉ１およびＩ１ｒは両方とも一方の巻線対４９
および５０へ導かれる。他方の電力ユニットからの電流
Ｉ２およびＩ２ｒは、他方の巻線対５１および５２へ導
かれる。導線５５／５６または５７／５８を流れるコモ
ンモード波に対するインピーダンスのバランスを改善す
る目的で、これらの巻線対は、代表的には２本巻きによ
り構成することができる。電流Ｉ１およびＩ２も導線対
５５／５６を介して流すことができ、さらに電流Ｉ１ｒ
およびＩ２ｒは導線対５７／５８を介して流すことがで
きる。他の巻線構造もあり得る。

【００２５】図７は、図５および図６の第３の実施例に
よる、本発明の静電放電ノイズ防止方法および装置の１
つの適用例を詳細に表わした図である。この場合、電子
機器は参照番号６３、６４および６５のようなコンピュ
ータシステムモジュールから成る。しかしモジュールの
個数は、図面に示された３個という個数より多くてもか
まわない。電源モジュール４３から導出される１組の出
力直流電圧だけが示されており、この直流電圧はすべて
のモジュール６３、６４および６５に供給される。さら
にたくさんの出力側が設けられていることも多く、その
場合、典型的には各出力側は２つの電子モジュールへ給
電する。この図の場合、図５および図６に示された４つ
の巻線から成る１つのコモンモードインダクタ４７は、
電源モジュール４３内に収容されている。このようにし
た場合、直流導線により伝わる静電放電ノイズは、それ
が生じた個所で抑止される。この場合、組み込み型の２
本線のまたは４本線の、静電放電に対するコモンモード
保護策を有していない多数のサブアセンブリ６３、６４
および６５を保護することができる。図７には、両方の
電源モジュール４３、電子機器６３、６４、６５....、
ならびにデータバス６７を含むシャシが参照番号４６と
して示されている。電子機器６９、７０および７１の内
部には、減結合コンデンサが”Ｘ１”、”Ｘ２”、”Ｘ
３”、”Ｚ１”、”Ｚ２”、”Ｚ３”として示されてい
る。これにより、５３ａ、５３ｂおよび５３ｃとして示
された局所的な信号用アースへノイズ電流が導かれる前
に、静電放電コモンモード電流の経路には帰還導線だけ
でなく前記のキャパシタンスも含まれていることが示さ
れている。前記の信号用アースは、通常、データバス６
７／６８と接続されたアースと同じものである。したが
ってデータバス信号用アースはこれに対応した参照番号
を有する。さらにコモンモードノイズの経路は、このデ
ータバス信号用アースを介してシャシ接続点５３へ導か
れる。この場合、前述のように電源が浮動的でない場合
―このことはスイッチ７１が閉じられていることにより
表わされる―には、択一的に抵抗”Ｙ”を挿入接続する
ことができる。さらに参照番号８０によって、データバ
スを外部の機器へ延ばすことができることも示されてい
る。放電ノイズの経路はやはり外部のアースループを含
み、振動コモンモード電圧（図８参照）が発生する。本
発明による方法および装置は、とりわけこの数ＭＨｚの
振動を低減させるのに適している。さらにモジュール自
体は、接続点７３、７４および７５にてシャシと接続さ
れている。内部の漏れ直流電流は”Ｉｇ”で表わされて
いる。この電流は理想的には抵抗”Ｙ”によりゼロにあ
るいは最低限に抑えられるべきである。

【００２６】図７の実施例の変形において、コモンモー
ドインダクタ４７を電源ユニット４３から取り出し、各
電子機器６３、６４、６５....内にコモンモードインダ
クタを設けることにより、分散された静電放電保護を行
ってもよい。上記の構成の利点は、各モジュール６３、
６４、６５....により引き込まれる直流電流に対して各
コモンモードインダクタを最適化することができ、した
がってそれが配置されているサブループにおけるインピ
ーダンスを可能なかぎり高くすることができる、という
点にある。この構成に関連して、図示されているように
モジュール６３がデータ記憶用のテープカートリッジス
トリーマである場合、このモジュール内で４本線または
２本線のコモンモードインダクタを使用することも本発
明に含まれることは自明である。さらに、例えばモジュ
ール６４がハードディスクでありモジュール６５がディ
スクドライブであれば、このようなコモンモードインダ
クタを他のデータ記憶用周辺機器において使用すること
も本発明に含まれる。さらに、例えば光学的な記憶装置
のように電子機器モジュールが他のいかなるサブシステ
ムであろうと、本発明は同様に有効である。

【００２７】図８には、図７に示されているようなデー
タバスであるが本発明による保護装置の設けられていな
いデータバスのうちの１本の線において測定されたノイ
ズ波形が示されている。この場合、外部のコモンモード
ループにおける放電は擬似的に測定された。最初のパル
スは−４Ｖのピーク値を有しており、数ＭＨＺの振動が
それにつづいている。本発明による４本線のコモンモー
ドインダクタを挿入した後ではこの振動波形は完全に除
去され、負のピーク値はー１Ｖまで低減した。

【００２８】本発明の特許請求の範囲を逸脱することな
く、種々の変更および変形を行うことができる。次に本
発明の有利な構成を要約する。 飽和防止手段は、前記Ｄ
Ｃ電源電流の大きさと前記ＤＣ帰還電流の大きさとの間
の差により前記共通のコアの飽和が惹き起されることが
ないように前記共通のコアを選定して成る。 上記飽和防
止手段は、電源電流および帰還電流を、比較的小さな共
通のコアの飽和を起こすことなく使用することができる
ように実質的に同じであるようする手段から成る。 上記
電源電流および帰還電流を実質的に同じにする手段は、
電源電流のすべてが上記帰還電流として前記第２の巻線
を介して戻るようにアース帰還電流が電子デバイスから
前記シャシグラウンド（アース）を介して前記電源に流
れることを防止する手段から成る。 グラウンド（アー
ス）帰還電流を防止する手段は、前記電源の逆の極性の
ＤＣ電圧帰還部を前記電源部においてシャシグラウンド
（アース）に電気的に接続しないようにして成る。 上記
電子デバイスにおける前記ＤＣ電圧帰還部は、前記電子
デバイスのある場所においてシャシグラウンド（アー
ス）に電気的に接続されている。 前記アース帰還電流を
防止する手段は、前記電子デバイスのＤＣ帰還部を前記
電子デバイスのある場所においてシャシグラウンド（ア
ース）に直接接続しないようにして成る。 前記アース帰
還電流を防止する手段は、シャシグラウンド（アース）
に直接接続されていない前記電源かまたは前記電子デバ
イスにおけるＤＣ帰還部から成る。 前記アース帰還電流
を防止する手段は、前記電子デバイスにおけるＤＣ帰還
部と前記電子デバイス部におけるシャシグラウンド（ア
ース）との間に抵抗を設けることから成り、前記電源に
おける前記ＤＣ帰還部は前記電源部においてシャシグラ
ウンド（アース）に接続されており、かつ前記抵抗の大
きさは、前記コモン のコアの飽和を惹き起こし得る、前
記第１および第２の巻線を流れる電源電流および帰還電
流の差を生じさせるおそれのあるアース電流が流れるの
を実質的に防止するように選択されている。 電子デバイ
スは、前記ＤＣ電圧入力側とＤＣ電圧帰還部との間に減
結合容量を有する。 前記電子デバイスにおいて前記ＤＣ
帰還部は信号グラウンド（アース）に接続されており、
かつ前記ＤＣ帰還部は前記電源部においてフローテイン
グされている。 前記信号グラウンド（アース）は、前記
電子デバイスの一部であるプリント回路上にある。 前記
電子デバイスのシャシグラウンド（アース）から前記シ
ャシ手段を介して前記電源に実質的にアース電流が流れ
ないように、前記電源から電子デバイスへのＤＣ出力電
流を、前記電子デバイスから前記電源への前記帰還路上
の帰還電流に実質的に等しくするように、前記ＤＣ帰還
部は電子デバイスにおけるシャシグラウンド（アース）
に接続されているが、前記電源部におけるシャシグラウ
ンド（アース）には接続されていない。 前記シャシ手段
は、前記電源および前記電子デバイスがその中に配設さ
れている１つの共通のシャシから成る。 前記シャシ手段
は、２つの別個のシャシから成っており、そのうち一方
は前記電源のためのものであり、もう一方は前記電子デ
バイスのためのものである。 アース電流が一方のシャシ
から他方のシャシに流れることができるようにする電気
接続手段が設けられている。 前記電気接続手段は、一方
のシャシを他方のシャシに電気的に接続する線材から成
る。 前記電子デバイスは、少なくとも１つのコンピュー
タモジュールまたはコンピュータ周辺モジュールから成
る。 前記電子デバイスは、コンピュータに対するテープ
駆動手段から成る。 前記コモンモードインダクタ手段上
の２つの巻線は、同じ方向に巻き付けられている。 前記
コモンモードインダクタ手段は、トロイダルコアから成
る。 前記コモンモードインダクタ手段の２つの巻線は、
差動モード干渉電流が打ち消されるように巻き付けられ
ている。 前記電源のＤＣ電圧出力側およびＤＣ電圧帰還
部は、第１のＤＣ電圧出力側および第１のＤＣ電圧帰還
部から成り、かつ前記第１の極性の第２のＤＣ電圧出力
側および前記逆の第２の極性の第２のＤＣ電圧帰還部が
設けられており、前記第１および第２のＤＣ電圧出力側
における電圧は異なっており、前記電子デバイスの前記
ＤＣ電圧入力側および関連のＤＣ電圧帰還部は第１のＤ
Ｃ電圧入力側および第１のＤＣ電圧帰還部から成ってお
り、かつ相応の第２のＤＣ電圧帰還部を備えた第２のＤ
Ｃ電圧入力側が、前記電子デバイスに設けられており、
かつ前記コモンモードインダクタ手段は、前記電源の前
記第１のＤＣ電圧出力側および第１のＤＣ電圧帰還部を
前記電子デバイスの相応の第１のＤＣ電圧入力側および
第１のＤＣ電圧帰還部に接続する第１のコモンモード誘
導体と、第１の巻線が前記電源の第２の電圧ＤＣ出力側
および第２のＤＣ電圧帰還部を前記電子デバイスの前記
第２のＤＣ電圧入力側および第２のＤＣ電圧帰還部に接
続する第２のコモンモードインダクタとから成り、かつ
前記電源において第１および第２のＤＣ電圧帰還部は該
電源部においてシャシグラウンド（アース）に接続され
ておらずかつ前記電源において相互に接続されていない
が、前記電子デバイスにおいて前記第１および第２のア
ース帰還部はともに、該電子デバイスにおけるシャシグ
ラウンド（アース）に接続されている。 前記電源のＤＣ
電圧出力側およびＤＣ電圧帰還部は、第１のＤＣ電圧出
力側および第１のＤＣ電圧帰還部から成り、かつ前記第
１の極性の第２のＤＣ電圧出力側および前記逆の第２の
極性の第２のＤＣ電圧帰還部が設けられており、前記第
１および第２のＤＣ電圧出力側における電圧は異なって
おり、前記電子デバイスの前記ＤＣ電圧入力側および関
連のＤＣ電圧帰還部は第１のＤＣ電圧入力側および第１
のＤＣ電圧帰還部から成っており、かつ相応の第２のＤ
Ｃ電圧帰還部を備えた第２のＤＣ電圧入力側が、前記電
子デバイスに設けられており、かつ前記コモンモードイ
ンダクタ手段は、前記電源の前記第１のＤＣ電圧出力側
および第１のＤＣ電圧帰還部を前記電子デバイスの相応
の第１のＤＣ電圧入力側および第１ のＤＣ電圧帰還部に
接続する第１のコモンモードインダクタと、第１の巻線
が前記電源の第２のＤＣ電圧出力側および第２のＤＣ電
圧帰還部を前記電子デバイスの前記第２のＤＣ電圧入力
側および第２のＤＣ電圧帰還部に接続する第２のコモン
モードインダクタとから成り、かつ前記電源において第
１および第２のＤＣ電圧帰還部は該電源において相互に
接続されているが、前記電源部においてシャシグラウン
ド（アース）に接続されておらず、前記電子デバイスに
おいて前記第１および第２のアース帰還部はともに、該
電子デバイスにおける前記シャシグラウンド（アース）
に接続されており、かつ前記第１および第２のインダク
タは、前記電源から前記電子デバイスに流れる電流が前
記電子デバイスから前記電流に流れる帰還電流に比較し
て等しくないことから生じる飽和を防止するのに十分な
大きさに選定されているコアを有しており、ただし前記
このような電流は、シャシグラウンド（アース）を介す
るアース電流の観点では異なっている。 第１および第３
の巻線は、共通のコア上の第１のバイファイラ巻線から
成りかつ第２および第４の巻線は上記共通のコア上の第
２のバイファイラ巻線から成る。 上記第１および第２の
巻線は前記コア上の第１のバイファイラ巻線から成りか
つ上記第３および第４の巻線は前記コア上の第２のバイ
ファイラ巻線から成る。 前記電子デバイスにおける第１
および第２のＤＣ帰還部は該電子デバイス部において電
気的に接続されている。 前記電源の前記第１および第２
のＤＣ帰還部は該電源部において相互に接続されてい
る。 前記第１および第２の帰還部は前記電源部において
シャシグランド（アース）に接続されておりかつ前記電
子デバイスにおける第１および第２の帰還部はシャシグ
ラウンド（アース）に抵抗を介して接続されており、該
抵抗は、前記電子デバイスから前記電源に戻って流れる
アース電流を最小化することによって前記コアの飽和を
防止し、前記コアの相応の巻線を介して前記第１および
第２のＤＣ線路を流れる電源電流の和が、前記コアの相
応の巻線において前記電源に戻る前記第１および第２の
帰還部を流れる帰還電流の和に等しくなるように前記Ｄ
Ｃ電流の均衡を維持するように選定されている。 コモン
モードインダクタ手段は、電源部において配設されてい
る。 前記電源における前記帰還部は、電気的に相互に接
続されているが、前記電源部においてシャシグラウンド
（アース）に接続されておらずかつ前記電子デバイスに
おける帰還部は、前記電子デバイス部においてシャシグ
ラウンド（アース）に接続されている。 前記電子デバイ
スにおける前記第１および第２の帰還線路に、信号グラ
ウンド（アース）が設けられている。 前記飽和防止手段
は、前記コアの相応の巻線において前記電源に戻る、前
記第１および第２の帰還部を流れる帰還電流の和に等し
い、前記コアの相応の巻線を介して前記第１および第２
のＤＣ線路を流れる電源電流の和を形成する手段から成
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例による静電放電ノイズ防
止装置を示す図である。

【図２】図１の第１の実施例で用いられた静電放電ノイ
ズ防止コイルアセンブリを示す図である。

【図３】本発明の第２の実施例による静電放電ノイズ防
止装置を示す図である。

【図４】図３の第２の実施例で用いられた静電放電ノイ
ズ防止コイルアセンブリを示す図である。

【図５】本発明の第３の実施例による静電放電ノイズ防
止装置を示す図である。

【図６】図５の第３の実施例で用いられた静電放電ノイ
ズ防止コイルアセンブリを示す図である。

【図７】図５の実施例を示す図であるが、電子機器が電
子コンピュータモジュールを含むようにした本発明の方
法および装置の適用例を拡張して示す図である。

【図８】本発明による装置が設けられていないときに図
７に示されたデータバスの１本の線路において測定され
た静電放電ノイズ振動を示す典型的なパルスのダイアグ
ラムである。

【符号の説明】

１，７ 共通のシャシ １０ 直流電源 １１，１２ コネクタアセンブリ １３ 電子機器 １４ 電力ユニット １５ コモンモードインダクタ １６，１７ 巻線 １８ コア ２３ 電源モジュール ２４，２５ コネクタアセンブリ ２６ 電子機器 ２７，２８ コモンモードインダクタ ２９ コア ３０，３１，３２，３３，３４ 巻線 ４３ 電源モジュール ４４，４５ コネクタアセンブリ ４６ 電子機器 ４７ コモンモードインダクタ ４８ コア ４９，５０，５１，５２ 巻線 ６３，６４，６５ 電子機器 １０１，１０２，２０１，２０２，３０１，３０２ 別
個のシャシ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電子デバイスと該電子デバイス用電源
   と、該電源および前記電子デバイスを収容しかつシャシ
   グラウンド（アース）を形成する手段とを備え前記電源
   は前記シャシ手段の或一部分に配設されておりかつ第１
   の極性のＤＣ電圧出力側および逆の第２の極性のＤＣ電
   圧帰還部（リターン回路）を有しており前記電子デバイ
   スは前記シャシ手段の別の部分に配設されておりかつ第
   １の極性のＤＣ電圧入力側および逆の第２の極性のＤＣ
   電圧帰還部（リターン回路）を有しており、 共通のコアおよびその上の第１および第２の巻線を有し
   ている、前記電源から発する静電放電ノイズ防止のため
   のコモンモードインダクタ手段を備え、前記第１の巻線
   は前記電源のＤＣ電圧出力側を前記電子デバイスのＤＣ
   電圧入力側に接続しかつ前記第２の巻線は前記電源のＤ
   Ｃ電圧帰還部を前記電子デバイスのＤＣ電圧帰還部に接
   続し、かつ 前記電源から前記第１の巻線を介して前記電子デバイス
   に流れるＤＣ電源電流と前記電子デバイスから前記第２
   の巻線を介して前記電源に戻るＤＣ帰還電流との大きさ
   の差を最少化することによって前記共通のコアの飽和を
   防止するための手段を備え、前記最少化は、前記電子デ
   バイスから前記シャシグラウンドを介して前記電源に流
   れるＤＣグラウンド帰還電流を最少化することによって
   行なうのであり、該飽和を防止するための手段は、前記
   電源の逆の極性のＤＣ電圧帰還部を前記電源の場所にお
   けるシャシグラウンドからＤＣ分離することを特徴とす
   る静電放電ノイズ防止装置。
2. 【請求項２】 電子デバイスと該電子デバイス用電源
   と、該電源および前記電子デバイスを収容しかつシャシ
   グラウンド（アース）を形成するためのシャシ手段とを
   備え、 前記電源は前記シャシ手段の或一部分に配設されており
   かつ第１の極性のＤＣ電源電圧出力側および逆の第２の
   極性のＤＣ電源電圧帰還部を有しており、 前記電子デバイスは前記シャシ手段の別の部分に配設さ
   れておりかつ第１の極性のＤＣ電圧入力側および逆の第
   ２の極性のＤＣ電圧帰還部（リターン回路）を有してお
   り、 共通のコアおよびその上の第１および第２の巻線を有し
   ている、前記電源から発する静電放電ノイズの防止のた
   めのコモンモードインダクタ手段を備え、前記第１の巻
   線は前記電源のＤＣ電圧出力側を前記電子デバイスのＤ
   Ｃ電圧入力側に接続しかつ前記第２の巻線は前記電源の
   ＤＣ電圧帰還部を前記電子デバイスのＤＣ電圧帰還部に
   接続し、かつ 前記電源から前記第１の巻線を介して前記電子デバイス
   に流れるＤＣ電源電流と前記電子デバイスから前記第２
   の巻線を介して前記電源に戻るＤＣ帰還電流との大きさ
   の差を最少化することによって前記共通のコアの飽和を
   防止するための手段を備え、前記最少化は、前記電子デ
   バイスから前記シャシグラウンドを介して前記電源に流
   れるＤＣグラウンド帰還電流を最少化することによって
   行なうのであり、該飽和を防止するための手段は、前記
   デバイスＤＣ電圧帰還部を該電子デバイスの場所におけ
   るシャシグラウンドからＤＣ分離する ことを特徴とする
   静電放電ノイズ防止装置。
3. 【請求項３】 電子デバイスと該電子デバイス用電源
   と、該電源および前記電子デバイスを収容しかつシャシ
   グラウンド（アース）を形成するためのシャシ手段とを
   備え、 前記電源は前記シャシ手段の或一部分に配設されており
   かつ第１の極性のＤＣ電源電圧出力側および逆の第２の
   極性のＤＣ電源電圧帰還部を有しており、 前記電子デバイスは前記シャシ手段の別の場所に配設さ
   れておりかつ前記第１の極性のＤＣ電圧入力側および前
   記逆の第２の極性のＤＣ電圧帰還部を有しており第１お
   よび第２の共通のコアおよびそれぞれその上の第１およ
   び第２の巻線を有している、前記電源から発する静電放
   電ノイズの防止のためのコモンモードインダクタ手段を
   備え、前記第１のコアの第１の巻線は前記電源の第１の
   ＤＣ電圧出力側を前記電圧デバイスの第１のＤＣ電圧入
   力側に接続し、前記第１のコアの第２の巻線は前記電源
   の第１のＤＣ電圧帰還部を前記電子デバイスの第１のＤ
   Ｃ電圧帰還部に接続し、前記第２のコアの第１の巻線は
   前記電源の第２のＤＣ電圧出力側を前記電子デバイスの
   第２のＤＣ電圧入力側に接続し、かつ前記第２のコアの
   第２の巻線は前記電源の第２の電圧帰還部を前記電子装
   置の第２のＤＣ電圧帰還部に接続し、かつ 前記電源から前記第１および第２のコアの前記第１の巻
   線を介して前記電子デバイスに流れるそれぞれのＤＣ電
   源電流と前記電子デバイスから前記第２の巻線を介して
   前記電源に戻るそれぞれのＤＣ帰還電流との大きさの差
   を最少化することによって、前記第１および第２の共通
   のコアの飽和を防止するための手段を備え、前記最少化
   は、前記電子デバイスから前記シャシグラウンドを介し
   て前記電源に流れるＤＣグラウンド帰還電流を最少化す
   ることによって行なうのであり、前記飽和を防止するた
   めの手段は、前記電源の逆の極性の第１および第２のＤ
   Ｃ電圧帰還部を前記電源の場所におけるシャシグラウン
   ドからＤＣ分離する ことを特徴とする静電放電ノイズ防
   止装置。
4. 【請求項４】 電子デバイスと該電子デバイス用電源
   と、該電源および前記電子デバイスを収容しかつシャシ
   グラウンド（アース）を形成するためのシャシ手段とを
   備え、 前記電源は前記シャシ手段の或一部分に配設されており
   かつ第１の極性の第１および第２のＤＣ電源電圧出力側
   および逆の第２の極性の第１および第２のＤＣ電圧帰還
   部を有しており、 前記電子デバイスは前記シャシ手段の別の部分に配設さ
   れておりかつ第１の極性の第１および第２のＤＣ電圧入
   力側および逆の第２の極性の第１および第２のＤＣ電圧
   帰還部を有しており、第１および第２の 共通のコアおよびそれぞれその上の第
   １および第２の巻線を有している、前記電源から発生す
   る静電放電ノイズ防止のためのコモンモードインダクタ
   手段を備え、前記第１のコアの第１の巻線は前記電源の
   第１のＤＣ電圧出力側を前記電子デバイスの第１のＤＣ
   電圧入力側に接続し、前記第１のコアの第２の巻線は前
   記電源の第１のＤＣ電圧帰還部を前記電子デバイスの第
   １のＤＣ電圧帰還部に接続し、前記第２のコアの第１の
   巻線は前記電源の第２のＤＣ電圧出力側を前記電子デバ
   イスの第２のＤＣ電圧入力側に接続しかつ前記第２のコ
   アの第２の巻線は前記電源の第２のＤＣ電圧帰還部を前
   記電子デバイスの第２のＤＣ電圧帰還部に接続し、かつ前記電源から前記第１および第２のコアの前記第１の巻
   線を介して前記電子デバイスに流れるそれぞれのＤＣ電
   源電流と前記電子デバイスから前記第１および第 ２のコ
   アの前記第２の巻線を介して前記電源に戻るそれぞれの
   ＤＣ帰還電流との大きさの差を最少化することによって
   前記第１および第２の共通のコアの飽和を防止するため
   の手段を備え、前記最少化は、前記電子デバイスから前
   記シャシグラウンドを介して前記電源に流れるＤＣグラ
   ウンド帰還電流を最少化することによって行なうのであ
   り、前記飽和を防止するための手段は、前記電子デバイ
   スの第１および第２のＤＣ電圧帰還部を前記電子デバイ
   スの場所におけるシャシグラウンドからＤＣ分離する こ
   とを特徴とする静電放電ノイズ防止装置。
5. 【請求項５】 電子デバイスおよび該電子デバイス用電
   源を設け、 前記電源および前記電流デバイスを収容しかつシャシグ
   ラウンド（アース）を形成するためのシャシ手段を設
   け、 前記シャシ手段の或一部分に前記電源を配設しかつ該電
   源は第１の極性の第１および第２のＤＣ電源電圧出力側
   および逆の第２の極性の第１および第２のＤＣ電源電圧
   帰還部を有しており、 前記シャシ手段の別の部分に前記電子デバイスを配設し
   かつ該電子デバイスは、前記第１の極性の第１および第
   ２のＤＣ電圧入力側および前記逆の第２の極性の第１お
   よび第２のＤＣ電圧帰還部を有し、前記電源から発生する 静電放電ノイズを防止するための
   コモンモードインダクタ手段を設け、該コモンモードイ
   ンダクタ手段は１つの共通のコアおよびその上の第１お
   よび第２のバイファイラ巻線を有し、前記第１のバイフ
   ァイラ巻線は前記電源の第１のＤＣ電圧出力側を前記電
   子デバイスの第１のＤＣ電圧入力側に接続する第１の巻
   線と前記電源の第１のＤＣ電圧帰還部を前記電子デバイ
   スの第１のＤＣ電圧帰還部に接続する第２の巻線とを有
   し、前記第２のバイファイラ巻線は前記電源の第２のＤＣ電
   圧出力側を前記電子デバイスの第２のＤＣ電圧入力側に
   接続する第１の巻線と前記電源の第２のＤＣ電圧帰還部
   を前記電子デバイスの第２のＤＣ電圧帰還部に接続する
   第２の巻線とを有し、かつ 前記電源から前記第１および第２のバイファイラ巻線の
   第１の巻線を介して前記電子デバイスに流れるそれぞれ
   のＤＣ電源電流と前記電子デバイスから前記第２ の巻線
   を介して前記電源に戻るそれぞれのＤＣ帰還電流との大
   きさの差を最少化することによって前記第１および第２
   の共通のコアの飽和を防止するための手段を備え、前記
   最少化は、前記電子デバイスから前記シャシグラウンド
   を介して前記電源に流れる前記第１および第２のＤＣグ
   ラウンド帰還電流を最少化することによって行なうので
   あり、前記飽和を防止するための手段は、前記電源の逆
   の極性の第１および第２の電圧帰還部を前記電源の場所
   におけるシャシグラウンドからＤＣ分離する ことを特徴
   とする静電放電ノイズ防止方法。
6. 【請求項６】 電子デバイスおよび該電子デバイス用電
   源を設け、 前記電源および前記電流デバイスを収容しかつシャシグ
   ラウンド（アース）を形成するためのシャシ手段を設
   け、 前記シャシ手段の或一部分に前記電源を配設し、該電源
   は第１の極性の第１および第２のＤＣ電源電圧出力側お
   よび逆の第２の極性の第１および第２のＤＣ電源電圧帰
   還部を有し、 前記シャシ手段の別の部分に前記電子デバイスを配設
   し、該電子デバイスは前記第１の極性の第１および第２
   のＤＣ電圧入力側および前記逆の第２の極性の第１およ
   び第２のＤＣ電圧帰還部を有し、前記電源から発する 静電放電ノイズを防止するためのコ
   モンモードインダクタを設け、該コモンモードインダク
   タは、１つの共通のコアおよびその上の第１および第２
   のバイファイラ巻線を有し、前記第１のバイファイラ巻
   線は、前記電源の第１のＤＣ電圧出力側を前記電子デバ
   イスの第１の電圧入力側に接続する第１の巻線と、前記
   電源の第１の電圧帰還部を前記電子デバイスの第１の電
   圧帰還部に接続する第２巻線とを有し、前記第２のバイ
   ファイラ巻線は、前記電源の第２のＤＣ電圧出力側を前
   記電子デバイスの第２のＤＣ電圧入力側に接続する第１
   の巻線と、前記電源の第２のＤＣ電圧帰還部を前記電子
   デバイスの第２のＤＣ電圧帰還部に接続する第２の巻線
   とを有し、かつ 前記電源から前記第１および第２のバイファイラ巻線の
   第１の巻線を介して前記電子デバイスに流れるそれぞれ
   のＤＣ電源電流と前記電子デバイスから前記第１および
   第２のバイファイラ巻線の前記第２の巻線を介して、前
   記電源に戻るそれ ぞれのＤＣ帰還電流との大きさの差を
   最少化することによって前記共通のコアの飽和を防止す
   るための手段を備え、前記最少化は、前記電子デバイス
   から前記シャシグラウンドを介して前記電源に流れるＤ
   Ｃグラウンド帰還電流を最少化することによって行なう
   のであり、前記飽和を防止するための手段は、前記電子
   デバイスの第１および第２のＤＣ電圧帰還部を前記電子
   デバイスの場所におけるシャシグラウンドからＤＣ分離
   する ことを特徴とする静電放電ノイズ防止方法。