JPH0789326B2 - Host computer - Google Patents

Host computer

Info

Publication number
JPH0789326B2
JPH0789326B2 JP63136915A JP13691588A JPH0789326B2 JP H0789326 B2 JPH0789326 B2 JP H0789326B2 JP 63136915 A JP63136915 A JP 63136915A JP 13691588 A JP13691588 A JP 13691588A JP H0789326 B2 JPH0789326 B2 JP H0789326B2
Authority
JP
Japan
Prior art keywords
program
instruction
exception
execution
byte boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63136915A
Other languages
Japanese (ja)
Other versions
JPH01305438A (en
Inventor
晴男 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63136915A priority Critical patent/JPH0789326B2/en
Publication of JPH01305438A publication Critical patent/JPH01305438A/en
Publication of JPH0789326B2 publication Critical patent/JPH0789326B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラム命令実行時にバイト境界調整によ
る制限を受けるホストコンピュータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a host computer that is restricted by byte alignment during execution of program instructions.

〔概要〕〔Overview〕

本発明は、プログラム命令実行時にバイト境界調整によ
る制限を受けるホストコンピュータにおいて、 バイト境界例外を検出したときにバイト境界エラーを補
正してプログラム命令実行を再開させることにより、 プログラムの実行が中断されることを防止することがで
きるようにしたものである。
According to the present invention, in a host computer which is restricted by byte boundary adjustment when executing a program instruction, when a byte boundary exception is detected, a byte boundary error is corrected and the program instruction execution is restarted, so that the execution of the program is suspended. This is to prevent this.

〔従来の技術〕[Conventional technology]

従来、バイト境界調整の制限を受けるホストコンピュー
タ上に異機種システムの流通プログラムを移植してプロ
グラム命令を実行させる際に、バイト境界制限が発生し
てプログラムが異常終了すると、プログラムエラーの原
因を解析してプログラム修正を行った後に最初からプロ
グラムの実行を再開していた。
Conventionally, when a distribution program of a heterogeneous system is ported to a host computer that is restricted by byte boundary adjustment and a program instruction is executed, if the byte boundary limit occurs and the program terminates abnormally, the cause of the program error is analyzed. Then, after revising the program, the program was restarted from the beginning.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

このような従来のプログラム修正手段はプログラム自身
の問題でない場合でもプログラムを修正して再実行をく
り返すので、大型プログラムを移植する場合に例外が発
生するごとにプログラム実行中断、解析、修正(ソース
修正、実行プログラム作成)および実行をくり返し、プ
ログラムの正常完了までに長時間を要する欠点があっ
た。
Such a conventional program correction means corrects the program and repeats the re-execution even if it is not the problem of the program itself. Therefore, when porting a large program, the program execution is interrupted, analyzed, and corrected (source). Modification, execution program creation) and execution are repeated, and there is a drawback that it takes a long time for the program to complete normally.

本発明はこのような欠点を除去するもので、バイト境界
調整による制限を受けてもプログラムの正常完了に要す
る時間を短縮できるホストコンピュータを提供すること
を目的とする。
The present invention eliminates such drawbacks, and an object of the present invention is to provide a host computer capable of shortening the time required for normal completion of a program even if it is restricted by byte boundary adjustment.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、プログラム命令実行時にバイト境界制限を設
けバイト境界制限を越えるデータの有無を検出するホス
トコンピュータにおいて、実行するプログラム命令内に
プログラム例外の発生の有無を検出し、このプログラム
例外がバイト境界制限に起因するか否かを判定する例外
解析処理部と、バイト境界制限に起因するプログラム例
外に対応するプログラム命令を解析し、このプログラム
命令がデータ参照命令またはデータ更新命令のときは、
プログラム例外を無視してこの命令をバイト境界制限を
受けない作業用メモリを用いてバイト境界制限を受けな
い命令を実行させる命令実行復元処理手段と、この命令
実行復元処理手段による命令実行後に、プログラム例外
に対応するプログラム命令の実行を再開させる再開処理
手段とを備えたことを特徴とする。
According to the present invention, in a host computer that sets a byte boundary limit when executing a program instruction and detects the presence or absence of data that exceeds the byte boundary limit, it detects whether or not a program exception occurs in a program instruction to be executed, and the program exception is a byte boundary. An exception analysis processing unit that determines whether it is due to a limit and a program instruction corresponding to a program exception due to a byte boundary limitation are analyzed, and when this program instruction is a data reference instruction or a data update instruction,
Instruction execution restoration processing means for ignoring a program exception and executing the instruction not subject to byte boundary limitation using a working memory which is not subject to byte boundary limitation, and a program after the instruction execution by this instruction execution restoration processing means Restart processing means for restarting the execution of the program instruction corresponding to the exception.

〔作用〕[Action]

プログラム命令実行時にバイト境界調整による制限を受
けるホストコンピュータで異機種システムで動作する流
通プログラム例えばOA関連のアプリケーションプログラ
ムを移植実行させる場合に、メモリ内のデータを参照あ
るいは更新の際にバイト境界制限例外通知を受けて例外
発生命令を解析し、命令解析後にあたかも例外が発生し
なかったかのように所定のメモリ内のデータを参照ある
いは更新を可能にし、例外発生命令の実行後に例外発生
プログラムアドレスへ制御を移行してプログラムの実行
を再開する。
Byte boundary restriction exception when referencing or updating data in memory when porting a distribution program that operates in a heterogeneous system, such as an OA-related application program, that is restricted by byte boundary adjustment when executing program instructions Upon receiving the notification, the exception generating instruction is analyzed, and after analyzing the instruction, it is possible to refer to or update the data in the predetermined memory as if the exception did not occur, and control is executed to the exception generating program address after the execution of the exception generating instruction. Migrate and resume program execution.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に基づき説明する。第1
図はこの実施例であるホストコンピュータの構成を示す
ブロック構成図である。
An embodiment of the present invention will be described below with reference to the drawings. First
FIG. 1 is a block diagram showing the configuration of the host computer according to this embodiment.

ホストコンピュータ1は、第1図に示すように、実行プ
ログラム21およびプログラムデータ22を有する主メモリ
2と、主メモリ2上のプログラムを実行する中央処理装
置3と、プログラム例外を検出後にバイト境界制限を解
除する解除処理を行う処理手段4とを備える。ここで、
処理手段4は、例外解析処理手段41と、命令実行復元処
理手段42と、再開処理手段43とを有する。すなわち、こ
の実施例は、実行するプログラム命令内にプログラム例
外の発生の有無を検出し、このプログラム例外がバイト
境界制限に起因するか否かを判定する例外解析処理部41
と、バイト発生制限に起因するプログラム例外に対応す
るプログラム命令を解析し、このプログラム命令がデー
タ参照命令またはデータ更新命令のときは、プログラム
例外を無視してこの命令を実行させる命令実行復元処理
手段42と、この命令実行復元処理手段による命令実行後
に、プログラム例外に対応するプログラム命令の実行を
再開させる再開処理手段43とを備える。
As shown in FIG. 1, the host computer 1 has a main memory 2 having an execution program 21 and program data 22, a central processing unit 3 for executing a program on the main memory 2, and a byte boundary limitation after detecting a program exception. And a processing unit 4 for performing a canceling process for canceling. here,
The processing means 4 has an exception analysis processing means 41, an instruction execution restoration processing means 42, and a restart processing means 43. That is, in this embodiment, the exception analysis processing unit 41 detects whether or not a program exception has occurred in the program instruction to be executed and determines whether or not the program exception is due to the byte boundary limitation.
And a program instruction corresponding to a program exception caused by the byte generation restriction, and when the program instruction is a data reference instruction or a data update instruction, the instruction execution restoration processing means for ignoring the program exception and executing this instruction 42 and restart processing means 43 for restarting the execution of the program instruction corresponding to the program exception after the instruction execution by the instruction execution restoration processing means.

第2図はこの実施例の動作を示すフロー図である。次
に、この実施例の動作を第2図に基づき説明する。
FIG. 2 is a flow chart showing the operation of this embodiment. Next, the operation of this embodiment will be described with reference to FIG.

主メモリ2上の実行プログラム21内の命令を中央処理装
置3で読出して実行する際にプログラム例外が発生する
と、例外の種別とともに発生アドレスを解除処理手段4
へ通知する。解除処理手段4では、例外発生時のレジス
タ情報をシステムメモリに退避する(ステップS1)。例
外発生の種別を解析し、バイト境界制限によるものかを
判定し、それ以外であれば通常のプログラム例外処理へ
制御を移行する(ステップS2)。バイト境界制限による
場合は例外発生アドレスから命令を読出して解析する
(ステップS3)。更新命令の場合は直接レジスタの内容
をプログラムデータに設定できないので、いったん作業
用のシステムメモリ(バイト境界制限を受けないアドレ
スのメモリ)にレジスタ内容を退避し(ステップS4)、
境界制限を受けない命令でシステムメモリの内容をプロ
グラムデータアドレスへ転送する(ステップS5)。参照
命令の場合はデータの内容を直接レジスタに設定できな
いので、制限を受けない命令で上述の作業メモリにデー
タの内容を転送し(ステップS6)、その後にレジスタに
作業用メモリの内容を設定する(ステップS7)。比較命
令の場合はデータの内容を作業用メモリに転送し(ステ
ップS8)、その後にレジスタの内容と比較する(ステッ
プS9)。例外発生の命令を解除処理として疑似実行した
後に例外発生時のレジスタを回復し(ステップS10)、
例外発生アドレスへ制御を移行する(ステップS11)。
このようにしてバイト境界の例外に侵されることなくプ
ログラムの実行を継続できる。
When a program exception occurs when the instructions in the execution program 21 on the main memory 2 are read and executed by the central processing unit 3, the type of the exception and the occurrence address are released by the processing means 4.
Notify to. The cancellation processing means 4 saves the register information when the exception occurs in the system memory (step S1). The type of exception occurrence is analyzed to determine whether it is due to byte boundary limitation. If not, control is transferred to normal program exception handling (step S2). In the case of byte boundary limitation, the instruction is read from the exception generation address and analyzed (step S3). In the case of an update instruction, the contents of the register cannot be set directly in the program data, so the contents of the register are temporarily saved in the working system memory (memory at addresses that are not subject to byte boundary restrictions) (step S4).
The contents of the system memory are transferred to the program data address by an instruction not subject to boundary restrictions (step S5). In the case of a reference instruction, the content of data cannot be set directly in the register, so the content of data is transferred to the above-mentioned working memory by an instruction without restriction (step S6), and then the content of working memory is set in the register. (Step S7). In the case of a comparison instruction, the content of the data is transferred to the working memory (step S8), and then compared with the content of the register (step S9). After pseudo-execution of the exception occurrence instruction as cancellation processing, the register at the time of exception occurrence is restored (step S10),
Control is transferred to the exception generation address (step S11).
In this way, program execution can continue without being hit by byte boundary exceptions.

〔発明の効果〕〔The invention's effect〕

本発明は、以上説明したように、プログラム実行時に発
生するバイト境界例外を検出したときに、プログラムの
中断をすることなくバイト境界エラーを補正して実行を
再開するので、プログラムの中断、原因の解析、修正お
よび実行をくり返すことなくプログラムの実行を可能に
する効果がある。
As described above, the present invention corrects a byte boundary error and resumes execution without interrupting the program when a byte boundary exception that occurs during program execution is detected. This has the effect of enabling the program to be executed without repeating analysis, modification and execution.

【図面の簡単な説明】 第1図は本発明実施例の構成を示すブロック構成図。 第2図は本発明実施例の処理動作を示すフロー図。 1……ホストコンピュータ、2……主メモリ、3……中
央処理装置、4……解除処理手段、21……実行プログラ
ム、22……プログラムデータ、41……例外解析処理手
段、42……命令実行復元処理手段、43……再開処理手
段。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a flowchart showing the processing operation of the embodiment of the present invention. 1 ... Host computer, 2 ... main memory, 3 ... central processing unit, 4 ... release processing means, 21 ... execution program, 22 ... program data, 41 ... exception analysis processing means, 42 ... instruction Execution restoration processing means, 43 ... Restart processing means.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】プログラム命令実行時にバイト境界制限を
設けバイト境界制限を越えるデータの有無を検出するホ
ストコンピュータにおいて、 実行するプログラム命令内にプログラム例外の発生の有
無を検出し、このプログラム例外がバイト境界制限に起
因するか否かを判定する例外解析処理部(41)と、 バイト境界制限に起因するプログラム例外に対応するプ
ログラム命令を解析し、このプログラム命令がデータ参
照命令またはデータ更新命令のときは、プログラム例外
を無視してこの命令をバイト境界制限を受けない作業用
メモリを用いてバイト境界制限を受けない命令で実行さ
せる命令実行復元処理手段(42)と、 この命令実行復元処理手段による命令実行後に、プログ
ラム例外に対応するプログラム命令の実行を再開させる
再開処理手段(43)と を備えたことを特徴とするホストコンピュータ。
1. A host computer that sets a byte boundary limit when executing a program instruction and detects the presence or absence of data that exceeds the byte boundary limit, detects whether or not a program exception occurs in a program instruction to be executed, and the program exception is a byte. When an exception analysis processing unit (41) that determines whether it is due to a boundary restriction and a program instruction corresponding to a program exception due to a byte boundary restriction are analyzed and this program instruction is a data reference instruction or a data update instruction Includes an instruction execution restoration processing means (42) for ignoring a program exception and executing this instruction with an instruction not subject to byte boundary limitation using a working memory not subject to byte boundary limitation, and the instruction execution restoration processing means. After the instruction has been executed, the restart processor that resumes the execution of the program instruction corresponding to the program exception. A host computer comprising a step (43).
JP63136915A 1988-06-02 1988-06-02 Host computer Expired - Fee Related JPH0789326B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63136915A JPH0789326B2 (en) 1988-06-02 1988-06-02 Host computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63136915A JPH0789326B2 (en) 1988-06-02 1988-06-02 Host computer

Publications (2)

Publication Number Publication Date
JPH01305438A JPH01305438A (en) 1989-12-08
JPH0789326B2 true JPH0789326B2 (en) 1995-09-27

Family

ID=15186550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63136915A Expired - Fee Related JPH0789326B2 (en) 1988-06-02 1988-06-02 Host computer

Country Status (1)

Country Link
JP (1) JPH0789326B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131742A (en) * 1973-04-23 1974-12-17
JPS61118854A (en) * 1984-11-15 1986-06-06 Fujitsu Ltd Store buffer control system

Also Published As

Publication number Publication date
JPH01305438A (en) 1989-12-08

Similar Documents

Publication Publication Date Title
JP2858140B2 (en) Pipeline processor device and method
JPH0789326B2 (en) Host computer
JPH011038A (en) Control memory error correction control method
JPH04373026A (en) Program interrupting method
JP3329985B2 (en) How to modify the program
JPS62113238A (en) Correction system for program of electronic computer system
JPH01201728A (en) Program correcting system
JPS5835648A (en) Program execution controlling system
JPH01250143A (en) Program correction system
JPS62107338A (en) Error correction and control system for control memory
JPH02141833A (en) Information processor
JP2786215B2 (en) Restart processing control method
JPH07129396A (en) Method for patching read-only storage device
JPH04205144A (en) Microprocessor
JPS60221829A (en) Data processor
JPH07160352A (en) Program execution system
JPS63150742A (en) Computer system
JPH06149602A (en) Arithmetic processing unit
JPH02285427A (en) Information processor
JPS6012656B2 (en) Retry control method
JPH06187183A (en) Multiprocessor system
JPH01149138A (en) Error correcting system in compiler
JPH0619711A (en) Stack protection system
JPH0363827A (en) Register saving system
JPH02311947A (en) Error correction system for coprocessor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees