JPH0786252A - Dry etching device and method - Google Patents
Dry etching device and methodInfo
- Publication number
- JPH0786252A JPH0786252A JP5232698A JP23269893A JPH0786252A JP H0786252 A JPH0786252 A JP H0786252A JP 5232698 A JP5232698 A JP 5232698A JP 23269893 A JP23269893 A JP 23269893A JP H0786252 A JPH0786252 A JP H0786252A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ring
- etching
- semiconductor substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体基板等に素子を
形成するための微細加工技術の一つであるドライエッチ
ング方法及びその装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method which is one of fine processing techniques for forming an element on a semiconductor substrate or the like, and an apparatus therefor.
【０００２】半導体基板に加工を施す際、半導体基板の
１枚から同じ特性の集積回路を作成するために、ドライ
エッチング工程では被処理膜のエッチング速度を半導体
基板面内で均一にすることが必要である。When processing a semiconductor substrate, in order to form an integrated circuit having the same characteristics from one semiconductor substrate, it is necessary to make the etching rate of the film to be processed uniform in the surface of the semiconductor substrate in the dry etching process. Is.
【０００３】また、近年、半導体集積回路の集積度を上
げるために、素子を形成する材料も代わってきており、
それらを何種類か組み合わせた多層構造にして、電極や
配線等を形成する技術が広く用いられるようになった。Further, in recent years, in order to increase the degree of integration of semiconductor integrated circuits, materials for forming elements have been changed,
A technique for forming electrodes, wirings, and the like has been widely used in a multilayer structure in which several kinds of them are combined.
【０００４】例えば、タングステン(W) 、モリブデン(M
o)等の高融点金属や、それらの金属シリサイドは、抵抗
が低く、マイグレーションの耐性もあるために、一般的
に使用されるようになってきており、これらの高融点金
属膜は多結晶シリコン膜との二層膜として用いられるこ
とが多い。For example, tungsten (W), molybdenum (M
Refractory metals such as o) and their metal silicides have been commonly used because of their low resistance and migration resistance, and these refractory metal films are made of polycrystalline silicon. It is often used as a two-layer film with a film.
【０００５】このように、近年は二層、三層といった多
層膜が素子の材料として用いられることが多くなった。
そのため、これらの多層膜もそれぞれの層を１枚の半導
体基板内において、均一なエッチング速度で処理するこ
とが必要となる。As described above, in recent years, a multilayer film such as a two-layer or a three-layer has been often used as a material for an element.
Therefore, each of these multilayer films also needs to be processed at a uniform etching rate within a single semiconductor substrate.
【０００６】[0006]
【従来の技術】図５〜６は従来例の説明図であり、図５
は従来例のドライエッチング装置、図６は従来例のエッ
チング速度分布を示す図である。2. Description of the Related Art FIGS. 5 to 6 are explanatory views of a conventional example.
Is a conventional dry etching apparatus, and FIG. 6 is a diagram showing an etching rate distribution of a conventional example.
【０００７】図において、15は石英リング、16は被処理
基板、17は処理ステージ、18は対向電極、19はエッチン
グガス導入口、20はＲＦ電源、21はチャンバ、22はSi基
板、23は被処理膜、24はポリSi膜、25はＷSi膜、26はレ
ジスト膜である。In the figure, 15 is a quartz ring, 16 is a substrate to be processed, 17 is a processing stage, 18 is a counter electrode, 19 is an etching gas inlet, 20 is an RF power source, 21 is a chamber, 22 is a Si substrate, and 23 is. A processed film, 24 is a poly-Si film, 25 is a WSi film, and 26 is a resist film.
【０００８】従来、多層膜をエッチングするには、各層
の膜毎に異なるドライエッチング装置を用いるか、効率
を上げるために、一つの装置を用いて、エッチングガス
の種類と圧力、及び、プラズマを誘起させる高周波電力
等の処理条件を変えて連続的なエッチングを行ってい
た。Conventionally, in order to etch a multilayer film, a different dry etching apparatus is used for each film of each layer, or in order to increase efficiency, one apparatus is used to change the type and pressure of etching gas and plasma. Continuous etching was performed by changing the processing conditions such as high-frequency power to be induced.
【０００９】一方、被処理膜のエッチング速度を半導体
基板の面内に均一に保つ手法として、被処理基板を保持
する基板側電極等のステージと、そのステージと対向す
る対向電極の間で発生したプラズマの拡がりを、石英製
リングにより抑制する方法が知られている。（特開昭５
２−１２３１７３、特開昭６１−１３１４５３、特開平
４−１５９１８）一例として図５に石英リング15を用い
た平行平板型ＲＩＥ装置の概略図を示す。この従来例の
ドライエッチング装置は、石英リング15が固定式になっ
ており、被処理基板16との距離は２mmである。また、石
英リング15の外径は、被処理基板16の外径と同じ15cm
で、その石英リング15の幅は２cmである。On the other hand, as a method for uniformly maintaining the etching rate of the film to be processed within the surface of the semiconductor substrate, it occurs between a stage such as a substrate side electrode holding the substrate to be processed and a counter electrode facing the stage. A method of suppressing the spread of plasma by a quartz ring is known. (JP-A-5
2-123173, JP-A-61-131453, JP-A-4-15918) As an example, FIG. 5 shows a schematic view of a parallel plate type RIE apparatus using a quartz ring 15. In this conventional dry etching apparatus, the quartz ring 15 is of a fixed type, and the distance to the substrate 16 to be processed is 2 mm. The outer diameter of the quartz ring 15 is 15 cm, which is the same as the outer diameter of the substrate 16 to be processed.
The width of the quartz ring 15 is 2 cm.
【００１０】処理ステージ17は、プラズマを誘起させる
ため、ＲＦ電源20から電力を印加する電極も兼ねてお
り、また、水冷機構を備え、循環水の温度調節によって
被処理基板16の温度を制御している。The processing stage 17 also serves as an electrode for applying electric power from the RF power source 20 for inducing plasma, and is equipped with a water cooling mechanism to control the temperature of the substrate 16 to be processed by adjusting the temperature of circulating water. ing.
【００１１】対向電極18はシャワー状に孔が開いてお
り、エッチングガス導入口19を兼ねている。この装置を
用いて、図６（ａ）に断面図で示すようなシリコン(Si)
基板22上の被処理膜23であるタングステンシリサイド
（WSi)膜25、多結晶シリコン（ポリSi) 膜24の二層膜の
エッチング処理を行った。The counter electrode 18 has a shower-like hole and also serves as an etching gas inlet 19. Using this device, silicon (Si) as shown in the sectional view in FIG.
The two-layer film of the tungsten silicide (WSi) film 25 and the polycrystalline silicon (polySi) film 24 which are the film to be processed 23 on the substrate 22 was etched.
【００１２】先ず、被処理膜23の上層の厚さ 1,500Åの
ＷSi膜25のエッチングはエッチングガスとして塩素(C
l2) ／酸素(O2)混合ガスを用い、厚さ１.2μｍ厚さのレ
ジスト膜26をマスクとしてエッチングを行った。この時
のSi基板22上各点のＷSi膜25のエッチング速度分布は、
図６（ｂ）に実測値で示すように、ほぼ均一にエッチン
グされている。First, the etching of the WSi film 25 having a thickness of 1,500Å, which is the upper layer of the film 23 to be processed, is performed by using chlorine (C) as an etching gas.
Etching was performed using a mixed gas of l 2 ) / oxygen (O 2 ) with the resist film 26 having a thickness of 1.2 μm as a mask. At this time, the etching rate distribution of the WSi film 25 at each point on the Si substrate 22 is
As shown by the measured values in FIG. 6B, the etching is almost uniform.
【００１３】ＷSi膜25のエッチングの終点検出後、石英
リング15と被処理基板16の距離を20mmに移動し、厚さ
3,000Åの下層のポリSi膜24のエッチングを行った。エ
ッチングガスとして、臭化水素(HBr) ガスを用いた。こ
のときのSi基板22上各点でのポリSi膜24のエッチング速
度分布は、図６（ｃ）に示すように、Si基板22周辺のエ
ッチング速度が著しく低くなり、不均一であった。After the end point of the etching of the WSi film 25 is detected, the distance between the quartz ring 15 and the substrate 16 to be processed is moved to 20 mm and the thickness is changed.
The lower poly-Si film 24 of 3,000Å was etched. Hydrogen bromide (HBr) gas was used as an etching gas. At this time, the etching rate distribution of the poly-Si film 24 at each point on the Si substrate 22 was non-uniform because the etching rate around the Si substrate 22 was extremely low as shown in FIG. 6C.
【００１４】このように、被処理膜23の材質によりエッ
チング速度の分布特性が異なるために、同じ装置で、エ
ッチングガス、エッチング条件を種々変えても、加工精
度の高い多層膜のドライエッチングをすることは困難で
ある。As described above, since the etching rate distribution characteristics differ depending on the material of the film 23 to be processed, dry etching of a multilayer film with high processing accuracy can be performed with the same apparatus even if the etching gas and etching conditions are variously changed. Is difficult.
【００１５】[0015]
【発明が解決しようとする課題】従って、被処理膜の材
質によっては、エッチング速度を半導体基板の面内で均
一に保つために上記の遮蔽のためのリングが不可欠なも
のがある。Therefore, depending on the material of the film to be processed, the shielding ring may be indispensable in order to keep the etching rate uniform in the plane of the semiconductor substrate.
【００１６】また、逆に、他の被処理膜の材質によって
は、遮蔽のためのリングがあるために、被処理基板周辺
のエッチング速度が低下してしまうものがある。これら
エッチング特性の異なる多層膜を同一の装置で、且つ均
一にエッチングするには、被処理膜の材質が代わる毎に
リングの付け外しをしなければならなかった。また、こ
れら特性の異なる多層膜を同一装置で連続処理により均
一にエッチングすることはできなかった。On the other hand, depending on the material of the other film to be processed, the etching rate around the substrate to be processed may be reduced due to the ring for shielding. In order to uniformly etch these multi-layered films having different etching characteristics with the same apparatus, it was necessary to attach and detach the ring each time the material of the film to be processed changed. Further, it has not been possible to uniformly etch these multi-layered films having different characteristics by a continuous process in the same apparatus.
【００１７】[0017]
【課題を解決するための手段】図１〜図２は本発明の原
理説明図、図４は本発明の一実施例のエッチング速度分
布を示す図である。1 and 2 are explanatory views of the principle of the present invention, and FIG. 4 is a view showing an etching rate distribution of an embodiment of the present invention.
【００１８】図において、１は基板側電極、２は対向電
極、３は半導体基板、４は帯状リング、５は被処理膜、
5aはポリSi膜、5bはＷSi膜、5cはレジスト膜、６はリン
グ支持棒、７はクランプリング、８はリング駆動モー
タ、９は終点検出器、10は処理ステージ、11はＲＦ電
源、12はエッチングガス導入口、13は冷却水循環パイ
プ、14はチャンバである。In the figure, 1 is a substrate side electrode, 2 is a counter electrode, 3 is a semiconductor substrate, 4 is a strip ring, 5 is a film to be treated,
5a is a poly-Si film, 5b is a WSi film, 5c is a resist film, 6 is a ring support rod, 7 is a clamp ring, 8 is a ring drive motor, 9 is an end point detector, 10 is a processing stage, 11 is an RF power supply, 12 Is an etching gas inlet, 13 is a cooling water circulation pipe, and 14 is a chamber.
【００１９】上記問題を解決するためには、図１に示す
ように、帯状リング４と半導体基板３間の距離を制御す
る機構を具備する装置を用いて、帯状リング４が存在し
た方がエッチング速度分布が良い材料は、帯状リング４
と半導体基板３との距離を図１（ａ）に示すように近ず
け（距離間隔Ａ）、帯状リング４が無い方がエッチング
速度分布が良い材料は、帯状リング４と半導体基板３と
の距離を図１（ｃ）に示すように遠ざけて（距離間隔
Ｃ）、半導体基板３上の被処理膜５のエッチング処理を
行えば良い。In order to solve the above-mentioned problem, as shown in FIG. 1, it is preferable that the belt-shaped ring 4 is present when the belt-shaped ring 4 is present by using a device having a mechanism for controlling the distance between the belt-shaped ring 4 and the semiconductor substrate 3. Band-shaped ring 4 is used for materials with good velocity distribution.
The distance between the semiconductor substrate 3 and the semiconductor substrate 3 should be close to each other (distance A) as shown in FIG. 1A. The distance may be increased as shown in FIG. 1C (distance C), and the film 5 to be processed on the semiconductor substrate 3 may be etched.
【００２０】また、特性の異なる膜が積層されている場
合の多層膜のエッチング処理に際しては、多層膜の各層
のエッチング処理が終了した毎に、帯状リング４と半導
体基板３の間の距離を被処理膜５のエッチング分布の良
くなる距離間隔（図１のＡ、Ｂ、Ｃ等）に移してエッチ
ングすれば解決される。Further, in the etching process of the multilayer film when the films having different characteristics are laminated, the distance between the strip ring 4 and the semiconductor substrate 3 is covered each time the etching process of each layer of the multilayer film is completed. The problem can be solved by moving to a distance interval (A, B, C, etc. in FIG. 1) where the etching distribution of the processing film 5 is improved, and etching.
【００２１】即ち、本発明の目的は、図１に示すよう
に、平行平板電極の基板側電極１と対向電極２との間
に、基板側電極１上に設けた半導体基板３面と平行し
て、同軸上に位置し、且つ、半導体基板３に対して接近
／離反する移動可能な帯状リング４を有することによ
り、また、少なくとも半導体基板上３の二層以上の被処
理膜５を、各層毎に半導体基板３と帯状リング４との間
の距離を変えて、連続的に二層以上の被処理膜５のエッ
チングを行うことにより達成される。That is, as shown in FIG. 1, the object of the present invention is to dispose parallel to the surface of the semiconductor substrate 3 provided on the substrate side electrode 1 between the substrate side electrode 1 and the counter electrode 2 of the parallel plate electrode. By having the movable strip-shaped ring 4 located coaxially and moving toward and away from the semiconductor substrate 3, and at least two or more layers of the processed film 5 on the semiconductor substrate 3 are formed in each layer. This is achieved by changing the distance between the semiconductor substrate 3 and the strip-shaped ring 4 for each and continuously etching the to-be-processed film 5 of two or more layers.
【００２２】[0022]
【作用】図１の装置を用いて、半導体基板３と帯状リン
グ４の間の距離間隔（Ａ、Ｂ、Ｃ）を変えた場合、及び
帯状リングが無い場合の、エッチング速度分布（±％）
の関係を調べた結果を、図２に示す。The etching rate distribution (±%) when the distance interval (A, B, C) between the semiconductor substrate 3 and the strip ring 4 is changed and when there is no strip ring by using the apparatus of FIG.
The result of investigating the relationship is shown in FIG.
【００２３】図４（ａ）に示す被処理膜５の上層の膜、
例えば、ＷSi膜5bのエッチング速度は、図１（ａ）に示
す半導体基板３と帯状リング４の間の距離間隔が近いＡ
の方が図２（ａ）に示すように、半導体基板３の面内分
布が均一となる。A film above the film to be processed 5 shown in FIG.
For example, as for the etching rate of the WSi film 5b, the distance between the semiconductor substrate 3 and the strip ring 4 shown in FIG.
2A, the in-plane distribution of the semiconductor substrate 3 becomes more uniform as shown in FIG.
【００２４】しかし、距離間隔を図１（ｂ）、（ｃ）に
示すように、Ｂ、Ｃと距離を離して行くと、エッチング
分布はよりばらつき、帯状リング４が無い場合と等しく
なる。However, as shown in FIGS. 1 (b) and 1 (c), when the distances from B and C are increased, the etching distribution becomes more uneven and becomes equal to that in the case where the strip ring 4 is not provided.
【００２５】即ち、半導体基板３と帯状リング４との距
離が離れることにより、帯状リング４の効果が無くなる
ことを見いだした。一方、図４（ａ）に示す被処理膜５
の下層の膜、例えばポリSi膜5aのエッチング速度は、図
１（ｃ）に示す半導体基板３と帯状リング４の間の距離
間隔が遠いＣの方が、図４（ｃ）に示すように、半導体
基板３の面内分布が均一となるが、この場合は、図２
（ｂ）に示すように、帯状リング４が無い方が面内分布
が良いことがわかる。That is, it was found that the effect of the band-shaped ring 4 disappeared as the distance between the semiconductor substrate 3 and the band-shaped ring 4 increased. On the other hand, the processed film 5 shown in FIG.
As for the etching rate of the lower layer film, for example, the poly-Si film 5a, the distance C between the semiconductor substrate 3 and the strip ring 4 shown in FIG. , The in-plane distribution of the semiconductor substrate 3 becomes uniform, but in this case, as shown in FIG.
As shown in (b), it can be seen that the in-plane distribution is better without the band-shaped ring 4.
【００２６】よって、帯状リング４を可動式にし、帯状
リング４が存在した方がエッチング分布が良い材料は、
半導体基板３と帯状リング４の距離間隔を近ずけ、帯状
リング４が無い方が良い材料は、距離間隔を離してエッ
チング処理すれば、半導体基板３上の特性の異なる多層
の被処理膜５を均一にエッチング処理することができ
る。Therefore, a material in which the band-shaped ring 4 is movable and the band-shaped ring 4 is present has a better etching distribution is
If it is preferable to reduce the distance between the semiconductor substrate 3 and the band-shaped ring 4 so that the band-shaped ring 4 is not formed, a multi-layered processed film 5 having different characteristics on the semiconductor substrate 3 can be formed by etching the material at a distance. Can be uniformly etched.
【００２７】[0027]
【実施例】図３は本発明の一実施例に用いたドライエッ
チング装置、図４は本発明の一実施例のエッチング速度
分布を示す図である。FIG. 3 is a diagram showing a dry etching apparatus used in one embodiment of the present invention, and FIG. 4 is a diagram showing an etching rate distribution in one embodiment of the present invention.
【００２８】図において、１は基板側電極、２は対向電
極、３は半導体基板、４は帯状リング、５は被処理膜、
5aはポリSi膜、5bはＷSi膜、5cはレジスト膜、６はリン
グ支持棒、７はクランプリング、８はリング駆動モー
タ、９は終点検出器、10は処理ステージ、11はＲＦ電
源、12はエッチングガス導入口、13は冷却水循環パイ
プ、14はチャンバである。In the figure, 1 is a substrate side electrode, 2 is a counter electrode, 3 is a semiconductor substrate, 4 is a strip ring, 5 is a film to be treated,
5a is a poly-Si film, 5b is a WSi film, 5c is a resist film, 6 is a ring support rod, 7 is a clamp ring, 8 is a ring drive motor, 9 is an end point detector, 10 is a processing stage, 11 is an RF power supply, 12 Is an etching gas inlet, 13 is a cooling water circulation pipe, and 14 is a chamber.
【００２９】図３は本発明の一実施例に用いた平行平板
型ＲＩＥ装置の概略図である。エッチング分布制御のた
めの石英製の帯状リング４の内径は、半導体基板３の外
径と同径の１５ｃｍで、幅２ｃｍである。FIG. 3 is a schematic view of a parallel plate type RIE apparatus used in one embodiment of the present invention. The quartz ring-shaped ring 4 for controlling the etching distribution has an inner diameter of 15 cm, which is the same as the outer diameter of the semiconductor substrate 3, and a width of 2 cm.
【００３０】装置のチャンバ14内の平行平板電極の基板
側電極１と対向電極２との間に設けられた帯状リング４
はアルミ製のリング支持棒６とクランプリング７により
支持されており、リング支持棒６はリング駆動モータ８
により駆動し、帯状リング４の位置を制御する機構を備
えている。A strip-shaped ring 4 provided between the substrate-side electrode 1 and the counter electrode 2 of the parallel plate electrode in the chamber 14 of the apparatus.
Is supported by a ring support rod 6 and a clamp ring 7 made of aluminum, and the ring support rod 6 is a ring drive motor 8
And a mechanism for controlling the position of the belt-shaped ring 4 by being driven by.
【００３１】また、エッチング処理の終点検出器９によ
り、被処理膜５のエッチング終点を検出し、その信号が
リング駆動モータ８に送られ、帯状リング４の位置が変
化する。Further, the etching end point detector 9 detects the etching end point of the film 5 to be processed, and the signal is sent to the ring drive motor 8 to change the position of the strip ring 4.
【００３２】処理ステージ10は、プラズマを誘起させる
ため、ＲＦ電源11より電力を印加する電極も兼ねてお
り、また、水冷機構を備え、冷却水循環パイプ13により
供給された循環水の温度調節によって半導体基板３の温
度を制御している。対向電極２はシャワー状に孔が開い
ており、エッチングガス導入口12を兼ねている。The processing stage 10 also serves as an electrode for applying electric power from the RF power source 11 to induce plasma, and also has a water cooling mechanism, and the semiconductor is controlled by adjusting the temperature of the circulating water supplied by the cooling water circulating pipe 13. The temperature of the substrate 3 is controlled. The counter electrode 2 has a shower-like hole and also serves as an etching gas inlet 12.
【００３３】図３の装置を用いて、図４（ａ）に示す半
導体基板３上の被処理膜５であるＷSi膜5a、ポリSi膜5b
の二層膜のエッチング処理を行った。上層の厚さ 1,500
ÅのＷSi膜5bのエッチングは、エッチングガスとして C
l2／O2混合ガスを用いた。Cl2 の流量は80sccmで、O2の
流量は20sccmである。エッチング時の圧力は50mTorr 、
ＲＦ電力は 400Ｗである。Using the apparatus shown in FIG. 3, the WSi film 5a and the poly-Si film 5b, which are the film 5 to be processed on the semiconductor substrate 3 shown in FIG. 4A, are used.
The two-layer film was etched. Upper layer thickness 1,500
Å WSi film 5b is etched with C as an etching gas.
using l 2 / O 2 gas mixture. The flow rate of Cl 2 is 80 sccm and the flow rate of O 2 is 20 sccm. The etching pressure is 50mTorr,
RF power is 400W.
【００３４】以上の条件で、帯状リング４と半導体基板
３の距離を１mmに制御し、タングステンシリサイド膜5b
のエッチングの終点検出後、帯状リング４と半導体基板
３の距離を20mmに制御し、下層の厚さ 3,000ÅのポリSi
膜5aのエッチングを行った。エッチングガスとして、HB
r ガスを用いた。HBr ガス流量は100sccm 、エッチング
時の圧力は150mTorr、ＲＦ電力は 400Ｗである。Under the above conditions, the distance between the strip ring 4 and the semiconductor substrate 3 is controlled to 1 mm, and the tungsten silicide film 5b is formed.
After detecting the end point of etching, the distance between the strip-shaped ring 4 and the semiconductor substrate 3 is controlled to 20 mm, and the lower layer is made of poly-Si of 3,000 Å.
The film 5a was etched. HB as an etching gas
r gas was used. The HBr gas flow rate is 100 sccm, the etching pressure is 150 mTorr, and the RF power is 400 W.
【００３５】このときの半導体基板３上の各点での被処
理膜５のエッチング速度分布は、ＷSi膜5bが図４（ｂ）
に、ポリSi膜5aが図４（ｃ）に示すように、均一であ
り、ＷSi膜5bとポリSi膜5aの二層の被処理膜５を、連続
処理でそれぞれ均一にエッチングすることができた。The etching rate distribution of the processed film 5 at each point on the semiconductor substrate 3 at this time is as shown in FIG. 4B for the WSi film 5b.
In addition, the poly-Si film 5a is uniform as shown in FIG. 4 (c), and the two-layer processed film 5 of the WSi film 5b and the poly-Si film 5a can be uniformly etched by the continuous processing. It was
【００３６】実施例には、平行平板型のＲＩＥ装置につ
いて示したが、本発明は、他のプラズマエッチング装
置、例えば、磁場を用いたマグネトロンＲＩＥ装置やマ
イクロ波と磁場を用いたＥＣＲプラズマエッチング装置
等にも適用が可能である。Although the parallel plate type RIE apparatus is shown in the embodiment, the present invention is not limited to this. Other plasma etching apparatuses such as a magnetron RIE apparatus using a magnetic field and an ECR plasma etching apparatus using a microwave and a magnetic field are used. It is also applicable to
【００３７】[0037]
【発明の効果】以上説明したように、本発明によれば、
同一装置でエッチング特性の異なる多層膜をそれぞれ半
導体基板の面内で均一な速度でエッチングすることがで
きる。As described above, according to the present invention,
Multilayer films having different etching characteristics can be etched in the same apparatus in the plane of the semiconductor substrate at a uniform rate.
【００３８】このように、多層膜のエッチングにおい
て、各層の膜を均一にエッチングできる本発明は、多層
集積回路の微細加工技術及び生産性の向上に寄与すると
ころが大きい。As described above, in the etching of the multilayer film, the present invention capable of uniformly etching the film of each layer greatly contributes to the improvement of the fine processing technology and the productivity of the multilayer integrated circuit.
【図１】 本発明の原理説明図（その１）FIG. 1 is an explanatory diagram of the principle of the present invention (No. 1)
【図２】 本発明の原理説明図（その２）FIG. 2 is an explanatory diagram of the principle of the present invention (No. 2)
【図３】 本発明の一実施例に用いたドライエッチング
装置FIG. 3 is a dry etching apparatus used in one embodiment of the present invention.
【図４】 本発明の一実施例のエッチング速度分布FIG. 4 is an etching rate distribution according to an embodiment of the present invention.
【図５】 従来例のドライエッチング装置FIG. 5: Conventional dry etching apparatus
【図６】 従来例のエッチング速度分布FIG. 6 Etching rate distribution of a conventional example
１ 基板側電極 ２ 対向電極 ３ 半導体基板 ４ 帯状リング ５ 被処理膜 5a ポリSi膜 5b ＷSi膜 5c レジスト膜 ６ リング支持棒 ７ クランプリング ８ リング駆動モータ ９ 終点検出器 10 処理ステージ 11 ＲＦ電源 12 エッチングガス導入口 13 冷却水循環パイプ 14 チャンバ 1 Substrate Side Electrode 2 Counter Electrode 3 Semiconductor Substrate 4 Strip Ring 5 Processed Film 5a Poly Si Film 5b WSi Film 5c Resist Film 6 Ring Support Rod 7 Clamp Ring 8 Ring Drive Motor 9 End Point Detector 10 Processing Stage 11 RF Power Supply 12 Etching Gas inlet 13 Cooling water circulation pipe 14 Chamber
Claims (2)
極(2) との間に、該基板側電極(1) 上に設けた半導体基
板(3) 面と平行して、同軸上に位置し、且つ、該半導体
基板(3) に対して接近／離反する移動可能な帯状リング
(4) を有することを特徴とするドライエッチング装置。1. Coaxial between a substrate side electrode (1) and a counter electrode (2) of a parallel plate electrode in parallel with a surface of a semiconductor substrate (3) provided on the substrate side electrode (1) and coaxially. A movable ring-shaped ring that is located at a position close to and away from the semiconductor substrate (3)
A dry etching apparatus having (4).
置を用い、少なくとも前記半導体基板(3) 上の二層以上
の被処理膜(5) を、各層毎に前記半導体基板(3) と前記
帯状リング(4) との間の距離を変えて、連続的に二層以
上の該被処理膜(5) のエッチングを行うことを特徴とす
るドライエッチング方法。2. The dry etching apparatus according to claim 1, wherein at least two or more layers of the film to be processed (5) on the semiconductor substrate (3) are formed on the semiconductor substrate (3) and the strip-shaped film for each layer. A dry etching method characterized by continuously etching two or more layers of the film to be treated (5) while changing the distance from the ring (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232698A JPH0786252A (en) | 1993-09-20 | 1993-09-20 | Dry etching device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232698A JPH0786252A (en) | 1993-09-20 | 1993-09-20 | Dry etching device and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786252A true JPH0786252A (en) | 1995-03-31 |
Family
ID=16943375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232698A Withdrawn JPH0786252A (en) | 1993-09-20 | 1993-09-20 | Dry etching device and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786252A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503840A (en) * | 1999-06-30 | 2003-01-28 | ラム リサーチ コーポレーション | High position fixed uniform ring |
| JP2003519908A (en) * | 1999-12-30 | 2003-06-24 | ラム リサーチ コーポレーション | Linear drive system used in plasma processing system |
| JP2019192734A (en) * | 2018-04-23 | 2019-10-31 | 東京エレクトロン株式会社 | Plasma etching method and plasma processing apparatus |
-
1993
- 1993-09-20 JP JP5232698A patent/JPH0786252A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003503840A (en) * | 1999-06-30 | 2003-01-28 | ラム リサーチ コーポレーション | High position fixed uniform ring |
| JP2003519908A (en) * | 1999-12-30 | 2003-06-24 | ラム リサーチ コーポレーション | Linear drive system used in plasma processing system |
| JP4991069B2 (en) * | 1999-12-30 | 2012-08-01 | ラム リサーチ コーポレーション | Linear drive system used in plasma processing systems |
| JP2019192734A (en) * | 2018-04-23 | 2019-10-31 | 東京エレクトロン株式会社 | Plasma etching method and plasma processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0170412B1 (en) | Dry etching method | |
| KR101061621B1 (en) | Plasma Etching Method and Computer Storage Media | |
| US20050039854A1 (en) | Plasma etching method and plasma etching unit | |
| US20110049098A1 (en) | Plasma etching method | |
| US7285498B2 (en) | Etching method | |
| JPH07101686B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JPH07221076A (en) | Etching method and apparatus used for it | |
| WO2002086957A1 (en) | Dry etching method | |
| JPH09223685A (en) | Plasma processing apparatus and plasma processing method | |
| JPH0786252A (en) | Dry etching device and method | |
| JPH11340213A (en) | Surface treatment method for sample | |
| JPH07335570A (en) | Control method of substrate temperature in plasma treatment | |
| JP3408994B2 (en) | Plasma processing apparatus and control method for plasma processing apparatus | |
| JPH11330047A (en) | Etching apparatus and method thereof | |
| JP3675065B2 (en) | Dry etching method | |
| KR20010043995A (en) | Dry-etching device and method of producing semiconductor devices | |
| JPH1140545A (en) | Manufacture of semiconductor device | |
| JP3883247B2 (en) | Manufacturing method of semiconductor device | |
| JPH0661195A (en) | Manufacture of semiconductor device | |
| JPH0982691A (en) | Plasma etching method and system | |
| JP2005236053A (en) | Method and device for plasma processing | |
| JP2002252213A (en) | Plasma etching method | |
| JP2004221545A (en) | Plasma etching method | |
| JPS6290934A (en) | Flattening etching method | |
| JPH01248522A (en) | Formation of high-melting point metal wiring layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |