JPH11340213A - Surface treatment method for sample - Google Patents

Surface treatment method for sample

Info

Publication number
JPH11340213A
JPH11340213A JP11065670A JP6567099A JPH11340213A JP H11340213 A JPH11340213 A JP H11340213A JP 11065670 A JP11065670 A JP 11065670A JP 6567099 A JP6567099 A JP 6567099A JP H11340213 A JPH11340213 A JP H11340213A
Authority
JP
Japan
Prior art keywords
sample
gas
plasma
processing method
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11065670A
Other languages
Japanese (ja)
Inventor
Tetsuo Ono
哲郎 小野
Takafumi Tokunaga
尚文 徳永
Tadashi Umezawa
唯史 梅澤
Motohiko Kikkai
元彦 吉開
Tatsumi Mizutani
巽 水谷
Tokuo Kure
得男 久礼
Masayuki Kojima
雅之 児島
Takashi Sato
孝 佐藤
Yasushi Goto
康 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Plant Technologies Ltd
Original Assignee
Hitachi Techno Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Techno Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Techno Engineering Co Ltd
Priority to JP11065670A priority Critical patent/JPH11340213A/en
Publication of JPH11340213A publication Critical patent/JPH11340213A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

PROBLEM TO BE SOLVED: To etch a multilayered film without omitting its base oxide film by etching the multilayered film in a flat surface without producing ruggedness on the etched surface by impressing a high-frequency bias voltage upon a sample stage and treating the multilayered film with plasma by periodically turning on and off the impressed high-frequency power. SOLUTION: In a plasma etching system, electromagnets 105 are arranged around a vacuum vessel 104 and a sample 107 is set up on a sample stage 108. In order to accelerate ions made incident to the sample 107, a radio- frequency(rf) bias power source 109 which is a high-frequency power source is connected to the sample stage 108 through a by-pass filter 111. The rf bias power impressed upon the sample 107 is periodically turned on and off. In other words, the etched surface is made smooth by periodically turning on and off the high-frequency voltage impressed upon the sample 107 at the time of etching a multilayered film composed of metallic films or metallic and polycrystalline silicon films.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子の表面処
理方法にかかわり、特にプラズマを用いて半導体表面の
エッチングを行なう表面処理方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface treatment method for a semiconductor device, and more particularly to a surface treatment method for etching a semiconductor surface using plasma.

【0002】[0002]

【従来の技術】従来、半導体素子の表面を処理する手段
として、半導体素子をプラズマ中でエッチングする装置
が知られている。ここでは、ECR(電子サイクロトロ
ン共鳴)方式と呼ばれる装置を例に、従来技術を説明す
る。この方式では、外部より磁場を印加した真空容器中
でマイクロ波によりプラズマを発生する。磁場により電
子はサイクロトロン運動し、この周波数とマイクロ波の
周波数を共鳴させることで効率良くプラズマを発生でき
る。半導体素子等の試料に入射するイオンを加速するた
めに、試料には高周波電圧が印加される。プラズマとな
るガスには塩素やフッ素などのハロゲンガスが用いられ
る。
2. Description of the Related Art Conventionally, as a means for treating the surface of a semiconductor element, an apparatus for etching a semiconductor element in plasma has been known. Here, a conventional technique will be described using an apparatus called an ECR (Electron Cyclotron Resonance) method as an example. In this method, plasma is generated by microwaves in a vacuum vessel to which a magnetic field is externally applied. Electrons move in a cyclotron due to the magnetic field, and a plasma can be generated efficiently by resonating this frequency with the frequency of the microwave. A high frequency voltage is applied to the sample to accelerate ions incident on the sample such as a semiconductor device. A halogen gas such as chlorine or fluorine is used as a gas to be plasma.

【0003】このような従来の装置において、主に加工
の高精度化をはかる目的で、特開平6−151360号
公報(対応米国特許5、352、324号明細書)に記
載された発明が知られている。この発明では、試料に印
加する高周波電圧をオンオフと間欠的に制御することに
より、エッチングしたい物質であるシリコン(Si)と
下地酸化膜との選択比を高くでき、かつアスペクト比依
存性を低減できる。また、特開平8−339989号公
報(対応米国特許5、614、060号明細書)には、
金属のエッチングにおいて断続的なRFバイアスパワー
のショートパルスを重ね合せることにより、エッチ残り
を低減できることが記載されている。
In such a conventional apparatus, the invention described in Japanese Patent Application Laid-Open No. 6-151360 (corresponding to US Pat. No. 5,352,324) has been known mainly for the purpose of improving the processing accuracy. Have been. According to the present invention, by selectively controlling the high-frequency voltage applied to the sample between on and off, the selectivity between silicon (Si), which is a substance to be etched, and the base oxide film can be increased, and the aspect ratio dependency can be reduced. . Also, JP-A-8-339989 (corresponding to US Pat. No. 5,614,060) states that
It is described that, by superimposing intermittent RF bias power short pulses in metal etching, the remaining etching can be reduced.

【0004】また、特開昭62−154734号公報に
は、デポジションとエッチングを生起するガスを導入
し、所定電位より高いDCバイアスと低いDCバイアス
とを交互に印加することにより、傾斜部を加工する方法
が述べられている。
In Japanese Patent Application Laid-Open No. Sho 62-154734, a gas that causes deposition and etching is introduced, and a DC bias higher than a predetermined potential and a DC bias lower than a predetermined potential are alternately applied, thereby forming the inclined portion. A method of processing is described.

【0005】また、特開昭60−50923号公報(対
応米国特許4、579、623号明細書)には、エッチ
ングガスの導入量を周期的に変化させるとともに高周波
電圧の印加時間を変えて、表面処理特性を向上させる方
法が記載されている。また、特許公報平4−69415
号(対応米国特許4、808、258号明細書)には、
試料に印加する高周波電圧を変調して、エッチング特性
を向上する方法が述べられている。
Japanese Patent Application Laid-Open No. 60-50923 (corresponding to US Pat. No. 4,579,623) discloses that the amount of etching gas introduced is periodically changed and the application time of a high-frequency voltage is changed. A method for improving surface treatment properties is described. Also, Japanese Patent Application Laid-Open No. 4-69415
No. (corresponding US Pat. No. 4,808,258) includes:
A method of modulating a high-frequency voltage applied to a sample to improve etching characteristics is described.

【0006】さらにまた、米国特許4、585、516
号明細書には、3電極型のエッチング装置において、そ
のうち2つの電極に接続された高周波電源の少なくとも
1つの電源の高周波電圧を変調させることで、エッチン
グ速度のウエハ面内における均一性を向上する方法が述
べられている。
Further, US Pat. No. 4,585,516
According to the specification, in a three-electrode type etching apparatus, uniformity of an etching rate in a wafer surface is improved by modulating a high-frequency voltage of at least one of high-frequency power supplies connected to two of the electrodes. The method is described.

【0007】[0007]

【発明が解決しようとする課題】近年の半導体素子の高
速化と低消費電力化に伴い、LSI(Large Scale Integlat
ed circuit)の電極や配線部分などの導体部分はますま
す低抵抗化が必要になっている。この解決策の一つに、
従来多結晶シリコンが用いられていたMOS(MetalOxide S
emiconductor)素子のゲート電極をタングステンなどの
金属で形成する方法がある。現在の技術では酸化膜の上
に直接金属膜を形成することが困難なので、酸化膜上に
多結晶シリコン膜を形成してその上に金属膜を形成する
構造が有力視されている。さらに、多結晶シリコン膜と
金属膜の間には相互の拡散を抑えるためにたとえば窒化
チタンなどのバリア膜が必要となる。バリア膜がないと
膜生成後の加熱工程により多結晶シリコンと金属が拡散
により混合してしまい抵抗値が上がってしまう。
With the recent trend toward higher speed and lower power consumption of semiconductor devices, large scale integrated circuits (LSIs) have been developed.
Conductor portions such as electrodes and wiring portions of an ed circuit) are required to have lower resistance. One of the solutions is
Conventionally, MOS (MetalOxide S)
There is a method in which a gate electrode of an element is formed of a metal such as tungsten. Since it is difficult to form a metal film directly on an oxide film with the current technology, a structure in which a polycrystalline silicon film is formed on an oxide film and a metal film is formed thereon is considered to be promising. Further, a barrier film such as titanium nitride is required between the polycrystalline silicon film and the metal film to suppress mutual diffusion. If there is no barrier film, the heating process after the film formation causes the polycrystalline silicon and the metal to be mixed by diffusion, thereby increasing the resistance value.

【0008】以上のような多層構造の膜をエッチングす
るには従来にない問題点が発生する。問題点は多結晶シ
リコンと金属のエッチング反応の違いに起因する。たと
えば金属と多結晶シリコンでは温度の最適値が異なるた
めに、試料温度はある中間的な値に設定される。このた
めに、金属あるいはバリア膜が多結晶シリコンの上に不
均一に残り、エッチング表面に凹凸が生じるなどの問題
が生じる。
[0008] Etching of a film having a multilayer structure as described above causes problems that have not been encountered in the past. The problem results from the difference in the etching reaction between polycrystalline silicon and metal. For example, the sample temperature is set to a certain intermediate value because the optimum value of the temperature differs between metal and polycrystalline silicon. For this reason, the metal or the barrier film remains non-uniformly on the polycrystalline silicon, which causes a problem that unevenness occurs on the etched surface.

【0009】また、近年の半導体素子の高速化及び低消
費電力化に伴い、CMOS (Complementary Metal Oxide Se
miconductor)は、pMOS側のゲート電極である多結晶シリ
コンをp型にnMOS側をn型にドープする、デュアルゲー
ト構造となる。
Further, with the recent increase in speed and power consumption of semiconductor devices, complementary metal oxide semiconductors (CMOS) have been developed.
The semiconductor has a dual gate structure in which polycrystalline silicon, which is the gate electrode on the pMOS side, is doped p-type and the nMOS side is doped n-type.

【0010】この様に、導電性の異なるゲート電極が混
在する膜をエッチングするには従来にない問題点が発生
する。例えば、リソグラフィ工程を増加してp型ゲート
とn型ゲートを個別にエッチングすると製造コストが上
昇するため、p型ゲートとn型ゲートを同時にエッチン
グする必要がある。しかし、p型ゲートとn型ゲートを
同時にエッチングすると、n型多結晶シリコンのエッチ
ング速度が大きいためn側で下地のゲート酸化膜が早く
露出し、n側の酸化膜が薄く、あるいは抜けが生じる。
またn型でサイドエッチが入り易い。
As described above, etching a film in which gate electrodes having different conductivities are mixed presents a problem which has not existed conventionally. For example, if the p-type gate and the n-type gate are separately etched by increasing the number of lithography steps, the manufacturing cost increases. Therefore, it is necessary to etch the p-type gate and the n-type gate simultaneously. However, when the p-type gate and the n-type gate are simultaneously etched, the underlying gate oxide film is exposed earlier on the n-side due to the high etching rate of the n-type polycrystalline silicon, and the n-side oxide film is thin or missing. .
In addition, side etching is easy to occur in the n-type.

【0011】さらに、近年の半導体素子では、その微細
化に伴い加工の高精度化がこれまで以上に要求されてい
るが、その課題の一つに微細なパタンを形成するための
マスクの問題がある。マスク材には有機物であるレジス
トが主に用いらている。しかし、レジストは通常その厚
さが1μm程度ある。このため、レジスト自体がかなり
アスペクトの高い溝となり、狭い溝の加工をより困難に
している。レジストを薄くすると、下地の加工が終了す
る前にレジストが無くなってしまう問題が生じる。この
対策として、マスク材にハードマスクと呼ばれる酸化膜
などの無機物を用いる方法がある。酸化膜はレジストに
比べて5倍以上の耐性があるため、その厚さを5分の1
以下にできる。これにより、レジストの使用時に比べ被
エッチング材とマスクとの選択比は大きくなり改善され
る。しかしながら、薄いハードマスクを用いた加工で
は、被エッチング材である下地物質とハードマスクとの
選択比をさらに向上させることが新たな課題となる。
Further, in recent semiconductor devices, higher precision of processing is required more than ever with the miniaturization. One of the problems is a problem of a mask for forming a fine pattern. is there. An organic resist is mainly used for the mask material. However, the resist usually has a thickness of about 1 μm. For this reason, the resist itself becomes a groove having a considerably high aspect, making processing of a narrow groove more difficult. If the resist is made thinner, there is a problem that the resist disappears before the processing of the base is completed. As a countermeasure, there is a method of using an inorganic material such as an oxide film called a hard mask as a mask material. Since the oxide film is more than five times as resistant as the resist, its thickness is reduced to one-fifth.
You can: As a result, the selectivity between the material to be etched and the mask is increased and improved compared to when the resist is used. However, in processing using a thin hard mask, it is a new task to further improve the selectivity between the underlying material as the material to be etched and the hard mask.

【0012】一方、半導体素子の微細化に伴い、配線や
電極に相当するラインとスペースの加工寸法は1μm以
下、好ましくは0.5μm以下の領域に入っている。この
よう微細パタンの加工では、ラインが次第に太くなり、
パタンが設計寸法に加工できない問題が顕著になる。さ
らに微細な溝内と比較的広い部分でのエッチング速度の
差に加えて、形状の差、いわいる形状マイクロローディ
ングが顕著になり、加工の障害となる。
On the other hand, with the miniaturization of semiconductor elements, the processing dimensions of lines and spaces corresponding to wirings and electrodes are in the region of 1 μm or less, preferably 0.5 μm or less. In the processing of such fine patterns, the lines gradually become thicker,
The problem that the pattern cannot be processed to the design dimensions becomes significant. Further, in addition to the difference in the etching rate between the inside of the fine groove and the relatively wide portion, the difference in shape, that is, the so-called shape microloading becomes remarkable, which hinders the processing.

【0013】さらに、前記したMOSトランジスタのゲ
ート酸化膜の厚さは、256M以降のメモリ素子では6
nm以下になる。このような素子では、異方性と下地酸
化膜の選択比が、トレードオフの関係になり、加工をよ
り困難にする。
Further, the thickness of the gate oxide film of the MOS transistor described above is 6
nm or less. In such a device, the anisotropy and the selectivity of the base oxide film have a trade-off relationship, which makes processing more difficult.

【0014】上記従来技術の多くは、素子の最小加工寸
法が1μm以上の時代に発明されたもので、これらの技
術では、より微細な素子の加工への対応が困難になって
きている。このような微細素子の加工では、プラズマの
物理量とエッチング特性の関係の解析に基づく、緻密な
プロセス条件の組立が必要であり、現在多くのメーカー
がここに多くの労力を費やしている。構築されたプロセ
スは質的に異なる新素子の加工をも可能にする。
Many of the above prior arts were invented in the era when the minimum processing size of the element was 1 μm or more, and it has become difficult to cope with the processing of finer elements with these techniques. In the processing of such a fine element, it is necessary to assemble under precise process conditions based on an analysis of the relationship between the physical quantity of the plasma and the etching characteristics, and many manufacturers are currently spending much labor here. The constructed process also enables the processing of new devices that are qualitatively different.

【0015】本発明の第1の目的は、これらの課題を解
決するもので、金属と多結晶シリコンから成る多層膜の
エッチング加工において、エッチング表面に凹凸が生じ
ることなく平坦な面でエッチングを行い、下地の酸化膜
を抜くことなく多層膜のエッチングを行うことのできる
表面加工方法を提供することにある。
A first object of the present invention is to solve these problems. In the etching of a multilayer film composed of metal and polycrystalline silicon, the etching is performed on a flat surface without unevenness on the etching surface. It is another object of the present invention to provide a surface processing method capable of etching a multilayer film without removing an underlying oxide film.

【0016】本発明の第2の目的は、これらの課題を解
決するもので、導電性の異なるゲート電極が混在する場
合の同時エッチングにおいて、下地のゲート酸化膜を抜
くことなく加工形状差を最小に抑えることができる表面
加工方法を提供することにある。
A second object of the present invention is to solve these problems. In simultaneous etching in which gate electrodes having different conductivity are mixed, the difference in the processing shape can be minimized without removing the underlying gate oxide film. An object of the present invention is to provide a surface processing method capable of suppressing the number of times.

【0017】本発明の第3の目的は、半導体などの表面
処理において、被エッチング物質とマスク材との選択比
を高くすることのできる表面処理方法を提供することに
ある。
A third object of the present invention is to provide a surface treatment method capable of increasing the selectivity between a substance to be etched and a mask material in the surface treatment of a semiconductor or the like.

【0018】本発明の第4の目的は、半導体素子の微細
化の要求に応えるために、加工寸法が1μm以下好まし
くは0.5μm以下の素子を加工できる、半導体素子の
表面処理方法および装置を提供することである。
A fourth object of the present invention is to provide a surface treatment method and apparatus for a semiconductor element capable of processing an element having a processing size of 1 μm or less, preferably 0.5 μm or less in order to meet the demand for miniaturization of the semiconductor element. To provide.

【0019】[0019]

【課題を解決するための手段】上記各目的を達成するた
めに、本発明は、基板上に堆積させた高融点の金属ある
いは少なくとも高融点の金属と半導体からなる多層膜の
試料を、真空容器内の試料台に配置し、前記真空容器内
にプラズマを発生させさせるとともに、前記試料台に高
周波バイアス電圧を印加し、前記試料台に印加する高周
波電力を周期的にオン、オフしてプラズマ処理すること
を特徴とする。
In order to achieve the above objects, the present invention provides a method for depositing a high-melting-point metal deposited on a substrate or a multilayer film sample comprising at least a high-melting-point metal and a semiconductor in a vacuum container. Plasma processing is performed by arranging a high-frequency bias voltage on the sample stage and periodically turning on and off high-frequency power applied to the sample stage while generating plasma in the vacuum vessel. It is characterized by doing.

【0020】本発明の他の特徴は、前記高周波電圧をオ
ン、オフする一周期に占めるオン期間の割合を5%から
60%の範囲とすることにある。
Another feature of the present invention is that the ratio of the ON period to one cycle of turning on and off the high-frequency voltage is in the range of 5% to 60%.

【0021】本発明の他の特徴は、半導体基板上に堆積
された少なくとも導電性の異なる多結晶シリコンが混在
する試料を、該試料に印加する高周波電力を周期的にオ
ン、オフしてプラズマ処理することにある。
Another feature of the present invention is that a plasma treatment is performed by periodically turning on and off a high-frequency power applied to a sample, on which at least polycrystalline silicon having different conductivity is mixed, deposited on a semiconductor substrate. Is to do.

【0022】本発明の他の特徴は、被加工物上に主成分
として炭素を含まないマスク材料の層を形成した試料
を、真空容器内の試料台に配置し、前記真空容器内にプ
ラズマを発生させさせるとともに、前記試料台に高周波
バイアス電圧を印加し、前記試料台に印加する高周波電
力を周期的にオン、オフしてプラズマ処理することにあ
る。
Another feature of the present invention is that a sample in which a layer of a mask material not containing carbon as a main component is formed on a workpiece is placed on a sample table in a vacuum vessel, and plasma is supplied into the vacuum vessel. The plasma processing is performed by applying a high-frequency bias voltage to the sample stage and periodically turning on and off the high-frequency power applied to the sample stage.

【0023】本発明では、微細パタンの加工において、
試料に印加する高周波電圧を繰返しオンオフ制御して、
かつ電圧の振幅を十分高く設定した。一般的にはエッチ
ング時にウエハに入射するイオンのエネルギーを高くす
ると、側壁への付着よりもエッチングが優勢になるため
に、ラインの太りは改善される。しかし、イオンのエネ
ルギーを高く設定すると酸化膜のエッチング速度が大き
くなり、下地の酸化膜が薄いゲート電極の加工などには
適さなくなる。そこで、高周波電圧にオフ期間を設けて
高エネルギーイオンの数を減らすことで、選択比の低下
を防いだ。
In the present invention, in the processing of a fine pattern,
The high-frequency voltage applied to the sample is repeatedly turned on and off,
The voltage amplitude was set sufficiently high. In general, when the energy of ions incident on the wafer during etching is increased, the etching becomes dominant over the adhesion to the side wall, so that the line thickness is improved. However, when the ion energy is set to be high, the etching rate of the oxide film increases, which makes the underlying oxide film unsuitable for processing a gate electrode having a small thickness. Therefore, by reducing the number of high-energy ions by providing an off-period in the high-frequency voltage, a decrease in the selectivity was prevented.

【0024】これにより、加工寸法が1μm以下好まし
くは0.5μm以下の微細加工ができる、半導体素子の
表面処理方法および装置を提供することができる。
Thus, a surface treatment method and apparatus for a semiconductor element capable of performing fine processing with a processing size of 1 μm or less, preferably 0.5 μm or less can be provided.

【0025】また、本発明によれば、金属と多結晶シリ
コンから成る多層膜のエッチングにおいて、試料に印加
する高周波電圧を周期的にオン−オフすることで、エッ
チング面が平滑になる。これにより下地の下地の酸化膜
を抜くことなく素子の表面加工ができ、金属と多結晶シ
リコンから成る多層膜のゲート抵抗が小さい高速デバイ
スの作成が可能になる。
Further, according to the present invention, in etching a multilayer film composed of metal and polycrystalline silicon, a high-frequency voltage applied to a sample is periodically turned on and off, so that an etched surface is smoothed. As a result, the surface of the element can be processed without removing the underlying oxide film, and a high-speed device having a small gate resistance of a multilayer film composed of metal and polycrystalline silicon can be produced.

【0026】また、本発明によれば、導電性が異なる試
料のプラズマ処理、例えばp型とn型が混在する膜のエ
ッチング処理において、試料に印加する高周波電圧を周
期的にオン−オフし、オンの場合のイオンエネルギーを
高くすることで、下地のゲート酸化膜を抜くことなく加
工形状差を最小に抑えることができる表面加工方法を提
供することができる。
According to the present invention, a high-frequency voltage applied to a sample is periodically turned on and off during plasma processing of a sample having different conductivity, for example, etching of a film in which p-type and n-type are mixed. By increasing the ion energy in the ON state, it is possible to provide a surface processing method capable of minimizing a difference in processing shape without removing a gate oxide film as a base.

【0027】また、本発明によれば、半導体などの表面
処理において、例えば、TiN/Al/TiNあるいは
W/poly Siなどの半導体素子の配線あるいはゲ
ート材料等の被エッチング物質と、酸化膜あるいは窒化
膜などのマスク材との選択比を高くすることができる。
According to the present invention, in a surface treatment of a semiconductor or the like, for example, a material to be etched such as a wiring or a gate material of a semiconductor element such as TiN / Al / TiN or W / polySi, an oxide film or a nitride film is used. The selectivity with a mask material such as a film can be increased.

【0028】[0028]

【発明の実施の形態】以下、本発明の実施例を図により
説明する。最初に、図1〜図3により、本発明の実施例
を説明する。図1は、本発明を適用したプラズマエッチ
ング装置の全体構成図である。マグネトロン101か
ら、自動整合器106と導波管102と導入窓103を
介して、真空容器104内にマイクロ波が導入される。
一方、真空容器104には、ガス導入手段100を介し
てハロゲンなどのエッチングガスが導入され、マイクロ
波の導入に伴いこのガスのプラズマが発生する。導入窓
103の材質は、石英、セラミックなどマイクロ波(電
磁波)を透過する物質である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the drawings. First, an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an overall configuration diagram of a plasma etching apparatus to which the present invention is applied. Microwaves are introduced into the vacuum chamber 104 from the magnetron 101 via the automatic matching unit 106, the waveguide 102, and the introduction window 103.
On the other hand, an etching gas such as halogen is introduced into the vacuum vessel 104 via the gas introduction means 100, and plasma of this gas is generated with the introduction of the microwave. The material of the introduction window 103 is a material that transmits microwaves (electromagnetic waves) such as quartz and ceramic.

【0029】真空容器104の回りには、電磁石105
が設置されている。電磁石105による磁場強度は、マ
イクロ波の周波数と共鳴を起こすように設定されてい
る。たとえば、周波数が2.45GHzならば、磁場強
度は875Gaussである。この磁場強度で、プラズ
マ中の電子のサイクロトロン運動が電磁波の周波数と共
鳴するために、効率よくマイクロ波のエネルギーがプラ
ズマに供給され、高密度のプラズマができる。なお、マ
イクロ波の周波数は2.45GHzに限定されるもので
はなく、100Hz〜1GHzでも良く、この場合は周
波数に応じて磁場強度も変わる。
An electromagnet 105 is provided around the vacuum vessel 104.
Is installed. The magnetic field strength of the electromagnet 105 is set so as to cause resonance with the frequency of the microwave. For example, if the frequency is 2.45 GHz, the magnetic field strength is 875 Gauss. At this magnetic field strength, the cyclotron motion of the electrons in the plasma resonates with the frequency of the electromagnetic wave, so that microwave energy is efficiently supplied to the plasma and a high-density plasma is generated. The frequency of the microwave is not limited to 2.45 GHz, but may be 100 Hz to 1 GHz. In this case, the magnetic field intensity changes according to the frequency.

【0030】試料107は、試料台108の上に設置さ
れる。試料に入射するイオンを加速するために、高周波
電源であるrf(radio frequency)バイアス電源109
が、ハイパスフィルター111を介して試料台108に
接続されている。試料台の表面には、セラミックあるい
はポリマ膜のような絶縁膜110が設けられている。ま
た、ローパスフィルター113を介して直流電源112
を接続し、試料台108に電圧を印加することで、試料
を試料台に静電力により保持する。
The sample 107 is set on a sample stage 108. In order to accelerate ions incident on the sample, an rf (radio frequency) bias power supply 109 which is a high frequency power supply
Are connected to the sample stage 108 via a high-pass filter 111. An insulating film 110 such as a ceramic or polymer film is provided on the surface of the sample stage. Further, a DC power supply 112 is connected through a low-pass filter 113.
Is connected, and a voltage is applied to the sample stage 108, whereby the sample is held on the sample stage by electrostatic force.

【0031】図2に、図1の装置によるエッチング処理
時の、真空容器104内のガス供給、マグネトロン10
1、rfバイアス電源109の動作を示す。(a) に示す
ようにガスが供給され、エッチング開始と同時に、ガス
圧は一定に保たれ、(b) に示すように、マイクロ波電力
も連続的に供給される。一方、(c) に示すように、試料
に印加されるrfバイアスは、周期的にオンオフされ
る。rfバイアスのオンオフによりイオンの加速の有り
無し期間を設けることで、試料の表面処理の期間におい
て、高エネルギーイオン区間と、低エネルギーイオン区
間が生ずる。そして、(d) に示すように、低エネルギ
ーイオン区間では、エッチングは進行せず、むしろガス
あるいはプラズマ中の残留反応生成物の堆積が生じる。
FIG. 2 shows the gas supply inside the vacuum vessel 104 and the magnetron 10 during the etching process by the apparatus shown in FIG.
1, the operation of the rf bias power supply 109 is shown. Gas is supplied as shown in (a), the gas pressure is kept constant at the same time as the start of etching, and microwave power is also supplied continuously as shown in (b). On the other hand, as shown in (c), the rf bias applied to the sample is periodically turned on and off. By providing a period during which ions are accelerated by turning on / off the rf bias, a high-energy ion section and a low-energy ion section are generated during the surface treatment of the sample. Then, as shown in (d), in the low energy ion section, the etching does not proceed, but rather the deposition of the residual reaction product in the gas or plasma occurs.

【0032】次に、rfバイアスの周波数と、そのオン
オフの繰返し周波数と、エッチング特性の関係を述べ
る。図3はrfバイアスの波形を示し、(a)は、本実施
例のエッチング条件に対応するものであり、rfバイア
ス周波数が100KHzで、オンオフ周波数(変調周波
数)が100Hzの場合の波形である。(b)は、日本
の公開特許公報平6−151360号(対応USP
5、352、324号明細書)で知られているように、
rfバイアス周波数が1KHzで、オンオフ周波数(変
調周波数)が1Hzの場合の波形である。
Next, the relationship between the frequency of the rf bias, the on / off repetition frequency thereof, and the etching characteristics will be described. FIG. 3 shows the waveform of the rf bias, and (a) corresponds to the etching condition of the present embodiment, and is a waveform when the rf bias frequency is 100 KHz and the on / off frequency (modulation frequency) is 100 Hz. (B) is Japanese Patent Application Laid-Open No. 6-151360 (corresponding USP).
5, 352, 324),
This is a waveform when the rf bias frequency is 1 KHz and the on / off frequency (modulation frequency) is 1 Hz.

【0033】以下、本発明の具体的な実施例について、
従来例と比較しながら説明する。
Hereinafter, specific examples of the present invention will be described.
This will be described in comparison with a conventional example.

【0034】〔実施例1〕最初に、ポリシリコンメタル
ゲートのエッチングの例について述べる。
Embodiment 1 First, an example of etching a polysilicon metal gate will be described.

【0035】図4は、図1の装置を用いて従来方法でエ
ッチング加工した試料の断面形状の時間変化を表す。ま
た、図5は、本実施例のエッチング条件で加工した試料
の断面形状の時間変化を表す。
FIG. 4 shows the change over time in the cross-sectional shape of a sample etched by the conventional method using the apparatus shown in FIG. FIG. 5 shows a temporal change in the cross-sectional shape of the sample processed under the etching conditions of the present embodiment.

【0036】図4(a)及び 図5(a)に示すように、初期
状態の試料のには、シリコン基板306上に堆積した酸
化膜305、多結晶シリコン304、窒化タングステン
303、タングステン302の多層膜で、最上層に所望
のパタンに加工されたマスク301が形成されている。
ここで、エッチングに使用したガスは、塩素30ccと
酸素15cc、圧力0.2Paで、マイクロ波の電力5
00W、試料温度70℃である。
As shown in FIGS. 4A and 5A, the sample in the initial state includes an oxide film 305, polycrystalline silicon 304, tungsten nitride 303, and tungsten 302 deposited on a silicon substrate 306. A mask 301 processed into a desired pattern is formed on the uppermost layer of the multilayer film.
The gas used for etching was 30 cc of chlorine and 15 cc of oxygen, a pressure of 0.2 Pa, and a microwave power of 5 cc.
00W, sample temperature 70 ° C.

【0037】図4に示す従来例は、連続した高周波電圧
(電力140W)を試料に印加しなからエッチングを行
った場合の、試料の断面を示しものである。
The conventional example shown in FIG. 4 shows a cross section of a sample when etching is performed while a continuous high-frequency voltage (power 140 W) is applied to the sample.

【0038】図5は、本発明の条件すなわち、高周波電
力を1kHzの周波数でオン−オフを繰り返して印加し
た場合の試料の断面を示しものである。この例では、連
続700Wの電力を、オンの期間が1周期に占める割合
(以後デューティー比と呼ぶ)が20%になるようにし
て印加した。すなわち、正味の電力は700Wの20%
で、140Wになる。
FIG. 5 shows a cross section of a sample under the conditions of the present invention, that is, when high-frequency power is repeatedly applied on and off at a frequency of 1 kHz. In this example, a continuous power of 700 W was applied such that the ratio of the ON period to one cycle (hereinafter referred to as duty ratio) was 20%. That is, the net power is 20% of 700W
It becomes 140W.

【0039】高周波電圧を連続的に印加した従来方式の
場合は、図4(b)に示すように、エッチング面に凹凸
307が生じ、このためタングステン302あるいは窒
化タングステン303のエッチングが終わっても、ある
部分ではタングステンあるいは窒化タングステンのエッ
チ残り308が生じる(図4c、b)。多結晶シリコン
304のエッチ速度は、タングステンあるいは窒化タン
グステンのエッチ速度よりも大きいために、エッチ残り
308がマスクとなり、多結晶シリコン304のエッチ
ング面の凹凸はさらに大きくなる。そのため、図4(e)
のように、酸化膜305に達しても一部に多結晶シリコ
ン304のエッチ残り309が生じる。このエッチ残り
をとるためにさらにエッチングを行うと、図4(f)のよ
うに酸化膜305を貫通した酸化膜抜け310が生じて
しまう。このような状態は素子の不良となるので、改善
が必要となる。
In the case of the conventional method in which a high-frequency voltage is continuously applied, as shown in FIG. 4B, irregularities 307 are formed on the etched surface, so that even if the etching of the tungsten 302 or the tungsten nitride 303 is completed, In some parts, an etch residue 308 of tungsten or tungsten nitride occurs (FIGS. 4c, b). Since the etch rate of the polycrystalline silicon 304 is higher than that of tungsten or tungsten nitride, the remaining etch 308 serves as a mask, and the unevenness of the etched surface of the polycrystalline silicon 304 is further increased. Therefore, FIG.
As described above, even when the oxide film 305 is reached, a part 309 of the etch residue of the polycrystalline silicon 304 is left. If etching is further performed to remove the remaining etch, an oxide film loss 310 penetrating through the oxide film 305 occurs as shown in FIG. Since such a state results in a defective element, improvement is required.

【0040】本発明は、このような問題点を解決するた
めのものである。図5に、本発明の方法すなわち高周波
電力をオンとオフの繰り返しで印加したしたときのエッ
チング断面を示す。図5(aの)構造は図3(a)の構造と同
じである。本発明の方法によれば、図5(b)〜(d)のよう
に、タングステンのエッチング面401、多結晶シリコ
ン304のエッチング面402が平滑である。また、最
終的にも図5(e)のように、エッチ残り無く、かつ酸化
膜305のエッチング面403も平坦にエッチングする
ことができる。
The present invention is to solve such a problem. FIG. 5 shows an etching cross section when the method of the present invention, that is, high-frequency power is repeatedly applied on and off. The structure of FIG. 5A is the same as the structure of FIG. According to the method of the present invention, as shown in FIGS. 5B to 5D, the etched surface 401 of tungsten and the etched surface 402 of polycrystalline silicon 304 are smooth. In addition, finally, as shown in FIG. 5E, no etching remains and the etching surface 403 of the oxide film 305 can be etched flat.

【0041】次に、以上のような結果となる原因を説明
する。タングステンのエッチングでは、塩化タングステ
ンの蒸気圧が低いために、塩素ガスだけではエッチ速度
が小さくなる。塩化タングステンに酸素が加わった化合
物(化学式WxClyOz 但しx,y,zは自然数である。)は蒸
気圧が高いために、塩素と酸素の混合ガスを用いるとタ
ングステンのエッチ速度は増加する。プラズマエッチン
グではイオンの入射した表面の温度が局所的に増加して
エッチング反応が促進される。したがって、エッチング
が表面内で均一に進行するためには、タングステン表面
に均一に塩素と酸素が吸着した状態にイオンが入射する
必要がある。窒化タングステンのエッチングもタングス
テンとほぼ同じ機構で、エッチ速度もほぼ同じになる。
Next, the cause of the above-mentioned result will be described. In tungsten etching, the etch rate is reduced by using only chlorine gas because the vapor pressure of tungsten chloride is low. Since a compound in which oxygen is added to tungsten chloride (chemical formula WxClyOz, where x, y, and z are natural numbers) has a high vapor pressure, the use of a mixed gas of chlorine and oxygen increases the tungsten etch rate. In plasma etching, the temperature of the surface on which ions are incident is locally increased to promote the etching reaction. Therefore, in order for etching to proceed uniformly on the surface, ions need to be incident while chlorine and oxygen are uniformly adsorbed on the tungsten surface. The etching of tungsten nitride has substantially the same mechanism as that of tungsten, and the etching speed is also substantially the same.

【0042】複数の種類の分子を均一に吸着させるため
には、図2に示すように、イオンによるエッチングに休
止期間を設ければよい。これにより、図6(a)に示すよ
うに、休止期間すなわち、試料に印加する高周波電圧の
オフ期間に、タングステン11の表面に均一に塩素12
と酸素13を吸着させる。その後、高周波電圧をオンし
てイオン104を加速して表面に入射させる(図6
(b))。すると、タングステン101表面から、均一に
反応生成物105が蒸発して、エッチングが均一に進む
(図6(c))。
In order to uniformly adsorb a plurality of types of molecules, a pause period may be provided for etching by ions as shown in FIG. As a result, as shown in FIG. 6A, during the rest period, that is, during the OFF period of the high-frequency voltage applied to the sample, the chlorine 12 is uniformly applied to the surface of the tungsten 11.
And oxygen 13 are adsorbed. Thereafter, the high-frequency voltage is turned on to accelerate the ions 104 and make them incident on the surface (FIG. 6).
(b)). Then, the reaction product 105 evaporates uniformly from the surface of the tungsten 101, and the etching proceeds uniformly (FIG. 6C).

【0043】一方、連続的に高周波電圧を印加すると、
タングステンあるいは窒化タングステンに加速されたイ
オンが連続的に入射するために、酸素と塩素が吸着した
部分ではエッチング速度が速くなり、吸着が不十分な箇
所ではエッチ速度が遅くなる。従って、面内でエッチ速
度の不均一が生じて、エッチング面に凹凸ができてしま
う。
On the other hand, when a high frequency voltage is continuously applied,
Since accelerated ions are continuously incident on tungsten or tungsten nitride, the etching rate is increased in a portion where oxygen and chlorine are adsorbed, and the etch speed is decreased in a portion where adsorption is insufficient. Therefore, the etching speed becomes non-uniform in the plane, and irregularities are formed on the etched surface.

【0044】窒化タングステンのエッチングが終わると
下地多結晶シリコンのエッチングが始まるが、このガス
では、多結晶シリコンのエッチ速度がタングステンのエ
ッチ速度より大きいために、タングステンのエッチ残り
がある部分とない部分の凹凸の差はますます増大して、
エッチ残りが生じる。
When the etching of the tungsten nitride is completed, the etching of the underlying polycrystalline silicon starts. However, with this gas, since the etching rate of the polycrystalline silicon is higher than the etching rate of the tungsten, there are portions where the tungsten etching remains and portions where the tungsten etching remains. The difference between the unevenness of
Etch residue occurs.

【0045】以上の理由に加えて、高周波電圧をオン−
オフすると、加速イオンの入射頻度が減るために、エッ
チング速度が低下して、連続バイアスと同じエッチ速度
を得るためにはイオンのエネルギーを高することが必要
となる。イオンのエネルギーを高くすることもエッチン
グ面を平滑にする効果があるので、たとえ酸素のような
タングステンのエッチングを促進するガスが含まれてい
なくてもある程度の効果が得られる。
In addition to the above reasons, the high-frequency voltage is turned on.
When turned off, the frequency of incidence of accelerated ions is reduced, so that the etching rate is reduced. In order to obtain the same etching rate as that of the continuous bias, it is necessary to increase the energy of the ions. Increasing the ion energy also has the effect of smoothing the etched surface, so that a certain effect can be obtained even if a gas such as oxygen that promotes the etching of tungsten is not included.

【0046】また、エッチングされる試料の構造は、図
5において多結晶シリコン304と窒化タングステン3
03が無い、すなわち、タングステン302等の高融点
金属の単層膜の場合でも、同様の効果がある。
The structure of the sample to be etched is shown in FIG.
The same effect is obtained even when there is no 03, that is, in the case of a single layer film of a high melting point metal such as tungsten 302.

【0047】次に、本発明による望ましいエッチングの
条件について述べる。まず、塩素に混合する酸素の量
は、5%から70%が適量である。試料の温度は、高い
ほどタングステンのエッチ速度が大きくなり50℃以上
が望ましい。試料に印加する電圧のオン−オフのデュー
ティー比は5%から60%がよい。これ以下では電力を
稼ぐことが難しくなり、したがってエッチ速度が小さく
なる。また、これ以上では連続バイアスと比較した効果
が小さくなる。オン−オフの繰り返し周波数は100H
z以上10KHz以下がよい。
Next, desirable etching conditions according to the present invention will be described. First, an appropriate amount of oxygen mixed with chlorine is 5% to 70%. As for the temperature of the sample, the higher the temperature, the higher the etching rate of tungsten. The on-off duty ratio of the voltage applied to the sample is preferably 5% to 60%. Below this, it is difficult to gain power and therefore the etch speed is reduced. Further, above this, the effect compared with the continuous bias becomes smaller. ON-OFF repetition frequency is 100H
The frequency is preferably not less than z and not more than 10 KHz.

【0048】例えば日本の特開昭63−174320号
公報に述べれられているような、従来方式による数Hz
以下の繰り返し周波数では、エッチング溝の側壁にその
周波数に応じた凹凸が生じてしまう。また、周波数が高
すぎると電気回路の構成が難しくなる。また、試料に印
加する高周波電圧については、イオンエネルギーの目安
となる電圧の振幅値を500V以上に設定すると効果が
ある。
For example, as described in Japanese Patent Application Laid-Open No. 63-174320, several Hz
At the following repetition frequency, irregularities corresponding to the frequency are generated on the side wall of the etching groove. If the frequency is too high, the configuration of the electric circuit becomes difficult. As for the high frequency voltage applied to the sample, it is effective to set the amplitude value of the voltage serving as a measure of ion energy to 500 V or more.

【0049】また、タングステンなどをエッチングする
ガスとしては、この他に、SF6,CF4などフッ素原
子を含むガスがある。このガス系でも、高周波電圧をオ
ン,オフ制御することで、タングステンを平滑にエッチ
ングできる。さらに、これらのガスに酸素を添加する
と、酸素がタングステンのエッチングを促進するので効
果がより大きくなる。フッ素原子を含むガスを使用する
と、試料温度が低くてもエッチング速度は比較的大きく
なるが、フッ素による多結晶シリコン部のエッチング溝
の側壁のエッチングが進行するので、試料の温度は20
℃以下にする必要がある。
As a gas for etching tungsten or the like, there is a gas containing a fluorine atom such as SF6 or CF4. Even in this gas system, tungsten can be etched smoothly by controlling on / off of the high frequency voltage. Further, when oxygen is added to these gases, the effect is further enhanced because oxygen promotes the etching of tungsten. When a gas containing fluorine atoms is used, the etching rate becomes relatively high even when the sample temperature is low. However, since the etching of the sidewalls of the etching grooves in the polycrystalline silicon portion by fluorine progresses, the temperature of the sample is set at 20 ° C.
It is necessary to be below ° C.

【0050】加工する金属に対してはタングステンを例
に取り説明したが、他には、モリブデン,ニッケル,コ
バルト,チタンなどの高温熱処理に耐えられる高融点金
属が挙げられる。さらに、拡散を防ぐバリア膜として
は、これらの金属の窒化物の組み合わせがある。これら
の材料の加工でも、本発明を適用して高周波電圧をオン
−オフ制御してイオンのエネルギーを高く設定する、さ
らには酸素のような金属のエッチングを促進するガスを
添加することで平滑なエッチング面を得ることができ
る。
The metal to be processed has been described by taking tungsten as an example, but other metals such as molybdenum, nickel, cobalt and titanium which can withstand high-temperature heat treatment can be used. Further, as a barrier film for preventing diffusion, there is a combination of nitrides of these metals. Even in the processing of these materials, the present invention is applied to control the high-frequency voltage on / off to set the ion energy high, and further, to add a gas such as oxygen that promotes the etching of the metal to achieve smoothness. An etched surface can be obtained.

【0051】また、これらの材料を所望のパタンに加工
するために使用するマスクの材質は、通常の有機ホトレ
ジストでもよいがレジストに含まれる炭素が酸化膜のエ
ッチングを促進して選択比が下がるので、酸化シリコン
あるいは窒化シリコンのような無機物の膜の方が、下地
の酸化膜に対する多結晶シリコンのエッチ速度比が大き
くなる。
The material of the mask used for processing these materials into a desired pattern may be an ordinary organic photoresist. However, since the carbon contained in the resist promotes the etching of the oxide film, the selectivity decreases. In contrast, an inorganic film such as silicon oxide or silicon nitride has a larger etching speed ratio of polycrystalline silicon to an underlying oxide film.

【0052】本実施例の試料のように、高融点金属膜と
半導体膜とを積層した試料では、膜種に応じてプラズマ
処理時の試料の温度を変えることは有効である。例え
ば、高融点金属膜は高温で処理し、半導体膜は低温また
は常温で処理する。これにより、被エッチング膜とエッ
チャントとの反応が最適化され、処理速度の向上が図ら
れるとともに、高周波電力のオン,オフ制御と組み合わ
せることにより、さらに高精度の表面加工を処理速度を
上げて処理することができる。
In a sample in which a high-melting metal film and a semiconductor film are laminated as in the sample of the present embodiment, it is effective to change the temperature of the sample at the time of the plasma processing according to the type of the film. For example, a high melting point metal film is processed at a high temperature, and a semiconductor film is processed at a low temperature or a normal temperature. This optimizes the reaction between the film to be etched and the etchant, improves the processing speed, and combines high-frequency power on / off control to achieve higher precision surface processing at a higher processing speed. can do.

【0053】〔実施例2〕次に、先に述べた実施例の効
果をより大きくするために、エッチングを複数のステッ
プに分けて行う実施例を述べる。この実施例は、エッチ
ング中のプラズマからの発光強度あるいはエッチング時
間を基準として、膜種類の切り替わる時点でエッチング
条件を変えて、最適なエッチング形状を得る方法であ
る。
[Embodiment 2] Next, in order to further enhance the effect of the above-described embodiment, an embodiment in which etching is performed in a plurality of steps will be described. This embodiment is a method of obtaining an optimum etching shape by changing the etching conditions at the point of time when the film type is switched, based on the emission intensity from the plasma during the etching or the etching time.

【0054】図5に示す構造の試料を例に取ると、タン
グステン302と窒化タングステン303のエッチング
が終了した時点で、多結晶シリコン304を酸化膜30
5に対して高選択でエッチングできる条件に切り替え
る。すなわち、多結晶シリコン304のエッチングには
タングステンのエッチング時ほどのイオンエネルギーは
必要ないので、試料に印加する高周波電圧を下げる。ま
た、酸素はタングステンのエッチングを促進するが多結
晶シリコンのエッチングを抑制するので、酸素添加量が
少ないステップに切り替えるなどする。ステップを切り
替えるタイミングは、タングステン原子の発光強度をモ
ニタしたり、あらかじめタングステンと窒化タングステ
ンのエッチングが終了する時間を測定しておき、その時
間に基づいて切り替えてもよい。
Taking the sample having the structure shown in FIG. 5 as an example, when the etching of the tungsten 302 and the tungsten nitride 303 is completed, the polycrystalline silicon 304 is replaced with the oxide film 30.
5 is switched to a condition that allows etching with high selectivity. In other words, the etching of the polycrystalline silicon 304 does not require as much ion energy as the etching of tungsten, so that the high-frequency voltage applied to the sample is reduced. In addition, since oxygen promotes the etching of tungsten but suppresses the etching of polycrystalline silicon, switching to a step with a small amount of added oxygen is performed. The timing at which the steps are switched may be based on monitoring the emission intensity of the tungsten atoms, measuring the time when etching of tungsten and tungsten nitride is completed in advance, and switching based on the time.

【0055】ステップの切り替えは、多結晶シリコン3
04のエッチングが終了した時点で酸化膜305に対し
て選択比が高くなるような条件に切り替えてもよい。こ
のためには、試料に印加する高周波電力を下げる、酸素
添加量を上げる、あるいはHBrガスを添加するなどの
方法がある。ステップの切り替えはシリコンの発光強度
の変化をモニタすればよい。
The switching of the steps is performed by using the polysilicon 3
At the time when the etching of 04 is completed, the condition may be switched to a condition that the selectivity with respect to the oxide film 305 is increased. For this purpose, there are methods such as lowering the high frequency power applied to the sample, increasing the amount of added oxygen, and adding HBr gas. The switching of the steps may be performed by monitoring changes in the light emission intensity of silicon.

【0056】さらに、上記2つの切り替えを同時に用い
ればより高精度なエッチングが可能になる。この場合に
は、タングステンの発光とシリコンの発光の2つの異な
る波長の光を同時にモニタして、それぞれの物質のエッ
チングの終点をモニタしステップを3段で切り替える。
Further, if the above two switchings are used simultaneously, more accurate etching can be performed. In this case, light of two different wavelengths, that is, light emission of tungsten and light emission of silicon, are simultaneously monitored, the end point of etching of each substance is monitored, and the steps are switched in three steps.

【0057】また、エッチング面の凹凸を抑えるには、
タングステンと窒化タングステンのエッチ速度に比べて
多結晶シリコンのエッチ速度を十分遅くすることでも達
成できる。すなわち、窒化タングステンのエッチングが
部分的に終了しても、多結晶シリコン膜でエッチングが
止まっていれば、金属面の凹凸が緩和できる。酸素は、
多結晶シリコンのエッチ速度を抑える働きもあるため
に、酸素の比率をより多くすることで、この効果を発揮
できる。この場合も、高周波電圧をオン−オフすること
で、オフ期間に多結晶シリコン表面に均一に酸素が吸着
するので、エッチング面を平滑にできる。この方法で
は、多結晶シリコンのエッチング速度が非常に小さくな
るので、金属層とバリア層のエッチングが終了した時点
で、多結晶シリコンが酸化膜に対して高選択でエッチン
グできる条件に切り替えて、高精度のエッチングが達成
できる。
In order to suppress the unevenness of the etched surface,
This can also be achieved by making the etch rate of polycrystalline silicon sufficiently lower than the etch rate of tungsten and tungsten nitride. That is, even if the etching of the tungsten nitride is partially completed, if the etching is stopped in the polycrystalline silicon film, the unevenness of the metal surface can be reduced. Oxygen is
Since the function of suppressing the etching rate of polycrystalline silicon is also provided, the effect can be exerted by increasing the ratio of oxygen. Also in this case, by turning on and off the high-frequency voltage, oxygen is uniformly adsorbed on the polycrystalline silicon surface during the off period, so that the etched surface can be smoothed. In this method, since the etching rate of the polycrystalline silicon becomes extremely low, when the etching of the metal layer and the barrier layer is completed, the condition is switched to a condition where the polycrystalline silicon can be selectively etched with respect to the oxide film. Accurate etching can be achieved.

【0058】以上のように、本発明によれば、金属と多
結晶シリコンから成る多層膜のエッチングにおいて、試
料に印加する高周波電圧を周期的にオン−オフすること
で、エッチング面が平滑になり、これにより下地の酸化
膜の抜けがない素子の加工ができるという効果がある。
これにより、金属と多結晶シリコンから成る多層膜のゲ
ート抵抗が小さい高速デバイスの作成が可能になる。
As described above, according to the present invention, in the etching of a multilayer film made of metal and polycrystalline silicon, the high-frequency voltage applied to the sample is periodically turned on and off to make the etched surface smooth. Thus, there is an effect that the element can be processed without the removal of the underlying oxide film.
This makes it possible to create a high-speed device having a small gate resistance of a multilayer film made of metal and polycrystalline silicon.

【0059】〔実施例3〕次に、本発明をデュアルゲー
トのエッチングに適用した例について、従来方法と比較
しながら述べる。
Embodiment 3 Next, an example in which the present invention is applied to dual gate etching will be described in comparison with a conventional method.

【0060】図7(a)および図8(a)は、図1の装置を用
いて加工した試料の初期断面図である。試料のシリコン
基板306上に、酸化膜305、n型多結晶シリコン3
02、p型多結晶シリコン303、最上層に所望のパタ
ンに加工されたマスク301が形成されている。エッチ
ングに使用したガスは塩素55ccと酸素4cc、圧力
0.4Paで、マイクロ波電力は400Wである。
FIGS. 7A and 8A are initial cross-sectional views of a sample processed using the apparatus of FIG. An oxide film 305 and n-type polycrystalline silicon 3 are formed on a silicon substrate 306 of a sample.
02, a p-type polycrystalline silicon 303, and a mask 301 processed into a desired pattern on the uppermost layer are formed. The gas used for etching was 55 cc of chlorine and 4 cc of oxygen, the pressure was 0.4 Pa, and the microwave power was 400 W.

【0061】図7は、従来方法である高周波電圧(電力
35W)を連続的に印加した場合のエッチング形状の時
間変化を表す。p型とn型ではエッチング速度の差によ
り、エッチ深さの差306が発生する。このために、図
7(c)のように先にn型多結晶シリコン302の加工が
終了する。p型ではエッチ残りがあるため、更にエッチ
ングを続けると図3(d)の様にp型多結晶シリコン30
3の加工完了時には、n側に酸化膜抜け310が発生す
る。またn型多結晶シリコンにサイドエッチ312が発
生する。この状態では素子不良となるので、改善が必要
となる。
FIG. 7 shows a temporal change of an etching shape when a high-frequency voltage (power 35 W) is continuously applied, which is a conventional method. A difference 306 in etch depth occurs between the p-type and n-type due to the difference in etching rate. For this reason, as shown in FIG. 7C, the processing of the n-type polycrystalline silicon 302 is completed first. Since the p-type has an etching residue, if the etching is further continued, as shown in FIG.
At the completion of the processing of No. 3, oxide film omission 310 occurs on the n side. Also, side etch 312 occurs in n-type polycrystalline silicon. In this state, the element becomes defective, and therefore, an improvement is required.

【0062】一方、図8は、本発明による高周波電力を
1kHzの周波数でオン−オフを繰り返して印加した場合
のエッチング形状の時間変化を表す。連続175Wの電
力をオンの期間が1周期に占める割合(以後デューティ
ー比と呼ぶ)が20%になるように印加した。すなわ
ち、正味の電力は175Wの20%で35Wになる。図
8(b)〜(c)のようにn型とp型多結晶シリコン302,
303のエッチングが同じ速度で進む。図8(c)のよう
に酸化膜が露出し始めると、エッチングガスを臭化水素
100ccと酸素9ccにし、高周波電圧を連続印加に
切り替えた。臭化水素は多結晶シリコン302,303
と酸化膜305との加工速度比が大きいため、最終的に
図8(d)のように、エッチ残り無くかつ酸化膜のエッチ
ング面410も平坦にすることができる。
On the other hand, FIG. 8 shows the change over time of the etching shape when the high frequency power according to the present invention is repeatedly applied on and off at a frequency of 1 kHz. Continuous 175 W power was applied so that the ratio of the ON period to one cycle (hereinafter referred to as duty ratio) was 20%. That is, the net power is 35 W at 20% of 175 W. As shown in FIGS. 8B to 8C, n-type and p-type polysilicon 302,
The etching of 303 proceeds at the same speed. When the oxide film began to be exposed as shown in FIG. 8C, the etching gas was changed to 100 cc of hydrogen bromide and 9 cc of oxygen, and the high frequency voltage was switched to continuous application. Hydrogen bromide is polycrystalline silicon 302,303
Since the processing speed ratio between the oxide film 305 and the oxide film 305 is large, finally, as shown in FIG. 8D, no etching remains and the oxide film etching surface 410 can be flattened.

【0063】以上のような結果となる原因を説明する。
プラズマエッチングでは正電荷であるイオンの入射した
表面の温度が局所的に増加してエッチング反応が促進さ
れる。n型多結晶シリコンはp型よりも多くの電子が含
まれるため、同じイオンエネルギーで多結晶シリコンに
入射してもn型とp型多結晶シリコン表面付近でイオン
エネルギーの差が生じる。高いイオンエネルギーで入射
させると多結晶シリコンに含まれる電子の影響を少なく
し、エッチング反応の違いを抑えることができるが、下
地酸化膜にてエッチングを止めることが難しくなる。高
いイオンエンルギーを使用するには、図2に示すように
イオンによるエッチングに休止期間を設ければよい。こ
れにより、図6で述べたように、休止期間すなわち、試
料に印加する高周波電圧試料に印加する高周波電圧のオ
フ期間は、p型とn型多結晶シリコンの両方の表面11
に均一に塩素12と酸素13を吸着させる。その後、高
周波電圧をオンして高いエネルギーのイオン14を加速
して表面に入射させると、多結晶シリコンの表面11か
ら、均一に反応生成物15が蒸発して、エッチングが均
一に進む。
The cause of the above result will be described.
In plasma etching, the temperature of the surface on which positively charged ions are incident is locally increased to promote the etching reaction. Since n-type polycrystalline silicon contains more electrons than p-type, even if the same ion energy is incident on polycrystalline silicon, a difference in ion energy occurs near the n-type and p-type polycrystalline silicon surfaces. When the ions are incident with high ion energy, the influence of the electrons contained in the polycrystalline silicon can be reduced and the difference in the etching reaction can be suppressed, but it becomes difficult to stop the etching in the base oxide film. In order to use high ion energy, a pause period may be provided for etching by ions as shown in FIG. Thus, as described in FIG. 6, the rest period, that is, the off-period of the high-frequency voltage applied to the sample during the high-frequency voltage applied to the sample, corresponds to the surface 11 of both the p-type and n-type polycrystalline silicon.
Adsorb chlorine 12 and oxygen 13 uniformly. Thereafter, when the high-frequency voltage is turned on to accelerate the high-energy ions 14 to be incident on the surface, the reaction products 15 are uniformly evaporated from the surface 11 of the polycrystalline silicon, and the etching proceeds uniformly.

【0064】次に、本実施例のエッチングの条件につい
て述べる。まず、塩素に混合する酸素の量は5%から7
0%が適量である。試料に印加する電圧のオン−オフの
デューティー比は5%から60%がよい。これ以下では
電力を稼ぐことが難しくなり、したがってエッチ速度が
小さくなる。また、これ以上では連続バイアスと比較し
た効果が小さくなる。オン−オフの繰り返し周波数は1
00Hz以上10KHz以下がよい。
Next, the etching conditions of this embodiment will be described. First, the amount of oxygen mixed with chlorine should be between 5% and 7%.
0% is an appropriate amount. The on-off duty ratio of the voltage applied to the sample is preferably 5% to 60%. Below this, it is difficult to gain power and therefore the etch speed is reduced. Further, above this, the effect compared with the continuous bias becomes smaller. On-off repetition frequency is 1
The frequency is preferably from 00 Hz to 10 KHz.

【0065】これらの材料を所望のパタンに加工するた
めに使用するマスクの材質は、通常の有機ホトレジスト
でもよいが、レジストに含まれる炭素が酸化膜のエッチ
ングを促進して選択比が下がるので、酸化シリコンある
いは窒化シリコンのような無機物の膜の方が、下地の酸
化膜に対する多結晶シリコンのエッチ速度比が大きくな
る。
The material of the mask used for processing these materials into a desired pattern may be an ordinary organic photoresist. However, since the carbon contained in the resist promotes the etching of the oxide film and lowers the selectivity, An inorganic film such as silicon oxide or silicon nitride has a higher etch rate ratio of polycrystalline silicon to an underlying oxide film.

【0066】〔実施例4〕図9は、本発明を適用して処
理した他の試料の、エッチング形状の時間変化を表す断
面図である。試料の初期状態は図9(a)に示すように、
シリコン基板306上に堆積した酸化膜305、n型多
結晶シリコン302、p型多結晶シリコン303、窒化
タングステン501、タングステン502の多層膜で最
上層に所望のパタンに加工されたマスク301が形成さ
れている。この構造ではゲート電極の抵抗を下げるため
に金属であるタングステンを用い、窒化タングステンは
タングステンと多結晶シリコンとの相互の拡散を抑える
バリア層として働く。
[Embodiment 4] FIG. 9 is a sectional view showing a time change of an etching shape of another sample processed by applying the present invention. The initial state of the sample is as shown in FIG.
A mask 301 processed into a desired pattern is formed on the uppermost layer by a multilayer film of an oxide film 305, an n-type polycrystalline silicon 302, a p-type polycrystalline silicon 303, a tungsten nitride 501, and a tungsten 502 deposited on a silicon substrate 306. ing. In this structure, tungsten, which is a metal, is used to reduce the resistance of the gate electrode, and tungsten nitride acts as a barrier layer for suppressing mutual diffusion between tungsten and polycrystalline silicon.

【0067】タングステンと窒化タングステン膜は、塩
素38ccと酸素12cc、圧力0.2Pa、マイクロ
波電力500Wで高周波電圧(電力140W)を連続印
加してエッチングを行った。図9(b)のように多結晶シ
リコン膜302,303が露出し始めると、高周波電圧
を1kHzの周波数、デューティー比40%のオン−オフ
印加に切り替えた。次に図9(c)のように酸化膜305
が露出し始めると、エッチングガスを塩素から臭化水素
100ccと酸素9ccにし、高周波電圧を連続印加に
切り替えた。臭化水素は多結晶シリコンと酸化膜305
との加工速度比が大きいため、最終的に図9(d)のよう
に、エッチ残り無くかつ酸化膜のエッチング面503も
平坦にすることができる。
The tungsten and tungsten nitride films were etched by continuously applying a high-frequency voltage (power 140 W) with 38 cc of chlorine and 12 cc of oxygen, a pressure of 0.2 Pa, and a microwave power of 500 W. When the polycrystalline silicon films 302 and 303 started to be exposed as shown in FIG. 9B, the high-frequency voltage was switched to a 1 kHz frequency and a 40% duty ratio on / off application. Next, as shown in FIG.
When exposure began, the etching gas was changed from chlorine to 100 cc of hydrogen bromide and 9 cc of oxygen, and the high frequency voltage was switched to continuous application. Hydrogen bromide is polycrystalline silicon and oxide film 305
Since the processing speed ratio is large, finally, as shown in FIG. 9D, no etching remains and the oxide film etching surface 503 can be flattened.

【0068】多結晶シリコンはp型とn型の他に真性半
導体(i型)とn型,i型とp型の組み合わせでも同様
に加工できる。また、金属層に関してはモリブデン,ニ
ッケル,コバルト,チタンが、バリア層にはこれらの金
属の窒化膜の組み合わせがあるが同様に加工できる。
Polycrystalline silicon can be processed in the same manner by using a combination of an intrinsic semiconductor (i-type) and n-type, and a combination of i-type and p-type, in addition to p-type and n-type. In addition, molybdenum, nickel, cobalt, and titanium are used for the metal layer, and nitride films of these metals are used for the barrier layer.

【0069】以上のように、本発明によれば、p型とn
型が混在する膜のエッチングにおいて、試料に印加する
高周波電圧を周期的にオン−オフし、オンの場合のイオ
ンエネルギーを高くすることで、加工差なくp型とn型
ゲートを同時にエッチングできるという効果がある。こ
れにより、デュアルゲート構造のCMOS素子の作成が可能
になる。
As described above, according to the present invention, p-type and n-type
In the etching of a film in which molds are mixed, the p-type and n-type gates can be etched at the same time without processing difference by periodically turning on / off the high-frequency voltage applied to the sample and increasing the ion energy when on. effective. This enables the creation of a CMOS device having a dual gate structure.

【0070】〔実施例5〕次に、アルミなどの金属のメ
タルエッチングに本発明を適用した結果を述べる。試料
構造は、図10に示すように、基板Si601上に酸化膜
(602)300nm、TiN(603)100nm、Al(6
04)400nm、 TiN(605)75nmを堆積させて最
上層にはレジストマスク(606)1μmが付いてい
る。ラインとスペースの寸法は0.4μmである。エッチ
ングガスは塩素(80sccm)とBCl3(20sccm)の混合
で、圧力を1Paとした。マイクロ波電源101の出力を
700Wとし、電極温度は40℃とした。高周波電圧電
源109の周波数は800KHzとし、オンオフの繰返し
周波数は2kHzとした。
Embodiment 5 Next, the result of applying the present invention to metal etching of a metal such as aluminum will be described. As shown in FIG. 10, the sample structure is such that an oxide film (602) 300 nm, TiN (603) 100 nm, Al (6)
04) 400 nm and TiN (605) 75 nm are deposited, and the uppermost layer is provided with a resist mask (606) 1 μm. The line and space dimensions are 0.4 μm. The etching gas was a mixture of chlorine (80 sccm) and BCl3 (20 sccm) at a pressure of 1 Pa. The output of the microwave power supply 101 was 700 W, and the electrode temperature was 40 ° C. The frequency of the high-frequency voltage power supply 109 was 800 KHz, and the on / off repetition frequency was 2 kHz.

【0071】図10(a)は従来の連続バイアス方式で
電力を70Wの場合、図10(b)は本発明のオンオフ
バイアス方式でピーク電力350Wでデューティー比2
0%の場合のエッチング形状を示す。この試料では形状
マイクロローディングが大きく、連続バイアス時の広い
スペースに面した側壁607の垂直性が特に悪くなる
が、オンオフバイアスにすることで抑制される。
FIG. 10A shows a conventional continuous bias system in which the power is 70 W, and FIG. 10B shows an on / off bias system of the present invention in which the peak power is 350 W and the duty ratio is 2
The etching shape at 0% is shown. In this sample, the shape microloading is large, and the verticality of the side wall 607 facing a wide space at the time of continuous bias is particularly deteriorated, but it is suppressed by setting the on / off bias.

【0072】〔実施例6〕次に、ハードマスクを用い
て、本発明の方法により半導体素子の配線に使われるア
ルミニウムのエッチングを行った結果を図11、図12
で述べる。エッチングのガスにはCl2(80scc
m)+BCl3(20sccm)を用い、圧力を1Pa
とした。マイクロ波電源11の出力を700Wとした。
バイアス電源10の出力は60Wで、周波数は400k
Hzと800KHzの2つを試験した。オンオフの繰り
返し周波数は2KHzとした。図11は、オンオフの1
周期にしめるオンの割合(以後デューティー比と呼ぶ)
に対するAlと酸化膜のエッチング速度の関係、図12
は、Alと酸化膜の選択比の関係を示している。デュー
ティー比100%は従来例の連続バイアスである。デュ
ーティー比を小さくした場合は、ピーク電力とデューテ
ィー比の積が60Wとなるようピーク電力を調整してい
る。
[Embodiment 6] Next, results of etching of aluminum used for wiring of a semiconductor element by a method of the present invention using a hard mask are shown in FIGS.
It is described in. The etching gas is Cl2 (80 scc)
m) + BCl 3 (20 sccm) and pressure of 1 Pa
And The output of the microwave power supply 11 was 700 W.
The output of the bias power supply 10 is 60 W and the frequency is 400 k
Hz and 800 KHz were tested. The ON / OFF repetition frequency was 2 KHz. FIG. 11 shows ON / OFF 1
ON ratio for the period (hereinafter referred to as duty ratio)
Of etching rate of Al and oxide film with respect to temperature, FIG.
Shows the relationship between the selectivity of Al and the oxide film. The duty ratio of 100% is a conventional continuous bias. When the duty ratio is reduced, the peak power is adjusted so that the product of the peak power and the duty ratio becomes 60 W.

【0073】バイアスの周波数が400kHz、800
kHzともに、オンオフ制御してかつデューティー比を
小さくすると、図11に示すように酸化膜のエッチング
速度が低下し、図12に示すようにAl対酸化膜の選択
比が上昇する。すなわち、マスク材に酸化膜を用いてか
つバイアスをオンオフ制御すると、マスクとAlの選択
比を上げることができる。デューティー比は50%以下
から効果が顕著になる。
When the bias frequency is 400 kHz, 800
When the on / off control is performed and the duty ratio is reduced at both kHz, the etching rate of the oxide film is reduced as shown in FIG. 11, and the selectivity of Al to the oxide film is increased as shown in FIG. That is, when an oxide film is used as the mask material and the bias is turned on / off, the selection ratio between the mask and Al can be increased. The effect becomes remarkable when the duty ratio is 50% or less.

【0074】本発明の他の実施例として、オンオフ制御
してかつ、ガスとしてCl2(80sccm)+BCl
3(20sccm)にCH4(4%)+Arを200s
ccm加えて圧力を2Paにしたところ、Alと酸化膜
の選択比はさらに20から50%上昇した。CH4のよ
うに炭素を含むガスは、堆積性がありバイアスオフ期間
に酸化膜上に堆積物が付着し易くなり、より効果が上が
ると考える。図13に、堆積性ガスを添加した条件で、
ハードマスク試料をエッチングした断面形状を示す。
As another embodiment of the present invention, on / off control is performed, and Cl2 (80 sccm) + BCl
CH4 (4%) + Ar 200 s for 3 (20 sccm)
When the pressure was increased to 2 Pa by adding ccm, the selectivity between Al and the oxide film was further increased by 20 to 50%. It is considered that a gas containing carbon, such as CH4, has a depositing property and deposits easily adhere to the oxide film during the bias-off period, so that the effect is further improved. In FIG. 13, under the condition that the deposition gas is added,
2 shows a cross-sectional shape obtained by etching a hard mask sample.

【0075】図13の試料構造は、酸化膜のハードマス
ク701(100nm)の下にTiN膜702(80n
m),Al膜703(500nm),TiN膜704
(100nm),酸化膜705,Si基板706の順で
構成される多層膜試料である。エッチング条件はガスと
してCl2(80sccm)+BCl3(20scc
m)にCH4(4%)+Arを200sccm加えて圧
力を2Paで、マイクロ波800Wである。
In the sample structure shown in FIG. 13, a TiN film 702 (80 nm) is formed under an oxide hard mask 701 (100 nm).
m), Al film 703 (500 nm), TiN film 704
(100 nm), an oxide film 705, and a Si substrate 706 in this order. The etching conditions are Cl2 (80 sccm) + BCl3 (20 scc) as a gas.
m), 200 sccm of CH4 (4%) + Ar was applied, the pressure was 2 Pa, and the microwave power was 800 W.

【0076】バイアス電力は、図13(a)が本発明の
方式すなわちバイアス250Wでデューティー比20
%、図13(b)が従来の連続バイアス方式で50Wで
ある。エッチング時間はプラズマの発光波形で判定し
て、下層のTiN膜704がエッチング終了してから3
0%のオーバエッチングをしている。オンオフバイアス
でエッチングした場合は、図13(a)に示すように、
ハードマスク701が10nm残った。一方、連続バイ
アスでエッチングした場合は、図13(b)に示すよう
に、ハードマスクは完全にエッチングされて無くなって
しまいTiN膜702がエッチングされていた。以上の
ように、ハードマスクを用いたメタルエッチングでは、
バイアスをオンオフ制御することでメタルとハードマス
クの選択比を上げることができる。
FIG. 13A shows the bias power of the system of the present invention, that is, the bias power of 250 W and the duty ratio of 20 W.
%, And FIG. 13B shows 50 W in the conventional continuous bias system. The etching time is determined by the emission waveform of the plasma, and 3 hours after the etching of the underlying TiN film 704 is completed.
0% over-etching. When etching is performed with an on-off bias, as shown in FIG.
10 nm of the hard mask 701 remained. On the other hand, when etching was performed with a continuous bias, as shown in FIG. 13B, the hard mask was completely etched and disappeared, and the TiN film 702 was etched. As described above, in metal etching using a hard mask,
By controlling the bias on / off, the selection ratio between the metal and the hard mask can be increased.

【0077】〔実施例7〕次に、本発明を、ハードマス
クを用いた半導体素子のゲート加工に適用した例を、図
14で述べる。ゲート加工はメタルの加工よりも膜厚が
薄いために、レジストとの選択比はメタルほど大きな課
題ではない。しかし、加工寸法が小さくなり、かつ従来
のタングステンシリサイド(WSi)とpoly Si
の多層膜に代り、より抵抗の低いWとpoly Siの
多層膜になると、Wのエッチング速度が小さいためにハ
ードマスクを用いてもやはり、マスクと下地との選択比
が課題となる。
[Embodiment 7] Next, an example in which the present invention is applied to the gate processing of a semiconductor device using a hard mask will be described with reference to FIG. Since the gate processing is thinner than the metal processing, the selectivity with respect to the resist is not as large as that of the metal. However, the processing size is reduced, and conventional tungsten silicide (WSi) and poly Si
In the case of a multilayer film of W and polySi having a lower resistance instead of the multilayer film of above, even if a hard mask is used because of the low etching rate of W, the selection ratio between the mask and the base is still an issue.

【0078】図14に窒化膜(Si3N4)をハードマ
スク801(200nm)としたW膜802(100n
m)/poly Si膜803(100nm)/SiO
2膜804(4nm)/Si基板805をエッチングし
た結果を示す。エッチングガスは塩素(38sccm)
+酸素(12sccm)で圧力0.2Paである。マイ
クロ波電力500Wである。このガス系では酸素が堆積
性のガスになる。バイアス電力は、図14(a)は、オ
ンオフバイアスでピーク電力が500Wでデューティー
比が30%、図14(b)は、連続バイアスで150W
である。
FIG. 14 shows a W film 802 (100n) using a nitride film (Si3N4) as a hard mask 801 (200 nm).
m) / poly Si film 803 (100 nm) / SiO
The result of etching the two films 804 (4 nm) / Si substrate 805 is shown. Etching gas is chlorine (38sccm)
The pressure is 0.2 Pa with + oxygen (12 sccm). The microwave power is 500W. In this gas system, oxygen becomes a deposition gas. FIG. 14A shows an on-off bias with a peak power of 500 W and a duty ratio of 30%, and FIG. 14B shows a continuous bias of 150 W with a continuous bias.
It is.

【0079】発光で判定したエッチング終了後のマスク
の残厚tは、図14(a)のオンオフバイアスの場合、
t1=120nmであったのに対して、図14(b)の
連続バイアスの場合、t2=80nmとなり、本発明の
ほうがマスクと下地多層膜との選択比が高いことがわが
った。
The remaining thickness t of the mask after the completion of etching, which is determined by light emission, is equal to the on-off bias shown in FIG.
In contrast to t1 = 120 nm, in the case of the continuous bias shown in FIG. 14B, t2 = 80 nm, indicating that the present invention has a higher selectivity between the mask and the underlying multilayer film.

【0080】この構造では、WのかわりにMo,Crな
どの高融点金属が用いられる。また、金属とpoly
Siの間に、金属の窒化物などのバリア層が設けられる
こともある。
In this structure, a high melting point metal such as Mo or Cr is used instead of W. Also, metal and poly
A barrier layer such as a metal nitride may be provided between Si.

【0081】〔実施例8〕次に、ガスその他の実施例を
述べる。メタルエッチングにおける堆積ガスとしてはメ
タン,エタン,プロパンなど炭化水素ガスが効果があ
る。またArと希釈せずに用いても効果は変らないが、
Arと希釈することで爆発性が低くなり安全性が増す。
またCH4のArとの希釈率は4%に限らないが、この
ガスは入手が容易な利点がある。さらに、炭素を含む堆
積性ガスにはCF4,CH2F2,CHF3,C4F8
などがある。また、窒素ガスあるいはNH3などの窒素
を含むガスでも同様な効果がある。
[Embodiment 8] Next, gas and other embodiments will be described. As a deposition gas in metal etching, a hydrocarbon gas such as methane, ethane, and propane is effective. The effect does not change even if used without diluting with Ar,
Dilution with Ar reduces explosiveness and increases safety.
Although the dilution ratio of CH4 with Ar is not limited to 4%, this gas has an advantage that it can be easily obtained. Further, CF4, CH2F2, CHF3, and C4F8 are included in the deposition gas containing carbon.
and so on. Further, a similar effect can be obtained by using a nitrogen gas or a gas containing nitrogen such as NH3.

【0082】ゲートエッチングでの堆積性ガスは、酸素
以外にCO,CO2など酸素を含むガスがある。
As a deposition gas in the gate etching, there is a gas containing oxygen such as CO and CO 2 in addition to oxygen.

【0083】ハロゲンガスは塩素のほかにF2,HB
r,HIあるいは塩素を含むこれらのハロゲンガスの混
合でも効果は同じである。堆積性ガスの混合率は実験的
に0.5%から50%が良く、それ以下では効果が無
く、それ以上だとメタルのエッチング速度の低下が大き
い。
The halogen gas is chlorine, F2, HB
The same effect can be obtained by mixing these halogen gases containing r, HI or chlorine. Experimentally, the mixing ratio of the deposition gas is preferably 0.5% to 50%. If the mixing ratio is lower than 50%, there is no effect. If the mixing ratio is higher, the decrease in the metal etching rate is large.

【0084】素子のマスクは、酸化膜と窒化膜の多層膜
あるいはレジストとハードマスクの多層膜でもかまわな
い。またハードマスクとしては、アルミナなど炭素を主
成分として含まない無機物が用いられる。
The device mask may be a multilayer film of an oxide film and a nitride film or a multilayer film of a resist and a hard mask. As the hard mask, an inorganic substance not containing carbon as a main component, such as alumina, is used.

【0085】以上、本実施例のように、プラズマを用い
た表面処理方法において、被エッチング物質のマスク材
として酸化膜、窒化膜を用い、プラズマ中のイオンを加
速するためのバイアス電源を繰返しオンオフ制御するこ
とにより、薄いマスクを用いてもさらに選択比を向上さ
せることができる。
As described above, in the surface treatment method using plasma as in this embodiment, an oxide film and a nitride film are used as a mask material of a substance to be etched, and a bias power supply for accelerating ions in the plasma is repeatedly turned on and off. By controlling, even if a thin mask is used, the selectivity can be further improved.

【0086】さらに、エッチングガスに堆積性ガスを混
合することにより、ハロゲンガスはエッチングを進行さ
せ、堆積性ガスはエッチングを阻害する働きがある。バ
イアス電源にオフ期間を設けると、バイアス電源がオフ
すなわち加速イオンが試料表面に入射しない期間では堆
積性ガスの働きのみが顕著になり、特に酸化膜あるいは
窒化膜などエッチング速度が遅い物質のエッチング速度
を低減させ、選択比が高くなる。
Further, by mixing the deposition gas with the etching gas, the halogen gas has a function of promoting the etching, and the deposition gas has a function of inhibiting the etching. When an off period is provided for the bias power supply, only the function of the deposition gas becomes remarkable during the period when the bias power supply is off, that is, when the accelerating ions are not incident on the sample surface. And the selectivity increases.

【0087】〔実施例9〕図15は、本発明を適用する
別の装置構造である。この装置ではrf電力の容量結合
によりプラズマを発生させる。真空容器901内には2
枚の電極902,905が平行に配置してある。電極に
はそれぞれrf電源903と高周波電源906が接続し
てある。試料904は試料台を兼ねる電極905の上に
置かれる。ガスは試料と対向した電極902に開いた穴
から導入管908を通して容器内に入れられる。プラズ
マ907は2枚の電極の間で発生する。
[Embodiment 9] FIG. 15 shows another apparatus structure to which the present invention is applied. In this apparatus, plasma is generated by capacitive coupling of rf power. 2 in the vacuum vessel 901
The electrodes 902 and 905 are arranged in parallel. An rf power source 903 and a high frequency power source 906 are connected to the electrodes, respectively. The sample 904 is placed on an electrode 905 also serving as a sample stage. The gas is introduced into the container through the introduction tube 908 from a hole opened in the electrode 902 facing the sample. Plasma 907 is generated between the two electrodes.

【0088】この装置でも、本発明の方法で試料を加工
することにより、マスクと被加工物質との選択比を上げ
ることができる。また、前述の実施例に挙げられた種々
の試料の処理においても、同様の効果を得ることができ
る。
Also in this apparatus, the selectivity between the mask and the material to be processed can be increased by processing the sample by the method of the present invention. The same effects can be obtained in the processing of various samples described in the above-described embodiments.

【0089】〔実施例10〕図16は、本発明を適用す
る別の装置構造である。この装置では、数百kHzから
数十MHzのいわゆるラジオ波帯(以後rfと呼ぶ)の
周波数で誘導結合によりプラズマを発生させる。真空容
器913はアルミナや石英などの電磁波を透過する物質
でつくられている。その回りに、プラズマ920を発生
させるための電磁コイル912が巻いてある。コイルに
はrf電源914が接続されている。真空容器911内
には試料台918があり、その上に試料917が置か
れ、高周波電源919が接続されている。真空容器91
1には上蓋915がついているが、これは一体型でもか
まわない。この装置でも、本発明の方法によりマスクと
被加工物質との選択比を上げることができる。
[Embodiment 10] FIG. 16 shows another apparatus structure to which the present invention is applied. In this device, plasma is generated by inductive coupling at a frequency of a so-called radio wave band (hereinafter referred to as rf) of several hundred kHz to several tens MHz. The vacuum container 913 is made of a material that transmits electromagnetic waves, such as alumina and quartz. An electromagnetic coil 912 for generating a plasma 920 is wound therearound. An rf power supply 914 is connected to the coil. In the vacuum vessel 911, there is a sample table 918, on which a sample 917 is placed, and a high frequency power supply 919 is connected. Vacuum container 91
Although 1 has an upper lid 915, this may be an integral type. Also in this apparatus, the selectivity between the mask and the material to be processed can be increased by the method of the present invention.

【0090】以上のように本発明により、TiN/Al
/TiNあるいはW/poly Siなどの半導体素子
の配線あるいはゲート材料を酸化膜あるいは窒化膜など
のハードマスクに対して高い選択比でエッチングでき
る。また、前述の実施例に挙げられた種々の試料の処理
においても、同様の効果を得ることができる。
As described above, according to the present invention, TiN / Al
Wiring or gate material of a semiconductor element such as / TiN or W / poly Si can be etched with a high selectivity to a hard mask such as an oxide film or a nitride film. The same effects can be obtained in the processing of various samples described in the above-described embodiments.

【0091】なお、本実施例ではバイアスのオンオフ制
御において、バイアス電源109のオフ期間は、図2
(c)に示すように出力を零にしているが、必ずしも零
である必要はない。すなわち、加速イオンが試料表面に
入射しない期間をオフ期間とするものであって、イオン
が試料表面に入射してエッチング作用を生じさせないよ
うな、オン時に比べて充分に小さい出力のものであれ
ば、バイアス電圧が印加されていてもよい。したがっ
て、オンオフ制御のオフには小さい出力も含まれる。
In this embodiment, in the on / off control of the bias, the off period of the bias power supply 109 corresponds to the period shown in FIG.
Although the output is set to zero as shown in (c), the output need not always be zero. In other words, the period during which the accelerated ions are not incident on the sample surface is defined as the off period, and if the output is sufficiently smaller than that during the ON period, such that the ions are not incident on the sample surface to cause an etching action. , A bias voltage may be applied. Accordingly, turning off the on / off control includes a small output.

【0092】[0092]

【発明の効果】以上述べたように、本発明によれば、金
属あるいは金属と多結晶シリコンから成る多層膜のエッ
チング加工において、試料に印加する高周波電圧を周期
的にオン−オフすることで、エッチング面が平滑にな
り、エッチング表面に凹凸が生じることなく平坦な面で
エッチングを行い、下地の酸化膜を抜くことなく多層膜
のエッチングを行うことのできる表面加工方法を提供す
ることができる。
As described above, according to the present invention, when etching a metal or a multilayer film made of metal and polycrystalline silicon, a high-frequency voltage applied to a sample is periodically turned on and off. It is possible to provide a surface processing method in which an etched surface is smoothed, etching is performed on a flat surface without unevenness on the etched surface, and a multilayer film can be etched without removing an underlying oxide film.

【0093】また、導電性の異なるゲート電極が混在す
る場合の同時エッチングにおいて、下地のゲート酸化膜
を抜くことなく加工形状差を最小に抑えることができる
表面加工方法を提供することができる。
Further, it is possible to provide a surface processing method capable of minimizing a difference in processing shape without removing a base gate oxide film in simultaneous etching when gate electrodes having different conductivity are mixed.

【0094】さらに、半導体などの表面処理において、
被エッチング物質とマスク材との選択比を高くすること
のできる表面処理方法を提供することができる。
Further, in the surface treatment of a semiconductor or the like,
A surface treatment method capable of increasing the selectivity between a substance to be etched and a mask material can be provided.

【0095】また、半導体素子の微細化の要求に応え
て、加工寸法が1μm以下好ましくは0.5μm以下の
素子を加工できる、半導体素子の表面処理方法および装
置を提供することができる。
Further, it is possible to provide a surface treatment method and apparatus for a semiconductor element capable of processing an element having a processing size of 1 μm or less, preferably 0.5 μm or less in response to a demand for miniaturization of the semiconductor element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を実施するのに適した、プラズマエッチ
ング装置の要部縦断面図である。
FIG. 1 is a vertical sectional view of a main part of a plasma etching apparatus suitable for carrying out the present invention.

【図2】図1の装置によるエッチング処理時の、真空容
器内のガス供給、マグネトロン、rfバイアス電源の各
動作を示す図である。
FIG. 2 is a diagram showing operations of gas supply, a magnetron, and an rf bias power supply in a vacuum vessel during an etching process by the apparatus of FIG. 1;

【図3】本発明のrfバイアスの波形の説明図である。FIG. 3 is an explanatory diagram of an rf bias waveform according to the present invention.

【図4】従来の方法によりポリシリコンメタルゲートを
エッチング処理した、半導体試料の各処理過程の断面図
である。
FIG. 4 is a cross-sectional view of each processing step of a semiconductor sample in which a polysilicon metal gate is etched by a conventional method.

【図5】本発明の一実施例による方法でポリシリコンメ
タルゲートをエッチング処理した、半導体試料の各処理
過程の断面図である。
FIG. 5 is a cross-sectional view of each process of processing a semiconductor sample in which a polysilicon metal gate is etched by a method according to an embodiment of the present invention.

【図6】本発明のオンオフバイアス方式の作用効果を説
明する図である。
FIG. 6 is a diagram illustrating the operation and effect of the on / off bias method of the present invention.

【図7】従来の方法によりデュアルゲートをエッチング
処理した、半導体試料の各処理過程の断面図である。
FIG. 7 is a cross-sectional view of each processing step of a semiconductor sample in which a dual gate is etched by a conventional method.

【図8】本発明の一実施例による方法でデュアルゲート
をエッチング処理した、半導体試料の各処理過程の断面
図である。
FIG. 8 is a cross-sectional view of each processing step of a semiconductor sample in which a dual gate is etched by a method according to an embodiment of the present invention.

【図9】本発明を適用して処理した他の試料の、エッチ
ング形状の時間変化を表す断面図である。
FIG. 9 is a cross-sectional view showing a time change of an etching shape of another sample processed by applying the present invention.

【図10】本発明をメタルエツチングに適用した結果を
示す、試料構造図である。
FIG. 10 is a sample structure diagram showing a result of applying the present invention to metal etching.

【図11】本発明の方法により半導体素子の配線に使わ
れるアルミニウムのエッチングを行った場合の、デュー
ティー比に対するAlと酸化膜のエッチング速度の関係
を示す図である。
FIG. 11 is a diagram showing the relationship between the duty ratio and the etching rate of Al and an oxide film when aluminum used for wiring of a semiconductor element is etched by the method of the present invention.

【図12】本発明の方法により半導体素子の配線に使わ
れるアルミニウムのエッチングを行った場合の、Alと
酸化膜の選択比の関係を示す図である。
FIG. 12 is a diagram showing the relationship between the selectivity of Al and an oxide film when aluminum used for wiring of a semiconductor element is etched by the method of the present invention.

【図13】ハードマスクを用いた試料をエッチングした
断面形状を示す図である。
FIG. 13 is a diagram showing a cross-sectional shape obtained by etching a sample using a hard mask.

【図14】半導体素子のゲート加工をした断面形状を示
す図である。
FIG. 14 is a diagram showing a cross-sectional shape of a semiconductor element after gate processing.

【図15】本発明を適用する別の装置の構造例を示す図
である。
FIG. 15 is a diagram showing a structural example of another device to which the present invention is applied.

【図16】本発明を適用する別の装置の構造例を示す図
である。
FIG. 16 is a diagram showing a structural example of another device to which the present invention is applied.

【符号の説明】[Explanation of symbols]

100…ガス導入手段、101…マグネトロン、102
…導波管、104…真空容器、105…電磁石、107
…試料、108…試料台、109…rfバイアス電源、
110…絶縁膜、111…ハイパスフィルター、112
…直流電源、301…マスク、302…タングステン、
303…窒化タングステン、304…多結晶シリコン、
305…酸化膜、306…シリコン基板,、307…凹
凸、308,309…エッチ残り、310…酸化膜抜け
100: gas introduction means, 101: magnetron, 102
... waveguide, 104 ... vacuum container, 105 ... electromagnet, 107
... sample, 108 ... sample stage, 109 ... rf bias power supply,
110: insulating film, 111: high-pass filter, 112
... DC power supply, 301 ... mask, 302 ... tungsten,
303: tungsten nitride, 304: polycrystalline silicon,
305: oxide film, 306: silicon substrate, 307: unevenness, 308, 309: remaining etch, 310: oxide film missing

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅澤 唯史 東京都青梅市今井町2326番地 株式会社日 立製作所デバイス開発センタ内 (72)発明者 吉開 元彦 山口県下松市大字東豊井794番地 日立テ クノエンジニアリング株式会社笠戸事業所 内 (72)発明者 水谷 巽 山口県下松市大字東豊井794番地 株式会 社日立製作所笠戸工場内 (72)発明者 久礼 得男 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 児島 雅之 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 佐藤 孝 山口県下松市大字東豊井794番地 日立テ クノエンジニアリング株式会社笠戸事業所 内 (72)発明者 後藤 康 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 ──────────────────────────────────────────────────の Continuing on the front page (72) Inventor, Tadafumi Umezawa 2326, Imaicho, Ome-shi, Tokyo Inside the Device Development Center, Hitachi, Ltd. Kasado Plant, Engineering Co., Ltd. (72) Inventor Tatsumi Mizutani 794, Higashi-Toyoi, Kazamatsu City, Yamaguchi Prefecture Inside Kasado Plant, Hitachi, Ltd. (72) Inventor Masayuki Kojima 5-2-1, Josuihonmachi, Kodaira-shi, Tokyo In-house Hitachi Semiconductor Co., Ltd. (72) Inventor Takashi Sato Larger section of Higashi-Toyoi, Kudamatsu City, Yamaguchi Prefecture 794 Hitachi Techno Engineering Co., Ltd. Kasado Office (72) Inventor Yasushi Goto Higashi Capital Kokubunji Higashikoigakubo chome 280 address Hitachi, Ltd. center within the Institute

Claims (33)

【特許請求の範囲】[Claims] 【請求項1】基板上に堆積させた高融点の金属あるいは
少なくとも高融点の金属と半導体からなる多層膜の試料
を、真空容器内の試料台に配置し、前記真空容器内にプ
ラズマを発生させさせるとともに、前記試料台に高周波
バイアス電圧を印加し、前記試料台に印加する高周波電
力を周期的にオン、オフしてプラズマ処理することを特
徴とする表面加工方法。
A high-melting-point metal deposited on a substrate or a sample of a multilayer film comprising at least a high-melting-point metal and a semiconductor is placed on a sample stage in a vacuum vessel, and plasma is generated in the vacuum vessel. A high-frequency bias voltage is applied to the sample stage, and high-frequency power applied to the sample stage is periodically turned on and off to perform plasma processing.
【請求項2】請求項1記載の表面加工方法において、前
記プラズマは少なくともハロゲン原子を含むガスと金属
の加工速度を促進する作用を持つガスとを含むガスによ
り発生させ、該プラズマにより前記試料を処理すること
を特徴とする表面加工方法。
2. A surface processing method according to claim 1, wherein said plasma is generated by a gas containing at least a gas containing a halogen atom and a gas having an action of accelerating a processing speed of a metal, and said plasma is used to generate said sample. A surface processing method characterized by performing a treatment.
【請求項3】請求項2記載の表面加工方法において、前
記プラズマは少なくとも塩素原子を含むガスと酸素原子
を含むガスとの混合ガスにより発生させ、該プラズマに
より前記試料を処理することを特徴とする表面加工方
法。
3. The surface processing method according to claim 2, wherein the plasma is generated by a mixed gas of a gas containing at least chlorine atoms and a gas containing oxygen atoms, and the plasma is used to process the sample. Surface processing method.
【請求項4】請求項3記載の表面加工方法において、前
記処理される試料の温度を50℃以上に保つことを特徴
とする表面加工方法。
4. The surface processing method according to claim 3, wherein the temperature of the sample to be processed is maintained at 50 ° C. or higher.
【請求項5】請求項1記載の表面加工方法において、前
記プラズマは少なくともフッ素原子を含むガスと酸素原
子を含むガスとの混合ガスにより発生させ、該プラズマ
により前記試料をプラズマ処理することを特徴とする表
面加工方法。
5. The surface processing method according to claim 1, wherein said plasma is generated by a mixed gas of a gas containing at least a fluorine atom and a gas containing an oxygen atom, and said sample is subjected to plasma processing by said plasma. Surface treatment method.
【請求項6】請求項5記載の表面加工方法において、前
記処理される試料の温度を20℃以下に保つことを特徴
とする表面加工方法。
6. The surface processing method according to claim 5, wherein the temperature of the sample to be processed is maintained at 20 ° C. or less.
【請求項7】請求項1から6の何れかに記載の表面加工
方法において、前記処理される試料の多層膜は少なくと
もタングステン膜の金属と多結晶シリコン膜の半導体と
を積層して成ることを特徴とする表面加工方法。
7. The surface processing method according to claim 1, wherein the multilayer film of the sample to be processed is formed by stacking at least a metal of a tungsten film and a semiconductor of a polycrystalline silicon film. Characteristic surface processing method.
【請求項8】請求項7記載の表面加工方法において、前
記タングステン膜と多結晶シリコン膜との間に窒化タン
グステンあるいは窒化チタン膜を有することを特徴とす
る表面加工方法。
8. The surface processing method according to claim 7, wherein a tungsten nitride or titanium nitride film is provided between the tungsten film and the polycrystalline silicon film.
【請求項9】請求項1から8の何れかに記載の表面加工
方法において、前記金属膜の上には炭素を主成分として
含まないマスク材が設けられていることを特徴とする表
面加工方法。
9. The surface processing method according to claim 1, wherein a mask material not containing carbon as a main component is provided on the metal film. .
【請求項10】請求項1から9の何れかに記載の表面加
工方法において、前記加工の過程を複数のステップに分
けて、少なくとも最後のステップで試料に印加する高周
波電力の正味の電力を下げることを特徴とする表面加工
方法。
10. The surface processing method according to claim 1, wherein the processing step is divided into a plurality of steps, and the net power of the high-frequency power applied to the sample in at least the last step is reduced. A surface processing method, characterized in that:
【請求項11】請求項1から10の何れかに記載の表面
加工方法において、前記高周波電圧をオン、オフする繰
り返し周波数を100Hzから10kHzの範囲とすること
を特徴とする表面加工方法。
11. The surface processing method according to claim 1, wherein a repetition frequency for turning on and off the high-frequency voltage is in a range of 100 Hz to 10 kHz.
【請求項12】請求項1から11の何れかに記載の表面
加工方法において、前記高周波電圧をオン、オフする一
周期に占めるオン期間の割合を5%から60%の範囲と
することを特徴とする表面加工方法。
12. The surface processing method according to claim 1, wherein an on-period in one cycle of turning on and off the high-frequency voltage is in a range of 5% to 60%. Surface treatment method.
【請求項13】基板上に堆積させた少なくとも導電性の
異なる多結晶シリコンが混在する試料を、真空容器内の
試料台に配置し、前記真空容器内にプラズマを発生させ
るとともに、前記試料台に高周波バイアス電圧を印加
し、前記試料台に印加する高周波電力を周期的にオン、
オフしてプラズマ処理することを特徴とする表面加工方
法。
13. A sample on which at least polycrystalline silicon having different conductivity mixed on a substrate is placed on a sample table in a vacuum vessel, plasma is generated in the vacuum vessel, and the sample table is placed on the sample table. Applying a high frequency bias voltage, periodically turning on the high frequency power applied to the sample stage,
A surface processing method characterized by turning off and performing a plasma treatment.
【請求項14】請求項13記載の表面加工方法におい
て、前記プラズマは少なくともハロゲン原子を含むガス
により発生させ、該プラズマにより前記試料を処理する
ことを特徴とする表面加工方法。
14. The surface processing method according to claim 13, wherein said plasma is generated by a gas containing at least a halogen atom, and said sample is processed by said plasma.
【請求項15】請求項14記載の表面加工方法におい
て、前記プラズマは少なくとも塩素原子を含むガスと酸
素原子を含むガスとの混合ガスにより発生させ、該プラ
ズマにより前記試料を処理することを特徴とする表面加
工方法。
15. The surface processing method according to claim 14, wherein the plasma is generated by a mixed gas of a gas containing at least a chlorine atom and a gas containing an oxygen atom, and the plasma is used to process the sample. Surface processing method.
【請求項16】請求項13から15の何れかに記載の表
面加工方法において、前記多結晶シリコン膜の上には、
炭素を主成分として含まないマスク材が設けられている
ことを特徴とする表面加工方法。
16. The surface processing method according to claim 13, wherein said polycrystalline silicon film has:
A surface processing method comprising providing a mask material containing no carbon as a main component.
【請求項17】請求項13から16の何れかに記載の表
面加工方法において、前記加工の過程を複数のステップ
に分けて、かつそれらのステップの加工を、終了させる
下地物質との加工速度比の小さい前半と、比較的大きい
後半の2つのステップに分け、少なくとも前半のステッ
プのーつで、高周波電圧をオンとオフの期間に分けたこ
とを特徴とする表面加工方法。
17. The surface processing method according to claim 13, wherein the processing step is divided into a plurality of steps, and the processing speed ratio between the processing step and an underlying material for terminating the steps is completed. A high-frequency voltage is divided into an on period and an off period in at least one of the first half steps.
【請求項18】請求項17において、前記加工を終了さ
せる下地物質との加工速度比の大きい後半のステップ
に、臭化水素ガスを用いることを特徴とする表面加工方
法。
18. The surface processing method according to claim 17, wherein a hydrogen bromide gas is used in the latter half of the step in which the processing speed ratio with respect to the base material for terminating the processing is large.
【請求項19】請求項13から18の何れかに記載の表
面加工方法において、前記高周波電圧をオン、オフする
繰り返し周波数を100Hzから10kHzの範囲とするこ
とを特徴とする表面加工方法。
19. The surface processing method according to claim 13, wherein a repetition frequency for turning on and off the high-frequency voltage is in a range of 100 Hz to 10 kHz.
【請求項20】請求項13から18の何れかに記載の表
面加工方法において、前記高周波電圧をオン、オフする
一周期に占めるオン期間の割合を、5%から60%の範
囲とすることを特徴とする表面加工方法。
20. The surface processing method according to claim 13, wherein an on-period in one cycle of turning on and off the high-frequency voltage is in a range of 5% to 60%. Characteristic surface processing method.
【請求項21】被加工物上に主成分として炭素を含まな
いマスク材料の層を形成した試料を、真空容器内の試料
台に配置し、前記真空容器内にプラズマを発生させさせ
るとともに、前記試料台に高周波バイアス電圧を印加
し、前記試料台に印加する高周波電力を周期的にオン、
オフしてプラズマ処理することを特徴とする表面加工方
法。
21. A sample in which a layer of a mask material not containing carbon as a main component is formed on a workpiece, placed on a sample table in a vacuum vessel, and plasma is generated in the vacuum vessel. Applying a high frequency bias voltage to the sample stage, periodically turning on the high frequency power applied to the sample stage,
A surface processing method characterized by turning off and performing a plasma treatment.
【請求項22】請求項21記載の表面処理方法におい
て、前記被加工物は半導体ウエハ上に堆積された金属、
半導体、絶縁体でそのマスク材が窒化シリコンあるいは
酸化シリコンあるいはこれらの多層膜であることを特徴
とする表面処理方法。
22. The surface treatment method according to claim 21, wherein the workpiece is a metal deposited on a semiconductor wafer.
A surface treatment method characterized in that a mask material of a semiconductor or an insulator is silicon nitride, silicon oxide or a multilayer film thereof.
【請求項23】請求項21または22記載の表面処理方
法において、前記プラズマは、ハロゲンガスと堆積性ガ
スの混合からなることを特徴とする表面処理方法。
23. The surface treatment method according to claim 21, wherein said plasma comprises a mixture of a halogen gas and a deposition gas.
【請求項24】請求項23記載の表面処理方法におい
て、前記ハロゲンガスは、塩素とBClの混合ガスで
あり、前記堆積性のガスはメタン、エタン、プロパンな
どの炭化水素であることを特徴とする表面処理方法。
24. The surface treatment method according to claim 23, wherein the halogen gas is a mixed gas of chlorine and BCl 3 , and the deposition gas is a hydrocarbon such as methane, ethane, and propane. Surface treatment method.
【請求項25】請求項23記載の表面処理方法におい
て、前記ハロゲンガスは塩素とBClの混合ガスであ
り、前記堆積性のガスはメタン、エタン、プロパンなど
の炭化水素をアルゴンなどの希ガスで希釈したガスであ
ることを特徴とする表面処理方法。
25. The surface treatment method according to claim 23, wherein the halogen gas is a mixed gas of chlorine and BCl 3 , and the deposition gas is a hydrocarbon such as methane, ethane, propane, or a rare gas such as argon. A surface treatment method characterized in that the gas is diluted with a gas.
【請求項26】請求項23記載の表面処理方法におい
て、前記ハロゲンに混合する堆積性ガスは、窒素ガスあ
るいは窒素原子を含むガスであることを特徴とする表面
処理方法。
26. The surface treatment method according to claim 23, wherein the deposition gas mixed with the halogen is a nitrogen gas or a gas containing a nitrogen atom.
【請求項27】請求項23記載の表面処理方法におい
て、前記ハロゲンガスは塩素あるいはHBrあるいはこ
れらの混合ガスであり、堆積性ガスは、酸素ガスあるい
は酸素原子を含むガスであることを特徴とする表面処理
方法。
27. A surface treatment method according to claim 23, wherein said halogen gas is chlorine, HBr or a mixed gas thereof, and said deposition gas is oxygen gas or a gas containing oxygen atoms. Surface treatment method.
【請求項28】請求項23記載の表面処理方法におい
て、前記ハロゲンガスはフッ素ガスあるいはフッ素原子
を含むガスであることを特徴とする表面処理方法。
28. The surface treatment method according to claim 23, wherein the halogen gas is a fluorine gas or a gas containing a fluorine atom.
【請求項29】請求項21ないし28の何れかに記載の
表面処理方法において、前記試料に印加するバイアス電
源の周波数は200KHzから20MHzの高周波であるこ
とを特徴とする表面処理方法。
29. The surface treatment method according to claim 21, wherein a frequency of a bias power supply applied to the sample is a high frequency of 200 KHz to 20 MHz.
【請求項30】請求項21ないし29の何れかに記載の
表面処理方法において、前記試料に印加するバイアス電
源を間欠的にする方法は、バイアスのオン−オフの1周
期に占めるオンの割合が5%から60%の範囲としたこ
とを特徴とする表面処理方法。
30. The surface treatment method according to claim 21, wherein the bias power supply applied to the sample is intermittent, wherein the ratio of on to off in one cycle of bias on-off is determined. A surface treatment method characterized by being in the range of 5% to 60%.
【請求項31】請求項21ないし30の何れかに記載の
表面処理方法において、前記ハロゲンに混合する堆積性
ガスの混合率は、0.5%から50%の範囲であること
を特徴とする表面処理方法。
31. The surface treatment method according to claim 21, wherein a mixing ratio of the deposition gas mixed with the halogen is in a range of 0.5% to 50%. Surface treatment method.
【請求項32】試料が配置された真空容器内にプラズマ
を発生させ、前記試料にバイアス電圧を印加しながら該
プラズマにより試料をエッチングする表面加工方法にお
いて、前記試料台に印加するバイアスを周期的にオンと
オフに制御し、かつ前記エッチングに用いるガスの中に
堆積性のガスを混合したことを特徴とする表面処理方
法。
32. A surface processing method in which a plasma is generated in a vacuum vessel in which a sample is placed and a sample is etched by the plasma while applying a bias voltage to the sample. A surface treatment method characterized in that the gas used for the etching is controlled to be on and off, and a deposition gas is mixed in the gas used for the etching.
【請求項33】請求項32記載の表面処理方法におい
て、前記エッチング用のガスにメタンまたは酸素の堆積
性ガスを混合したことを特徴とする表面処理方法。
33. The surface treatment method according to claim 32, wherein a methane or oxygen deposition gas is mixed with the etching gas.
JP11065670A 1998-03-12 1999-03-11 Surface treatment method for sample Pending JPH11340213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11065670A JPH11340213A (en) 1998-03-12 1999-03-11 Surface treatment method for sample

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-60809 1998-03-12
JP6080998 1998-03-12
JP11065670A JPH11340213A (en) 1998-03-12 1999-03-11 Surface treatment method for sample

Publications (1)

Publication Number Publication Date
JPH11340213A true JPH11340213A (en) 1999-12-10

Family

ID=26401860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11065670A Pending JPH11340213A (en) 1998-03-12 1999-03-11 Surface treatment method for sample

Country Status (1)

Country Link
JP (1) JPH11340213A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888094B2 (en) 2002-04-26 2005-05-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
WO2008044633A1 (en) * 2006-10-06 2008-04-17 Tokyo Electron Limited Plasma etching device and plasma etching method
JP2010027727A (en) * 2008-07-16 2010-02-04 Hitachi High-Technologies Corp Semiconductor processing method
JP4534058B2 (en) * 2000-06-09 2010-09-01 ルネサスエレクトロニクス株式会社 Semiconductor manufacturing method and semiconductor device
JP2010278122A (en) * 2009-05-27 2010-12-09 Samco Inc Inductively coupled plasma processing apparatus
JP2011211225A (en) * 2003-03-03 2011-10-20 Lam Research Corp Method to improve profile control and n/p loading in dual doped gate application
JP2014192245A (en) * 2013-03-26 2014-10-06 Tokyo Electron Ltd Plasma processing method and plasma processing device
JP2018026501A (en) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 Substrate processing method and substrate processing device
US10727278B2 (en) 2018-03-19 2020-07-28 Toshiba Memory Corporation Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
WO2023209812A1 (en) * 2022-04-26 2023-11-02 株式会社日立ハイテク Plasma processing method
WO2023214521A1 (en) * 2022-05-02 2023-11-09 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534058B2 (en) * 2000-06-09 2010-09-01 ルネサスエレクトロニクス株式会社 Semiconductor manufacturing method and semiconductor device
US7611993B2 (en) 2002-04-26 2009-11-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US6888094B2 (en) 2002-04-26 2005-05-03 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP2011211225A (en) * 2003-03-03 2011-10-20 Lam Research Corp Method to improve profile control and n/p loading in dual doped gate application
US8852385B2 (en) 2006-10-06 2014-10-07 Tokyo Electron Limited Plasma etching apparatus and method
WO2008044633A1 (en) * 2006-10-06 2008-04-17 Tokyo Electron Limited Plasma etching device and plasma etching method
US10861678B2 (en) 2006-10-06 2020-12-08 Tokyo Electron Limited Plasma etching apparatus and method
US10229815B2 (en) 2006-10-06 2019-03-12 Tokyo Electron Limited Plasma etching apparatus and method
JP2010027727A (en) * 2008-07-16 2010-02-04 Hitachi High-Technologies Corp Semiconductor processing method
JP2010278122A (en) * 2009-05-27 2010-12-09 Samco Inc Inductively coupled plasma processing apparatus
JP2014192245A (en) * 2013-03-26 2014-10-06 Tokyo Electron Ltd Plasma processing method and plasma processing device
JP2018026501A (en) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 Substrate processing method and substrate processing device
US10727278B2 (en) 2018-03-19 2020-07-28 Toshiba Memory Corporation Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
WO2023209812A1 (en) * 2022-04-26 2023-11-02 株式会社日立ハイテク Plasma processing method
WO2023214521A1 (en) * 2022-05-02 2023-11-09 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus

Similar Documents

Publication Publication Date Title
TW417174B (en) Plasma processing method
JP2918892B2 (en) Plasma etching method
US8809199B2 (en) Method of etching features in silicon nitride films
KR100528685B1 (en) Method for processing surface of sample
JP3283477B2 (en) Dry etching method and semiconductor device manufacturing method
WO2011108663A1 (en) Plasma etching method, method for producing semiconductor device, and plasma etching device
US8129282B2 (en) Plasma etching method and computer-readable storage medium
JP2988455B2 (en) Plasma etching method
JP3277394B2 (en) Method for manufacturing semiconductor device
JPH11340211A (en) Treatment method and apparatus for substrate
JPH11340213A (en) Surface treatment method for sample
JPH11154672A (en) Plasma processing method
JPH11135494A (en) Plasma treatment method
JP2000340549A (en) Method for etching, and manufacturing of semiconductor device using the method
JP2007214171A (en) Etching method
JP3865692B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4577328B2 (en) Manufacturing method of semiconductor device
JPH0774147A (en) Method and apparatus for dry etching
JPH0855835A (en) Apparatus and method for plasma etching
JP4061691B2 (en) Surface processing method
JP2000124191A (en) Surface processing method
KR100519675B1 (en) Etching method capable of obtaining high photoresist selectivity with using inductively coupled plasma apparatus.
JPH06108272A (en) Plasma etching method
JP3038984B2 (en) Dry etching method
Ono et al. Highly selective etching of poly-Si by time modulation bias

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090120