JP3865692B2

JP3865692B2 - Manufacturing method of semiconductor integrated circuit device

Info

Publication number: JP3865692B2
Application number: JP2002364225A
Authority: JP
Inventors: 尚文徳永; 定之奥平; 巽水谷; 一農田子; 秀之数見; 健吉岡
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-12-16
Filing date: 2002-12-16
Publication date: 2007-01-10
Anticipated expiration: 2022-01-10
Also published as: JP2003229419A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、プラズマ中のラジカルやイオンを用いて半導体ウエハ上の薄膜をドライエッチングする技術に関するものである。
【０００２】
【従来の技術】
ＬＳＩ製造に用いられる代表的な絶縁膜である酸化シリコン膜の加工は、通常プラズマプロセスを利用したドライエッチング装置（プラズマエッチング装置）を使って行われる（例えば特許文献１）。
【０００３】
代表的なプラズマエッチング装置の１つである有磁場マイクロ波プラズマエッチング装置を使ったエッチングプロセスでは、まず、エッチング装置の反応室（エッチング室）と放電室とからなる真空室が排気系によって真空（約１０^-6Ｔｏｒｒ）に排気され、次いで、ニードルバルブを介して反応ガスが所定の圧力（約１０^-5〜１０^-1Ｔｏｒｒ）になるように真空室に導入される。
【０００４】
シリコンウエハ上に堆積した酸化シリコン膜のエッチングには、反応ガスとして、例えばＣＦ₄、Ｃ₂Ｆ₆、Ｃ₃Ｆ₈、Ｃ₄Ｆ₈などのフッ化炭素（フルオロカーボン）系ガスと、ＣＨＦ₃、ＣＨ₂Ｆ₂などの含水素フルオロカーボン系ガスまたは水素との混合ガスが用いられる。以下、これらのフルオロカーボン系ガスを総称してフロン系ガスという。
【０００５】
マイクロ波発振器（通常、マグネトロン)で発生した１〜１０ＧＨｚ(通常は２．４５ＧＨｚ）のマイクロ波は、導波管を伝播して放電室を形成する放電管の内部に導入される。この放電管はマイクロ波を通過させるために絶縁物（通常、石英またはアルミナ）で作られている。
【０００６】
放電室と反応室の一部には電磁石と永久磁石とにより磁場が形成される。この状態で放電室にマイクロ波電界が導入されると、磁場とマイクロ波電界との相乗作用により有磁場マイクロ波放電が発生し、プラズマが形成される。
【０００７】
このとき、プラズマ中で反応ガスが解離し、多種のラジカルやイオンが生成する。反応ガスの解離は、反応ガス分子内の電子がプラズマ中の電子と衝突したり、光を吸収したりして反結合性軌道に励起されるために起こる。これらの解離種は、酸化シリコン膜の表面に供給され、それぞれの解離種が複雑にドライエッチングの特性に影響を与えながら酸化シリコン膜のエッチングに関与する。
【０００８】
【特許文献１】
特開平３−１０９７２８号公報
【０００９】
【発明が解決しようとする課題】
シリコンＬＳＩやＴＦＴ（薄膜トランジスタ）などの電子デバイスにおいては、被ドライエッチング材である酸化シリコン膜がシリコン膜（シリコン基板、シリコンエピタキシャル膜、多結晶シリコン膜など）、窒化シリコン膜、あるいはこれらの積層膜の上に堆積された構造となっている。
【００１０】
高集積化の進んだ電子デバイスでは、この酸化シリコン膜にドライエッチングにより直径０．５μｍ以下で、高アスペクト比（孔の深さ／孔の径）のコンタクトホールを開孔することができ、しかも下地のシリコン膜、窒化シリコン膜あるいはこれらの積層膜のエッチング量を最小限とするような高精度、高選択比のエッチング技術が必要となる。
【００１１】
このようなエッチングを実現するためには、反応ガスの解離種の組成制御を精密に行う必要がある。しかし、従来のようなプラズマ内電子の衝突による反応ガス分子の解離を利用するエッチング方式では、そのような制御は困難である。
【００１２】
これは、電子による選択励起は、最低エネルギーの反結合性軌道にしか実現できず、それに必要な均一エネルギーの電子は、プラズマ内では得られないからである。このため、均一エネルギーの電子を外部で生成して入射させるか、または均一エネルギーの光源をプラズマ中に導入する必要があるが、このようにするとエッチング装置のコストが大幅に上昇してしまう。
【００１３】
本発明の目的は、高選択比、高精度のエッチングを実現することのできる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
本願の一発明である半導体集積回路装置の製造方法は、以下の工程を含んでいる。
（ａ）相互に近接し、それぞれ絶縁膜で被覆された第１および第２のゲート電極がパターニングされたウエハの第１の主面上に、窒化シリコン膜を形成する工程、
（ｂ）前記窒化シリコン膜上に、酸化シリコン膜を形成する工程、
（ｃ）前記酸化シリコン膜上に、開孔パターンを有する第１膜パターンを形成する工程、
（ｄ）前記ウエハの第１の主面側に対して、炭素数が３以上、６以下のパーフルオロカーボンガスを含む第１の反応ガス、および全ガス組成の８０％以上のアルゴンガスを含む第１のガス雰囲気中において、前記第１膜パターンがある状態で、前記窒化シリコン膜をエッチングストッパとして第１のドライエッチングを実行することにより、前記酸化シリコン膜に、前記窒化シリコン膜に達する接続孔を形成する工程、
（ｅ）前記酸化シリコン膜に前記窒化シリコン膜に達する前記接続孔が形成された前記ウエハの前記第１の主面側に対して、前記第１の反応ガスとは異なる第２の反応ガスを含む第２のガス雰囲気中において、第２のドライエッチングを実行することにより、前記酸化シリコン膜の前記接続孔を、前記第１および第２のゲート電極間において、前記窒化シリコン膜の下地層に達するように延長する工程。
本願の上記した発明以外の発明の概要を簡単に説明すれば、以下の通りである。
(1).本発明の半導体集積回路装置の製造方法は、半導体基板上の薄膜をドライエッチングするに際し、プラズマ中で準安定状態に励起させた不活性ガスと、前記薄膜のドライエッチングに必要な反応ガスとを相互作用させて所望の解離種を選択的に得るものである。
(2).本発明の半導体集積回路装置の製造方法は、前記(1)の製造方法において、プラズマドライエッチング装置のプラズマ生成室と反応室とを分離し、プラズマ中の電子が反応室に導入されるのを阻止することにより、電子との衝突による前記反応ガスの解離を低減するものである。
(3).本発明の半導体集積回路装置の製造方法は、半導体基板上の酸化シリコン膜をドライエッチングするに際し、プラズマ中で準安定状態に励起させた不活性ガスと、フロン系ガスとを相互作用させて所望の解離種を選択的に得るものである。
(4).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、前記フロン系ガスを、炭素数が２またはそれ以上の鎖状パーフロロカーボンとするものである。
(5).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、前記フロン系ガスを、炭素数が２〜６の範囲の鎖状パーフロロカーボンとするものである。
(6).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、前記フロン系ガスを、炭素数が３またはそれ以上の環状パーフロロカーボンとするものである。
(7).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、前記不活性ガスを、Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅからなる群より選択された一種または二種以上の希ガスとするものである。
(8).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、窒化シリコンに対する選択比の高い解離種を得るものである。
(9).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、前記不活性ガスの割合を全ガス流量の５０％以上とし、処理圧力を１００ｍＴｏｒｒ〜１Ｔｏｒｒの範囲とするものである。
(10).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、前記不活性ガスの割合を全ガス流量の８０％以上とし、処理圧力を１００ｍＴｏｒｒ〜５００ｍＴｏｒｒの範囲とするものである。
(11).本発明の半導体集積回路装置の製造方法は、前記(3)の製造方法において、ドライエッチングのマスクとして無機材料を用いるものである。
(12).本発明の半導体集積回路装置の製造方法は、半導体基板上の窒化シリコン膜をドライエッチングするに際し、プラズマ中で準安定状態に励起させた不活性ガスと、フロン系ガスとを相互作用させて所望の解離種を選択的に得るものである。
(13).本発明の半導体集積回路装置の製造方法は、前記(12)の製造方法において、前記不活性ガスとしてＨｅ、Ａｒ、ＫｒおよびＸｅからなる群より選択された一種または二種以上の希ガスを用い、前記フロン系ガスとしてジフロロメタンを用いることにより、シリコンに対する選択比の高い解離種を得るものである。
(14).本発明の半導体集積回路装置の製造方法は、前記(13)の製造方法において、前記不活性ガスの割合を全ガス流量の８０％以上とし、処理圧力を１００ｍＴｏｒｒ〜５００ｍＴｏｒｒの範囲とするものである。
(15).本発明の半導体集積回路装置の製造方法は、以下の工程（ａ）〜（ｄ）を有するものである。
（ａ）半導体基板の主面にＬＯＣＯＳ構造のフィールド絶縁膜を形成した後、前記フィールド絶縁膜で囲まれた活性領域に半導体素子を形成する工程、
（ｂ）前記半導体基板の全面に第１の絶縁膜を堆積した後、前記第１の絶縁膜上に前記第１の絶縁膜とはエッチングレートが異なる第２の絶縁膜を堆積する工程、
（ｃ）プラズマ中で準安定状態に励起させた不活性ガスと、フロン系ガスとを相互作用させることにより、前記第１の絶縁膜に対する前記第２の絶縁膜の選択比が最大となるような解離種を選択的に生成させ、この解離種を用いて前記第２の絶縁膜をエッチングする工程、
（ｄ）プラズマ中で準安定状態に励起させた不活性ガスと、フロン系ガスとを相互作用させることにより、前記半導体基板に対する前記第１の絶縁膜の選択比が最大となるような解離種を選択的に生成させ、この解離種を用いて前記第１の絶縁膜をエッチングすることにより、前記半導体素子に接続され、かつ一部が前記フィールド絶縁膜とオーバーラップしたコンタクトホールを形成する工程。
(16).本発明の半導体集積回路装置の製造方法は、前記(15)の製造方法において、前記第２の絶縁膜上に形成した無機材料をマスクにして前記第２の絶縁膜をエッチングするものである。
(17).本発明の半導体集積回路装置の製造方法は、前記(15)の製造方法において、前記コンタクトホールの径を0.３μｍまたはそれ以下とするものである。
(18).本発明の半導体集積回路装置の製造方法は、前記(16)の製造方法において、前記無機材料からなるマスクを前記第１の絶縁膜と同じ材料で形成するものである。
(19).本発明の半導体集積回路装置の製造方法は、以下の工程（ａ）〜（ｄ）を有するものである。
（ａ）半導体基板の主面にＭＩＳＦＥＴを形成する工程、
（ｂ）前記半導体基板の全面に第１の絶縁膜を堆積した後、前記第１の絶縁膜上に前記第１の絶縁膜とはエッチングレートが異なる第２の絶縁膜を堆積する工程、
（ｃ）プラズマ中で準安定状態に励起させた不活性ガスと、フロン系ガスとを相互作用させることにより、前記第１の絶縁膜に対する前記第２の絶縁膜の選択比が最大となるような解離種を選択的に生成させ、この解離種を用いて前記第２の絶縁膜をエッチングする工程、
（ｄ）プラズマ中で準安定状態に励起させた不活性ガスと、フロン系ガスとを相互作用させることにより、前記半導体基板に対する前記第１の絶縁膜の選択比が最大となるような解離種を選択的に生成させ、この解離種を用いて前記第１の絶縁膜をエッチングすることにより、前記ＭＩＳＦＥＴのゲート電極とこれに隣接するＭＩＳＦＥＴのゲート電極との間の半導体基板に接続され、かつ一部が前記ゲート電極とオーバーラップしたコンタクトホールを形成する工程。
(20).本発明の半導体集積回路装置の製造方法は、前記(19)の製造方法において、前記第２の絶縁膜上に形成した無機材料をマスクにして前記第２の絶縁膜をエッチングするものである。
(21).本発明の半導体集積回路装置の製造方法は、前記(19)の製造方法において、前記コンタクトホールの径を０．２５μｍまたはそれ以下とするものである。
(22).本発明の半導体集積回路装置の製造方法は、前記(20)の製造方法において、前記無機材料からなるマスクを前記第１の絶縁膜と同じ材料で形成するものである。
【００１６】
不活性ガスは、プラズマとの相互作用によって基底状態への遷移が禁止されている準安定状態に励起される。準安定状態の自然放出寿命（基底状態へ自然に遷移する平均時間）は一秒のオーダーであるため、反応室内には準安定状態の不活性ガスが多量に存在できる。準安定状態の不活性ガスは、衝突によりエネルギーを放出して基底状態へ遷移する。この放出されたエネルギーは均一であり、反応ガス分子を選択的に励起させることが可能である。
【００１７】
不活性ガスの代表例である希ガスの作用について説明する。表１は、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）の準安定準位エネルギー（注１）である。
【００１８】
【表１】

【００１９】
（注１） J.S.Chang, R.M.Hobson, 市川幸美，金田輝男，「電離気体の原子・分子過程」p.142（東京電機大学出版局，1982)
表１に示すように、いずれの希ガスも利用できる準安定状態の種類は限られている。従って、希ガスの準安定準位エネルギーに合致するところに導入するフロン系ガス分子の反結合軌道が存在し、その反結合軌道からの解離種がエッチングに好適でなければならない。
【００２０】
また、酸化シリコン膜のエッチングに使用される解離種の特性として、付着性、エッチング性、選択性などを知らなければならない。各特性に属する解離種を表２にまとめて示す。
【００２１】
【表２】

【００２２】
選択比を向上させるためには、非選択性の解離種を排除すべきである。また、エッチングの形状精度を維持するためには、選択性と付着性とを兼ね備えた解離種を使用すべきである。表２に示す特性から、選択性の欄の解離種が好ましいことが判る。エッチングレートは、反応ガスの導入量、それらの混合比、パワーなどといった通常の装置制御により得ることができる。
【００２３】
反結合性軌道からの解離は、分子軌道計算（注２）によって知ることができる。計算精度は、希ガスの準安定状態と分子の既知の反応を計算することによって評価することができる。モノシラン（ＳｉＨ₄）の反応の測定結果（注３）と計算結果とを表３に示す。
【００２４】
【表３】

【００２５】
（注２） K.Kobayashi, N.Kurita, H.Kumahora, and K.Tago, Phys.Rev.B45,11299(1992); K.Kobayashi, N.Kurita, H.Kumahora, and K.Tago, Phys.Rev.A43,5810(1991); K.Tago, H.Kumahora, N.Sadaoka, and K.Kobayashi, Int.J.Supercomp. Appl.2, (1988)58
（注３） M.Tsuji, K.Kobayashi, S.Yamaguchi, and Y.Nishimura, Che. Phys. Lett. 158, 470(1989)
表３から、分子軌道計算により、分子の反結合性軌道のエネルギーを１ｅＶ以内の精度で予測できることが判る。
【００２６】
また、分子軌道計算によれば、表２の選択性の解離種を発生させるために、選ぶべき分子を知ることができる。表３のような解離種、およびそれを発生させる分子の計算から、中性解離に必要なエネルギーは２ｅＶ以上、反結合性軌道への励起に必要な最小エネルギーは５〜１２ｅＶ、解離種のイオン化ポテンシャルは１０〜１３ｅＶであることが判る。
【００２７】
このことから、さらに、イオン解離に必要なエネルギーは１２ｅＶ以上であることが判る。従って、Ｈｅ、Ｎｅからは選択的なイオン解離種および中性解離種と生成が期待でき、Ａｒ、Ｋｒ、Ｘｅからは、選択的中性解離が期待できる。
【００２８】
一方、分子軌道計算により反結合性軌道からの解離を調べると、表２の選択性の解離種を発生する反結合性軌道が各分子に存在するかどうかを調べることができる。そのような反結合性軌道が存在し、その励起エネルギーが希ガスの準安定準位エネルギーに近い分子を表４に示す。調べた分子は、フロン系ガスのうち、ＣＦ₄、ＣＨＦ₃、Ｃ₂Ｆ₄、Ｃ₄Ｆ₈である。
【００２９】
【表４】

【００３０】
準安定状態の希ガスとの相互作用による選択解離を用いる場合、プラズマ中の電子による解離も少数ながら存在する。また、実際のエッチングプロセスでは、イオン入射により非選択性解離種が弾き出される可能性もある。そのため、付着性でエッチング速度の小さいＣＨＦやＣＦを側壁保護のために混合させる必要が生じる場合がある。その場合にはＣＨ₂Ｆ₂からの選択解離を用いればよい。
【００３１】
また、そのような保護性の解離種を併せて用いる場合、非選択性解離種の発生量の比較的小さいＣＨＦ₃の選択解離を用いても所望のエッチングが可能となる。ただし、ＣＦ₄は非選択性解離種の発生量が多いので、組み合わせる場合は保護性ガスの量を多くする必要がある。
【００３２】
さらに、準安定状態の希ガスとの相互作用による選択解離を用いない従来のエッチング方法や、非選択性解離種の発生量が多い選択解離によるエッチング方法と本発明の選択解離によるエッチング方法とを組み合わせても、混合比により解離種の比率を制御することができるので、良好な結果が得られる。
【００３３】
プラズマ中の電子による解離を抑制して準安定状態の希ガスとの相互作用による選択解離を行いたい場合、希ガスプラズマ室と導入ガス分子の解離反応室とを空間的に分離すればよい。両室をグリッドで仕切ることにより、正イオンと電気的に中性な準安定状態の希ガスとを解離反応室内に導入できるので、選択解離とイオンアシストエッチングが可能となる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３５】
（実施の形態１）
図１は、本実施の形態で使用するマイクロ波プラズマエッチング装置１００の概略図である。図中の符号１０１はマイクロ波導波管、１０２ａ、１０２ｂは磁石、１０３はプラズマ生成室、１０６は反応室である。マグネトロンで発生した２．４５ＧＨｚのマイクロ波は、マイクロ波導波管１０１を通じてプラズマ生成室１０３に導入される。プラズマ生成室１０３には、また、ガス導入口１０４を通じて原料ガスＧが導入される。
【００３６】
マイクロ波をプラズマ生成室１０３に導入し、プラズマ生成室１０３の外側に設けた磁石１０２ａ、１０２ｂによって１ＫＧａｕｓ程度の磁場を発生させることにより、磁束密度が８７５Ｇａｕｓ程度のＥＣＲ位置１０５において原料ガスＧが電子サイクロトロン共鳴によりプラズマ化される。
【００３７】
このとき原料ガスＧから生成した中性解離種およびイオン解離種は、反応室１０６の半導体基板（ウエハ）１の表面に輸送される。半導体基板１を支持するウエハ支持台１０７は高周波電源１０８に接続されており、半導体基板１に高周波を印加して自己バイアスを生成し、イオンエネルギーを制御する。
【００３８】
次に、上記マイクロ波プラズマエッチング装置１００を用いた本実施の形態のエッチングプロセスを説明する。このプロセスは、素子分離技術として広く使用されているＬＯＣＯＳ(LOCal Oxidation of Silicon)構造のフィールド絶縁膜に隣接するシリコン基板にコンタクトを取るために、絶縁膜に接続孔を形成するプロセスである。
【００３９】
従来、基板とコンタクトを取るための接続孔は、フィールド絶縁膜とオーバーラップしないようにレイアウトする必要があった。これは、絶縁膜をドライエッチングして接続孔を形成する際、オーバーエッチングによって下地のフィールド絶縁膜が削れてしまうと、基板が露出してフィールド絶縁膜の素子分離特性が劣化してしまうからである。
【００４０】
しかしながら、接続孔とフィールド絶縁膜とのオーバーラップを許容しないレイアウト設計では、リソグラフィ工程のマスク合わせ精度などの制約から、設計ルールが０．３μｍ程度以下のＬＳＩを実現することは困難である。
【００４１】
そこで本実施の形態では、まず図２に示すように、単結晶シリコンからなる半導体基板１の主面にＬＯＣＯＳ構造のフィールド絶縁膜２を形成し、次いでこのフィールド絶縁膜２で囲まれた活性領域に、常法により半導体素子、例えばＭＩＳＦＥＴを形成する。
【００４２】
上記ＭＩＳＦＥＴは、多結晶シリコン膜からなるゲート電極３、酸化シリコン膜からなるゲート絶縁膜４、半導体基板１に形成された一対の半導体領域（ソース領域、ドレイン領域）５、６からなる。また、ゲート電極３の上部および側壁は酸化シリコン膜７で保護される。
【００４３】
次に、半導体基板１の全面に膜厚５００〜２０００Å程度の窒化シリコン膜８をＣＶＤ法により堆積し、さらにその上に膜厚５０００〜１００００Å程度のＢＰＳＧ(Boro Phospho Silicate Glass)膜９をＣＶＤ法により堆積する。
【００４４】
次に、図３に示すように、上記ＢＰＳＧ膜９上にフォトレジストパターン１０を形成する。このフォトレジストパターン１０は、ＭＩＳＦＥＴの一方の半導体領域５の上方に開孔１１を有している。この開孔１１は、その一端が半導体領域５に隣接するフィールド絶縁膜２とオーバーラップするようにレイアウトされる。
【００４５】
次に、上記半導体基板１を前記マイクロ波プラズマエッチング装置１００の反応室１０６に搬入し、フォトレジストパターン１０をマスクにしてＢＰＳＧ膜９をドライエッチングする。このエッチングは、下地の窒化シリコン膜８に対するＢＰＳＧ膜１６の選択比が最大となるような条件で行う。すなわち、原料ガスＧを表５に示すフロン系反応ガスと不活性ガスとの組み合わせからなる混合ガスで構成し、不活性ガスの割合を混合ガス全量の８０％以上とする。また、このときの処理圧力を１００〜５００ｍＴｏｒｒに設定する。
【００４６】
【表５】

【００４７】
図４は、ＢＰＳＧ膜９のエッチングが途中まで進行し、フィールド絶縁膜２上の窒化シリコン膜８が開孔１１の底部に露出した状態を示している。
【００４８】
図５は、ＢＰＳＧ膜９のエッチングが終了した状態を示している。本実施の形態では、窒化シリコン膜８に対する選択比が最大となるような条件でＢＰＳＧ膜９をエッチングするので、窒化シリコン膜８がエッチングのストッパとなり、充分なオーバーエッチングを行ってもフィールド絶縁膜２の削れを防止することができる。
【００４９】
図６は、残った窒化シリコン膜８をエッチングで除去することにより、ＭＩＳＦＥＴの半導体領域５に達する接続孔１２が完成した状態を示している。
【００５０】
窒化シリコン膜８のエッチングは、マイクロ波プラズマエッチング装置１００を使用し、下地の半導体基板１に対する窒化シリコン膜８の選択比が最大となる条件で行う。すなわち、原料ガスＧを表６に示すフロン系反応ガスと不活性ガスとの組み合わせからなる混合ガスで構成し、不活性ガスの割合を混合ガス全量の８０％以上とする。また、このときの処理圧力を１００〜５００ｍＴｏｒｒに設定する。
【００５１】
【表６】

【００５２】
このように、本実施の形態によれば、フィールド絶縁膜２を削ることなく、一部がフィールド絶縁膜２とオーバーラップした接続孔１２を形成することができるので、設計ルールが０．３μｍ程度以下のＬＳＩを実現することができる。
【００５３】
（実施の形態２）
図７は、本実施の形態で使用するプラズマエッチング装置２００の概略図である。このプラズマエッチング装置２００は、石英製の円筒２０１の周囲にアンテナ２０２を設け、このアンテナ２０２に高周波を印加して円筒２０１内に電磁波を導入する構造になっている。真空室２０３の外側には二重のコイル２０４，２０５が設けられ、軸方向に磁界を発生させるようになっている。ガス導入口２０６から導入された原料ガスＧは、この軸方向磁界と高周波とによりプラズマ化され、このとき発生する中性解離種、イオン種が半導体基板１の表面に輸送されてエッチングが行われる。
【００５４】
前記実施の形態１では、ＢＰＳＧ膜９をエッチングする際のマスクとしてフォトレジストパターン１０を使用した。しかし、この場合は、フォトレジストがエッチングされる際に発生する生成物が選択性に及ぼす影響を考慮しなければならない。すなわち、エッチングによって発生する生成物が非選択性の解離種を発生させないようなフォトレジスト材料やエッチング条件を選択する必要がある。
【００５５】
そこで本実施の形態では、図８に示すように、ＢＰＳＧ膜９上に膜厚５００〜２０００Å程度の窒化シリコン膜１３をＣＶＤ法により堆積し、この窒化シリコン膜１３上にフォトレジストパターン１０を形成する。このフォトレジストパターン１０は、ＭＩＳＦＥＴの一方の半導体領域５の上方に開孔１１を有しており、開孔１１の一端は、半導体領域５に隣接するフィールド絶縁膜２とオーバーラップするようにレイアウトされる。
【００５６】
次に、図９に示すように、上記フォトレジストパターン１０をマスクにして窒化シリコン膜１３を一般的なドライエッチング条件でエッチングする。
【００５７】
次に、フォトレジストパターン１０をアッシングで除去した後、窒化シリコン膜１３をマスクにしてＢＰＳＧ膜９をドライエッチングする。このエッチングは、窒化シリコン膜１３（および窒化シリコン膜８）に対するＢＰＳＧ膜９の選択比が最大となるような条件で行う。すなわち、表７に示すフロン系反応ガスと不活性ガスとの混合ガスを使用し、不活性ガスの割合を混合ガス全量の８０％以上として処理圧力１００〜５００ｍＴｏｒｒでエッチングを行う。
【００５８】
【表７】

【００５９】
図１０は、ＢＰＳＧ膜９のエッチングが途中まで進行し、フィールド絶縁膜２上の窒化シリコン膜８が開孔１１の底部に露出した状態を示している。
【００６０】
図１１は、ＢＰＳＧ膜９のエッチングが終了した状態を示している。ＢＰＳＧ膜９のエッチングは、窒化シリコン膜８に対する選択比が最大となるような条件で行うので、窒化シリコン膜８がエッチングのストッパとなり、充分なオーバーエッチングを行ってもフィールド絶縁膜２の削れを防止することができる。
【００６１】
図１２は、残った窒化シリコン膜８、１３をエッチングで除去することにより、ＭＩＳＦＥＴの半導体領域５に達する接続孔１２が完成した状態を示している。
【００６２】
窒化シリコン膜８，１３のエッチングは、前記プラズマエッチング装置２００を使用し、下地の半導体基板１に対する窒化シリコン膜８、１３の選択比が最大となる条件で行う。すなわち、原料ガスＧを表８に示すフロン系反応ガスと不活性ガスとの組み合わせからなる混合ガスで構成し、不活性ガスの割合を混合ガス全量の８０％以上とする。また、このときの処理圧力を１００〜５００ｍＴｏｒｒに設定する。
【００６３】
【表８】

【００６４】
このように、ＢＰＳＧ膜９をエッチングする際のマスクにフォトレジストを使用しない本実施の形態によれば、フォトレジストがエッチングされることによって発生する生成物が選択性に及ぼす影響を排除することができるので、エッチングの選択性をさらに向上させることができる。
【００６５】
（実施の形態３）
図１３は、本実施の形態で使用するマイクロ波プラズマエッチング装置３００の概略図である。図中の符号３０１はマイクロ波導波管、３０２は磁石、３０３はプラズマ生成室である。マグネトロンで発生した２．４５ＧＨｚのマイクロ波は、マイクロ波導波管３０１を通じてプラズマ生成室３０３に導入される。
【００６６】
上記プラズマ生成室３０３では、ガス導入口３０４を通じて導入された不活性ガスのプラズマが形成される。このプラズマ中には、電子、イオン、準安定原子が存在する。
【００６７】
上記プラズマ生成室３０３と反応室３０５との境界には、複数のグリッド電極３０６が設けられており、このグリッド電極３０６の電位を正負交互に切換えることにより、プラズマ中の電子、イオンのうち、イオンのみが反応室３０５に導入される。不活性ガスの準安定原子は、電界の影響を受けないので、等方的に拡散しながら反応室３０５内に導入される。
【００６８】
上記反応室３０５には、ガス導入口３０７を通じて反応ガスが導入され、上記不活性ガスの準安定原子との相互作用によって所定の解離種が生成する。そして、この解離種と前記不活性ガスのイオンとが半導体基板１の表面に輸送されてエッチングが進行する。
【００６９】
次に、上記マイクロ波プラズマエッチング装置３００を用いたエッチングプロセスを説明する。このプロセスは、隣接する２つのＭＩＳＦＥＴのゲート電極の間のシリコン基板にコンタクトを取るために、絶縁膜に接続孔を形成するプロセスである。
【００７０】
例えばゲート電極間のスペースが０．２５μｍ程度まで微細化されるのに対し、接続孔を形成する際に使用するフォトマスクの解像度が０．３μｍ程度であるとすると、このゲート電極間に接続孔を形成することは不可能である。
【００７１】
そこで本実施の形態では、まず図１４に示すように、常法に従って、半導体基板１の主面にフィールド絶縁膜２を形成し、次いでこのフィールド絶縁膜２で囲まれた活性領域に、ゲート電極３、ゲート絶縁膜４、一対の半導体領域（ソース領域、ドレイン領域）５、６からなるＭＩＳＦＥＴを形成する。このとき、隣接するゲート電極３間のスペースは０．２５μｍ程度である。また、ゲート電極３の上部および側壁は酸化シリコン膜７で保護される。
【００７２】
次に、半導体基板１の全面に膜厚５００〜２０００Å程度の窒化シリコン膜１５をＣＶＤ法により堆積し、さらにその上に膜厚５０００〜１００００Å程度のＢＰＳＧ膜１６をＣＶＤ法により堆積する。
【００７３】
次に、図１５に示すように、上記ＢＰＳＧ膜１６上にフォトレジストパターン１７を形成する。このフォトレジストパターン１７は、ＭＩＳＦＥＴの一方の半導体領域６の上方に開孔１８を有している。この開孔１８の直径は、ゲート電極３間のスペース（０．２５μｍ程度）よりも大きい０．３μｍ程度である。すなわち、この開孔１８はその一部がゲート電極３とオーバーラップするようにレイアウトされる。
【００７４】
次に、上記半導体基板１を前記マイクロ波プラズマエッチング装置３００の反応室３０５に搬入し、フォトレジストパターン１７をマスクにしてＢＰＳＧ膜１６をドライエッチングする。このエッチングは、下地の窒化シリコン膜１５に対するＢＰＳＧ膜１６の選択比が最大となるような条件で行う。
【００７５】
すなわち、原料ガスＧを前記表７に示すフロン系反応ガスと不活性ガスとの組み合わせからなる混合ガスで構成し、不活性ガスの割合を混合ガス全量の８０％以上とする。また、このときの処理圧力を１００〜５００ｍＴｏｒｒに設定する。
【００７６】
図１６は、ＢＰＳＧ膜１６のエッチングが途中まで進行し、窒化シリコン膜１５が開孔１８の底部に露出した状態を示している。
【００７７】
図１７は、ＢＰＳＧ膜１６のエッチングが終了した状態を示している。本実施の形態では、窒化シリコン膜１５に対する選択比が最大となるような条件でＢＰＳＧ膜１６をエッチングするので、窒化シリコン膜１５がエッチングのストッパとなり、この結果、充分なオーバーエッチングを行ってもゲート電極３を保護する酸化シリコン膜７の削れを防止することができる。
【００７８】
図１８は、残った窒化シリコン膜１５をエッチングで除去することにより、ＭＩＳＦＥＴの半導体領域６に達する接続孔１９が完成した状態を示している。窒化シリコン膜１５のエッチングは、前記マイクロ波プラズマエッチング装置３００を使用し、下地の半導体基板１に対する窒化シリコン膜１５の選択比が最大となる条件で行う。すなわち、原料ガスＧを前記表８に示すフロン系反応ガスと不活性ガスとの組み合わせからなる混合ガスで構成し、不活性ガスの割合を混合ガス全量の８０％以上とする。また、このときの処理圧力を１００〜５００ｍＴｏｒｒに設定する。
【００７９】
このように、本実施の形態によれば、ゲート電極３を保護する酸化シリコン膜７を削ることなく、ゲート電極３とオーバーラップした接続孔１９を形成することができるので、ゲート電極３間のスペースが０．２５μｍ程度のＬＳＩを実現することができる。
【００８０】
（実施の形態４）
前記実施の形態３では、ＢＰＳＧ膜１６をエッチングする際のマスクとしてフォトレジストパターン１７を使用した。しかし、この場合は、フォトレジストがエッチングされる際に発生する生成物が非選択性の解離種を発生させないように、フォトレジスト材料やエッチング条件を選択する必要がある。
【００８１】
そこで本実施の形態では、図１９に示すように、ＢＰＳＧ膜１６上に膜厚５００〜２０００Å程度の窒化シリコン膜２０をＣＶＤ法により堆積し、この窒化シリコン膜２０上にフォトレジストパターン１７を形成する。
【００８２】
次に、図２０に示すように、上記フォトレジストパターン１７をマスクにして窒化シリコン膜２０を一般的なドライエッチング条件でエッチングする。
【００８３】
次に、フォトレジストパターン１７をアッシングで除去した後、窒化シリコン膜２０をマスクにしてＢＰＳＧ膜１６をドライエッチングする。このエッチングは、前記マイクロ波プラズマエッチング装置３００を使用し、窒化シリコン膜２０（および窒化シリコン膜１５）に対するＢＰＳＧ膜１６の選択比が最大となるような条件で行う。すなわち、前記表７に示すフロン系反応ガスと不活性ガスとの混合ガスを使用し、不活性ガスの割合を混合ガス全量の８０％以上として処理圧力１００〜５００ｍＴｏｒｒでエッチングを行う。
【００８４】
図２１は、ＢＰＳＧ膜１６のエッチングが途中まで進行し、窒化シリコン膜１５が開孔１８の底部に露出した状態を示している。
【００８５】
図２２は、ＢＰＳＧ膜１６のエッチングが終了した状態を示している。ＢＰＳＧ膜１６のエッチングは、窒化シリコン膜１５に対する選択比が最大となるような条件で行うので、窒化シリコン膜１５がエッチングのストッパとなり、充分なオーバーエッチングを行っても、ゲート電極３を保護する酸化シリコン膜７の削れを防止することができる。
【００８６】
図２３は、残った窒化シリコン膜１５、２０をエッチングで除去することにより、ＭＩＳＦＥＴの半導体領域６に達する接続孔１９が完成した状態を示している。窒化シリコン膜１５のエッチングは、前記マイクロ波プラズマエッチング装置３００を使用し、下地の半導体基板１に対する窒化シリコン膜１５の選択比が最大となる条件で行う。すなわち、原料ガスＧを前記表８に示すフロン系反応ガスと不活性ガスとの組み合わせからなる混合ガスで構成し、不活性ガスの割合を混合ガス全量の８０％以上とする。また、このときの処理圧力を１００〜５００ｍＴｏｒｒに設定する。
【００８７】
このように、ＢＰＳＧ膜１６をエッチングする際のマスクにフォトレジストを使用しない本実施の形態によれば、フォトレジストがエッチングされることによって発生する生成物が選択性に及ぼす影響を排除することができるので、エッチングの選択性をさらに向上させることができる。
【００８８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８９】
本発明において使用する反応ガスと不活性ガスは、前記実施の形態１〜４の組合せに限定されるものではなく、例えば表９に示すような組合せも可能である。
【００９０】
【表９】

【００９１】
上記表９に示した反応ガスと不活性ガスを、
Ａ：選択解離種のみを発生する不活性ガスと反応ガス種の組合せの集合
Ｂ：選択性と保護性の解離種を発生する不活性ガスと反応ガス種の組合せの集合
Ｃ：選択性と少量の非選択性の解離種を発生する不活性ガスと反応ガス種の組合せの集合
Ｄ：選択性と多量の非選択性の解離種を発生する不活性ガスと反応ガス種の組合せの集合
Ｅ：プラズマにより解離する反応ガス種の集合
とすると、本発明において使用する反応ガスと不活性ガスの組合せは、Ａの要素およびその組合せ、ＡとＢの合併集合においてＡの要素を含む要素の組合せ、ＡとＢとＣの合併集合においてＡの要素を含む要素の組合せ、ＡとＢとＤの合併集合においてＡの要素を含む要素の組合せ、ＡとＢとＣとＤの合併集合においてＡの要素を含む要素の組合せ、ＡとＢとＣとＤとＥの合併集合においてＡの要素を含む要素の組合せなどを含むものである。
【００９２】
本実施の形態において開示される発明のうち、代表的なものについて簡単に説明すれば、以下のとおりである。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）先行する膜のパターニングが完了したウエハの第１の主面上に、酸化シリコン膜を含む第１の絶縁膜を形成する工程、
（ｂ）前記第１の絶縁膜上に、第２の絶縁膜を含む第１の膜パターンを形成する工程、
（ｃ）前記ウエハの第１の主面側に対して、炭素数が３以上の環状パーフルオロカーボンガスを含む反応ガス、および不活性ガスを５０％以上含む混合ガス雰囲気中において、前記第１の膜パターンがある状態で、イオンアシストエッチングを実行することにより、前記第１の絶縁膜をパターニングする工程。
２．第１項記載の半導体集積回路装置の製造方法において、前記不活性ガスは、アルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
３．第１項または第２項記載の半導体集積回路装置の製造方法において、前記不活性ガスは、前記混合ガス雰囲気の８０％以上を占めることを特徴とする半導体集積回路装置の製造方法。
４．第１項、第２項または第３項記載の半導体集積回路装置の製造方法において、前記環状パーフルオロカーボンガスの炭素数は、４以上であることを特徴とする半導体集積回路装置の製造方法。
５．第１項、第２項、第３項または第４項記載の半導体集積回路装置の製造方法において、前記環状パーフルオロカーボンガスは、Ｃ₄Ｆ₈であることを特徴とする半導体集積回路装置の製造方法。
６．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）先行する膜のパターンニングが完了したウエハの第１の主面上に、窒化シリコン膜を含む第１の絶縁膜を形成する工程、
（ｂ）前記第１の絶縁膜上に、第２の絶縁膜を含む第１の膜パターンを形成する工程、
（ｃ）前記ウエハの第１の主面側に対して、フルオロカーボンガスを含む反応ガス、および不活性ガスを８０％以上含む混合ガス雰囲気中において、前記第１の膜パターンがある状態で、イオンアシストエッチングを実行することにより、前記第１の膜をパターニングする工程。
７．第６項記載の半導体集積回路装置の製造方法において、前記不活性ガスは、アルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
８．第６項または第７項記載の半導体集積回路装置の製造方法において、前記フルオロカーボンガスの炭素数は、１であることを特徴とする半導体集積回路装置の製造方法。
９．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）先行する膜のパターニングが完了したウエハの第１の主面上に、窒化シリコン膜を含む第１の絶縁膜を形成する工程：
（ｂ）前記第１の絶縁膜上に、酸化シリコン膜を含む第２の絶縁膜を形成する工程：
（ｃ）前記第２の絶縁膜上に、ホール開口パターンを有する第１膜パターンを形成する工程：
（ｄ）前記ウエハの第１の主面側に対して、炭素数が３以上の環状パーフルオロカーボンガスを含む反応ガス、および不活性ガスを５０％以上含む混合ガス雰囲気中において、前記第１膜パターンがある状態で、前記窒化シリコン膜をエッチングストッパとしてイオンアシストエッチングを実行することにより、前記第２の絶縁膜に、前記第１の絶縁膜に達するホール開口を形成する工程：
（ｅ）前記第２の絶縁膜に前記第１の絶縁膜に達する前記ホール開口が形成された前記ウエハの前記第１の主面側に対して、フルオロカーボンガスを含む反応ガス、および不活性ガスを８０％以上含む混合ガス雰囲気中において、イオンアシストエッチングを実行することにより、前記第２の絶縁膜の前記ホール開口を前記第１の絶縁膜の下地層に達するように延長する工程。
１０．第９項記載の半導体集積回路装置の製造方法において、前記工程（ｄ）の前記不活性ガスは、アルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
１１．第９項または第１０項記載の半導体集積回路装置の製造方法において、前記工程（ｄ）の前記不活性ガスは、前記混合ガス雰囲気の８０％以上を占めることを特徴とする半導体集積回路装置の製造方法。
１２．第９項、第１０項または第１１項記載の半導体集積回路装置の製造方法において、前記環状パーフルオロカーボンガスの炭素数は、４以上であることを特徴とする半導体集積回路装置の製造方法。
１３．第９項、第１０項、第１１項または第１２項記載の半導体集積回路装置の製造方法において、前記第１膜パターンは、無機材質からなることを特徴とする半導体集積回路装置の製造方法。
１４．第９項から第１３項のいずれか一項に記載の半導体集積回路装置の製造方法において、前記第１の絶縁膜の下地層は、前記ウエハの前記第１の主面のシリコン表面であることを特徴とする半導体集積回路装置の製造方法。
１５．第９項から第１４項のいずれか一項に記載の半導体集積回路装置の製造方法において、前記環状パーフルオロカーボンガスは、Ｃ₄Ｆ₈であることを特徴とする半導体集積回路装置の製造方法。
１６．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）相互に近接する第１および第２のゲート電極がパターニングされたウエハの第１の主面上に、窒化シリコン膜を含む第１の絶縁膜を形成する工程、
（ｂ）前記第１の絶縁膜上に、酸化シリコン膜を含む第２の絶縁膜を形成する工程、
（ｃ）前記第２の絶縁膜上に、ホール開ロパターンを有する第１膜パターンを形成する工程、
（ｄ）前記ウエハの第１の主面側に対して、炭素数が３以上の環状パーフルオロカーボンガスを含む反応ガス、および不活性ガスを５０％以上含む混合ガス雰囲気中において、前記第１膜パターンがある状態で、前記窒化シリコン膜をエッチングストッパとしてドライエッチングを実行することにより、前記第２の絶縁膜に、前記第１の絶縁膜に達するホール開口を形成する工程、
（ｅ）前記第２の絶縁膜に前記第１の絶縁膜に達する前記ホール開口が形成された前記ウエハの前記第１の主面側に対して、フルオロカーボンガスを含む反応ガス、および不活性ガスを８０％以上含む混合ガス雰囲気中において、ドライエッチングを実行することにより、前記第２の絶縁膜の前記ホール開口を、前記第１および第２のゲート電極間において、前記第１の絶縁膜の下地層に達するように延長する工程。
１７．第１６項記載の半導体集積回路装置の製造方法において、前記工程（ｄ）の前記不活性ガスは、アルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
１８．第１６項または第１７項記載の半導体集積回路装置の製造方法において、前記環状パーフルオロカーボンガスの炭素数は、４以上であることを特徴とする半導体集積回路装置の製造方法。
１９．第１６項、第１７項または第１８項記載の半導体集積回路装置の製造方法において、前記工程（ｅ）の前記フルオロカーボンガスは、アルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
２０．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）相互に近接する第１のゲート電極および素子分離絶縁領域がパターニングされたウエハの第１の主面上に、窒化シリコン膜を含む第１の絶縁膜を形成する工程、
（ｂ）前記第１の絶縁膜上に、酸化シリコン膜を含む第２の絶縁膜を形成する工程、
（ｃ）前記第２の絶縁膜上に、ホール開ロパターンを有する第１膜パターンを形成する工程、
（ｄ）前記ウエハの第１の主面側に対して、炭素数が３以上の環状パーフルオロカーボンガスを含む反応ガス、および不活性ガスを５０％以上含む混合ガス雰囲気中において、前記第１膜パターンがある状態で、前記窒化シリコン膜をエッチングストッパとしてドライエッチングを実行することにより、前記第２の絶縁膜に、前記第１の絶縁膜に達するホール開口を形成する工程、
（ｅ）前記第２の絶縁膜に前記第１の絶縁膜に達する前記ホール開口が形成された前記ウエハの前記第１の主面側に対して、フルオロカーボンガスを含む反応ガス、および不活性ガスを８０％以上含む混合ガス雰囲気中において、ドライエッチングを実行することにより、前記第２の絶縁膜の前記ホール開口を、前記第１のゲート電極および前記素子分離絶縁領域間において、前記第１の絶縁膜の下地層に達するように延長する工程。
２１．第２０項記載の半導体集積回路装置の製造方法において、前記工程（ｄ）の前記不活性ガスは、アルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
２２．第２０項または第２１項記載の半導体集積回路装置の製造方法において、前記環状パーフルオロカーボンガスの炭素数は、４以上であることを特徴とする半導体集積回路装置の製造方法。
２３．第２０項、第２１項または第２２項記載の半導体集積回路装置の製造方法において、前記工程（ｅ）の前記不活性ガスは、アルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
【００９３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００９４】
本発明によれば、反応ガスの解離種の組成制御を精密に行うことができ、高精度、高選択比のエッチングを実現することができるので、半導体集積回路装置の微細化、高集積化を促進することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１で使用するマイクロ波プラズマエッチング装置の概略図である。
【図２】本発明の実施の形態１である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図３】本発明の実施の形態１である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図４】本発明の実施の形態１である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図５】本発明の実施の形態１である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図６】本発明の実施の形態１である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図７】本発明の実施の形態２で使用するプラズマエッチング装置の概略図である。
【図８】本発明の実施の形態２である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図９】本発明の実施の形態２である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の実施の形態２である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の実施の形態２である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の実施の形態２である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１３】本発明の実施の形態３で使用するマイクロ波プラズマエッチング装置の概略図である。
【図１４】本発明の実施の形態３である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１５】本発明の実施の形態３である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１６】本発明の実施の形態３である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１７】本発明の実施の形態３である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１８】本発明の実施の形態３である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図１９】本発明の実施の形態４である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の実施の形態４である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２１】本発明の実施の形態４である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２２】本発明の実施の形態４である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【図２３】本発明の実施の形態４である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
【符号の説明】
１半導体基板（ウエハ）
２フィールド絶縁膜
３ゲート電極
４ゲート絶縁膜
５半導体領域
６半導体領域
７酸化シリコン膜
８窒化シリコン膜
９ＢＰＳＧ膜
１０フォトレジストパターン
１１開孔
１２接続孔
１３窒化シリコン膜
１５窒化シリコン膜
１６ＢＰＳＧ膜
１７フォトレジストパターン
１８開孔
１９接続孔
２０窒化シリコン膜
１００マイクロ波プラズマエッチング装置
１０１マイクロ波導波管
１０２ａ磁石
１０２ｂ磁石
１０３プラズマ生成室
１０４ガス導入口
１０５ＥＣＲ位置
１０６反応室
１０７ウエハ支持台
１０８高周波電源
２００プラズマエッチング装置
２０１円筒
２０２アンテナ
２０３真空室
２０４コイル
２０５コイル
２０６ガス導入口
３００マイクロ波プラズマエッチング装置
３０１マイクロ波導波管
３０２磁石
３０３プラズマ生成室
３０４ガス導入口
３０５反応室
３０６グリッド電極
３０７ガス導入口[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technology for manufacturing a semiconductor integrated circuit device, and more particularly to a technology for dry etching a thin film on a semiconductor wafer using radicals or ions in plasma.
[0002]
[Prior art]
Processing of a silicon oxide film, which is a typical insulating film used in LSI manufacturing, is usually performed using a dry etching apparatus (plasma etching apparatus) using a plasma process (for example, Patent Document 1).
[0003]
In an etching process using a magnetic field microwave plasma etching apparatus, which is one of typical plasma etching apparatuses, first, a vacuum chamber composed of a reaction chamber (etching chamber) and a discharge chamber of the etching apparatus is evacuated by an exhaust system ( About 10^-6Torr) and then the reaction gas is passed through a needle valve at a predetermined pressure (approximately 10^-Five-10^-1Torr) is introduced into the vacuum chamber.
[0004]
For etching a silicon oxide film deposited on a silicon wafer, as a reactive gas, for example, CF_Four, C₂F₆, C_ThreeF₈, C_FourF₈Fluorocarbon gas such as CHF and CHF_Three, CH₂F₂A hydrogen-containing fluorocarbon-based gas or a mixed gas with hydrogen is used. Hereinafter, these fluorocarbon gases are collectively referred to as chlorofluorocarbon gases.
[0005]
A microwave of 1 to 10 GHz (usually 2.45 GHz) generated by a microwave oscillator (usually a magnetron) is introduced into a discharge tube that propagates through a waveguide and forms a discharge chamber. The discharge tube is made of an insulator (usually quartz or alumina) to allow microwaves to pass through.
[0006]
A magnetic field is formed in part of the discharge chamber and the reaction chamber by an electromagnet and a permanent magnet. When a microwave electric field is introduced into the discharge chamber in this state, a magnetic field microwave discharge is generated by the synergistic action of the magnetic field and the microwave electric field, and plasma is formed.
[0007]
At this time, the reactive gas is dissociated in the plasma, and various radicals and ions are generated. The dissociation of the reaction gas occurs because electrons in the reaction gas molecules collide with electrons in the plasma or absorb light to be excited to antibonding orbitals. These dissociated species are supplied to the surface of the silicon oxide film, and each dissociated species is involved in the etching of the silicon oxide film while affecting the dry etching characteristics in a complicated manner.
[0008]
[Patent Document 1]
Japanese Patent Laid-Open No. 3-109728
[0009]
[Problems to be solved by the invention]
In an electronic device such as a silicon LSI or TFT (thin film transistor), a silicon oxide film as a dry etching material is a silicon film (a silicon substrate, a silicon epitaxial film, a polycrystalline silicon film, etc.), a silicon nitride film, or a laminated film thereof. It has a structure deposited on the top.
[0010]
In highly integrated electronic devices, it is possible to open a contact hole with a diameter of 0.5 μm or less and a high aspect ratio (hole depth / hole diameter) by dry etching on this silicon oxide film. An etching technique with a high accuracy and a high selection ratio is required to minimize the etching amount of the underlying silicon film, silicon nitride film, or laminated film thereof.
[0011]
In order to realize such etching, it is necessary to precisely control the composition of dissociated species of the reaction gas. However, such control is difficult in the conventional etching method using dissociation of reactive gas molecules due to collision of electrons in plasma.
[0012]
This is because selective excitation by electrons can be realized only in the lowest energy antibonding orbital, and the electrons of uniform energy necessary for the excitation cannot be obtained in the plasma. For this reason, it is necessary to generate and enter uniform energy electrons externally, or to introduce a uniform energy light source into the plasma. However, in this case, the cost of the etching apparatus is significantly increased.
[0013]
An object of the present invention is to provide a technique capable of realizing high-selectivity and high-precision etching.
[0014]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0015]
[Means for Solving the Problems]
Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
A method for manufacturing a semiconductor integrated circuit device according to one aspect of the present application includes the following steps.
(A) forming a silicon nitride film on the first main surface of the wafer which is close to each other and patterned with the first and second gate electrodes each covered with an insulating film;
(B) forming a silicon oxide film on the silicon nitride film;
(C) forming a first film pattern having an opening pattern on the silicon oxide film;
(D) A first reaction gas containing a perfluorocarbon gas having 3 to 6 carbon atoms and an argon gas containing 80% or more of the total gas composition with respect to the first main surface side of the wafer. A connection hole reaching the silicon nitride film in the silicon oxide film by performing a first dry etching using the silicon nitride film as an etching stopper in a gas atmosphere with the first film pattern. Forming a process,
(E) A second reaction gas different from the first reaction gas is applied to the first main surface side of the wafer in which the connection hole reaching the silicon nitride film is formed in the silicon oxide film. By performing a second dry etching in a second gas atmosphere, the connection hole of the silicon oxide film is formed between the first and second gate electrodes as a base layer of the silicon nitride film. The process of extending to reach.
The outline of the present invention other than the above-described invention will be briefly described as follows.
(1) The method for manufacturing a semiconductor integrated circuit device according to the present invention requires an inert gas excited to a metastable state in plasma when dry etching a thin film on a semiconductor substrate, and dry etching of the thin film. The desired dissociated species is selectively obtained by interacting with the reaction gas.
(2). The method of manufacturing a semiconductor integrated circuit device of the present invention is the manufacturing method of (1), wherein a plasma generation chamber and a reaction chamber of a plasma dry etching apparatus are separated, and electrons in the plasma are introduced into the reaction chamber. By preventing this from happening, dissociation of the reaction gas due to collision with electrons is reduced.
(3) The method for manufacturing a semiconductor integrated circuit device according to the present invention provides a method in which an inert gas excited to a metastable state in a plasma and a chlorofluorocarbon gas are mutually interacted when dry etching a silicon oxide film on a semiconductor substrate. The desired dissociated species is selectively obtained by acting.
(4) The semiconductor integrated circuit device manufacturing method of the present invention is the manufacturing method of (3), wherein the fluorocarbon gas is a chain perfluorocarbon having 2 or more carbon atoms.
(5) A method for producing a semiconductor integrated circuit device according to the present invention is the production method of (3), wherein the fluorocarbon gas is a chain perfluorocarbon having 2 to 6 carbon atoms.
(6) A method for producing a semiconductor integrated circuit device according to the present invention is the method for producing a semiconductor integrated circuit device according to (3), wherein the fluorocarbon gas is cyclic perfluorocarbon having 3 or more carbon atoms.
(7) A method for manufacturing a semiconductor integrated circuit device according to the present invention is the manufacturing method of (3), wherein the inert gas is selected from the group consisting of He, Ne, Ar, Kr and Xe. It is a rare gas that is more than seeds.
(8) A method for manufacturing a semiconductor integrated circuit device according to the present invention is to obtain dissociated species having a high selectivity with respect to silicon nitride in the manufacturing method of (3).
(9). The method of manufacturing a semiconductor integrated circuit device according to the present invention is the manufacturing method of (3), wherein the ratio of the inert gas is 50% or more of the total gas flow rate, and the processing pressure is in the range of 100 mTorr to 1 Torr. To do.
(10). The method of manufacturing a semiconductor integrated circuit device according to the present invention is the manufacturing method of (3), wherein the ratio of the inert gas is 80% or more of the total gas flow rate, and the processing pressure is in the range of 100 mTorr to 500 mTorr. To do.
(11) A method for manufacturing a semiconductor integrated circuit device according to the present invention uses an inorganic material as a mask for dry etching in the method (3).
(12) A method for manufacturing a semiconductor integrated circuit device according to the present invention provides a method in which an inert gas excited to a metastable state in a plasma and a chlorofluorocarbon gas are mutually interacted when dry-etching a silicon nitride film on a semiconductor substrate. The desired dissociated species is selectively obtained by acting.
(13). The method of manufacturing a semiconductor integrated circuit device according to the present invention is the manufacturing method of (12), wherein the inert gas is one or more selected from the group consisting of He, Ar, Kr and Xe. By using a rare gas and difluoromethane as the fluorocarbon gas, a dissociated species having a high selectivity with respect to silicon is obtained.
(14). The method of manufacturing a semiconductor integrated circuit device according to the present invention is the manufacturing method of (13), wherein the ratio of the inert gas is 80% or more of the total gas flow rate, and the processing pressure is in the range of 100 mTorr to 500 mTorr. To do.
(15) A manufacturing method of a semiconductor integrated circuit device of the present invention includes the following steps (a) to (d).
(A) forming a semiconductor element in an active region surrounded by the field insulating film after forming a LOCOS structure field insulating film on the main surface of the semiconductor substrate;
(B) depositing a second insulating film having an etching rate different from that of the first insulating film on the first insulating film after depositing a first insulating film on the entire surface of the semiconductor substrate;
(C) The inert gas excited to a metastable state in the plasma and the chlorofluorocarbon gas interact with each other so that the selectivity of the second insulating film with respect to the first insulating film is maximized. Selectively generating dissociated species, and etching the second insulating film using the dissociated species,
(D) A dissociated species that maximizes the selectivity of the first insulating film to the semiconductor substrate by interacting an inert gas excited to a metastable state in plasma with a fluorocarbon gas. And forming a contact hole connected to the semiconductor element and partially overlapping with the field insulating film by etching the first insulating film using the dissociated species. .
(16). The method of manufacturing a semiconductor integrated circuit device according to the present invention is the method of (15), wherein the second insulating film is etched using an inorganic material formed on the second insulating film as a mask. Is.
(17) A method for manufacturing a semiconductor integrated circuit device according to the present invention is such that the diameter of the contact hole is 0.3 μm or less in the manufacturing method of (15).
(18) A method for manufacturing a semiconductor integrated circuit device according to the present invention is the method for manufacturing a semiconductor integrated circuit device according to (16), wherein the mask made of the inorganic material is formed of the same material as the first insulating film.
(19) A method for manufacturing a semiconductor integrated circuit device of the present invention includes the following steps (a) to (d).
(A) forming a MISFET on the main surface of the semiconductor substrate;
(B) depositing a second insulating film having an etching rate different from that of the first insulating film on the first insulating film after depositing a first insulating film on the entire surface of the semiconductor substrate;
(C) The inert gas excited to a metastable state in the plasma and the chlorofluorocarbon gas interact with each other so that the selectivity of the second insulating film with respect to the first insulating film is maximized. Selectively generating dissociated species, and etching the second insulating film using the dissociated species,
(D) A dissociated species that maximizes the selectivity of the first insulating film to the semiconductor substrate by interacting an inert gas excited to a metastable state in plasma with a fluorocarbon gas. Are selectively generated, and the first insulating film is etched using the dissociated species, thereby being connected to the semiconductor substrate between the gate electrode of the MISFET and the gate electrode of the MISFET adjacent thereto, and Forming a contact hole partially overlapping the gate electrode.
(20). The method of manufacturing a semiconductor integrated circuit device according to the present invention is the method of (19), wherein the second insulating film is etched using an inorganic material formed on the second insulating film as a mask. Is.
(21) A method of manufacturing a semiconductor integrated circuit device according to the present invention is the method of (19), wherein the diameter of the contact hole is 0.25 μm or less.
(22) A method for manufacturing a semiconductor integrated circuit device according to the present invention is the method (20), wherein the mask made of the inorganic material is formed of the same material as the first insulating film.
[0016]
The inert gas is excited to a metastable state in which the transition to the ground state is prohibited by the interaction with the plasma. Since the spontaneous emission lifetime of the metastable state (average time to naturally transition to the ground state) is on the order of 1 second, a large amount of inert gas in the metastable state can exist in the reaction chamber. The metastable state inert gas releases energy by collision and transitions to the ground state. This released energy is uniform and can selectively excite the reaction gas molecules.
[0017]
The action of a rare gas, which is a typical example of an inert gas, will be described. Table 1 shows metastable level energies (Note 1) of rare gases (He, Ne, Ar, Kr, Xe).
[0018]
[Table 1]

[0019]
(Note 1) J.S.Chang, R.M.Hobson, Yumi Ichikawa, Teruo Kaneda, “Atomic and molecular processes of ionized gases” p.142 (Tokyo Denki University Press, 1982)
As shown in Table 1, the types of metastable states in which any rare gas can be used are limited. Therefore, there exists an antibonding orbital of a fluorocarbon gas molecule introduced at a location that matches the metastable level energy of the rare gas, and the dissociated species from the antibonding orbital must be suitable for etching.
[0020]
In addition, as characteristics of dissociated species used for etching the silicon oxide film, it is necessary to know adhesion, etching property, selectivity and the like. Table 2 shows the dissociated species belonging to each characteristic.
[0021]
[Table 2]

[0022]
In order to improve the selectivity, non-selective dissociated species should be eliminated. In order to maintain the etching shape accuracy, a dissociated species having both selectivity and adhesion should be used. From the characteristics shown in Table 2, it can be seen that the dissociated species in the selectivity column are preferable. The etching rate can be obtained by ordinary apparatus control such as the amount of reaction gas introduced, the mixing ratio thereof, and the power.
[0023]
Dissociation from antibonding orbitals can be known by molecular orbital calculation (Note 2). The calculation accuracy can be evaluated by calculating the metastable state of the rare gas and the known reaction of the molecule. Monosilane (SiH_FourTable 3 shows the measurement results (Note 3) of the reaction and the calculation results.
[0024]
[Table 3]

[0025]
(Note 2) K. Kobayashi, N. Kurita, H. Kumahora, and K. Tago, Phys. Rev. B45, 11299 (1992); K. Kobayashi, N. Kurita, H. Kumahora, and K. Tago, Phys Rev. A43, 5810 (1991); K. Tago, H. Kumahora, N. Sadaoka, and K. Kobayashi, Int. J. Supercomp. Appl. 2, (1988) 58
(Note 3) M. Tsuji, K. Kobayashi, S. Yamaguchi, and Y. Nishimura, Che. Phys. Lett. 158, 470 (1989)
From Table 3, it can be seen that molecular orbital calculations can predict the energy of the antibonding orbitals of molecules with an accuracy within 1 eV.
[0026]
Further, according to molecular orbital calculation, it is possible to know the molecule to be selected in order to generate the selective dissociation species shown in Table 2. From the calculation of dissociated species as shown in Table 3 and the molecules that generate them, the energy required for neutral dissociation is 2 eV or more, the minimum energy required for excitation to antibonding orbitals is 5 to 12 eV, and ionization of dissociated species It can be seen that the potential is 10 to 13 eV.
[0027]
This further shows that the energy required for ion dissociation is 12 eV or more. Accordingly, selective ion dissociation species and neutral dissociation species can be expected from He and Ne, and selective neutral dissociation can be expected from Ar, Kr, and Xe.
[0028]
On the other hand, when the dissociation from the antibonding orbitals is examined by molecular orbital calculation, it is possible to check whether or not each molecule has antibonding orbitals that generate the selective dissociation species shown in Table 2. Table 4 shows molecules in which such antibonding orbitals exist and whose excitation energy is close to the metastable level energy of a rare gas. The investigated molecule is CF_Four, CHF_Three, C₂F_Four, C_FourF₈It is.
[0029]
[Table 4]

[0030]
When selective dissociation by interaction with a metastable rare gas is used, there are a small number of dissociations due to electrons in the plasma. In the actual etching process, non-selective dissociation species may be ejected by ion incidence. For this reason, it may be necessary to mix CHF or CF having a low etching rate with adhesion for protecting the sidewall. In that case, CH₂F₂Selective dissociation from can be used.
[0031]
In addition, when such protective dissociated species are used together, CHF with a relatively small amount of non-selective dissociated species generated is generated._ThreeEven if the selective dissociation is used, desired etching can be performed. However, CF_FourSince a large amount of non-selective dissociated species is generated, it is necessary to increase the amount of protective gas when combined.
[0032]
Furthermore, the conventional etching method that does not use selective dissociation by interaction with a metastable rare gas, the selective dissociation etching method that generates a large amount of non-selective dissociation species, and the selective dissociation etching method of the present invention are used. Even when combined, the ratio of dissociated species can be controlled by the mixing ratio, so that a good result can be obtained.
[0033]
When selective dissociation by interaction with a metastable rare gas is desired while suppressing dissociation by electrons in the plasma, the rare gas plasma chamber and the dissociation reaction chamber of the introduced gas molecules may be spatially separated. By partitioning both chambers with a grid, positive ions and an electrically neutral metastable rare gas can be introduced into the dissociation reaction chamber, thereby enabling selective dissociation and ion-assisted etching.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0035]
(Embodiment 1)
FIG. 1 is a schematic diagram of a microwave plasma etching apparatus 100 used in the present embodiment. In the figure, reference numeral 101 is a microwave waveguide, 102a and 102b are magnets, 103 is a plasma generation chamber, and 106 is a reaction chamber. The 2.45 GHz microwave generated by the magnetron is introduced into the plasma generation chamber 103 through the microwave waveguide 101. The source gas G is also introduced into the plasma generation chamber 103 through the gas inlet 104.
[0036]
By introducing a microwave into the plasma generation chamber 103 and generating a magnetic field of about 1 KGaus by the

magnets

102 a and 102 b provided outside the plasma generation chamber 103, the source gas G becomes an electron at an ECR position 105 with a magnetic flux density of about 875 Gaus. Plasma is generated by cyclotron resonance.
[0037]
At this time, the neutral dissociation species and ion dissociation species generated from the source gas G are transported to the surface of the semiconductor substrate (wafer) 1 in the reaction chamber 106. A wafer support 107 that supports the semiconductor substrate 1 is connected to a high-frequency power source 108 and applies a high frequency to the semiconductor substrate 1 to generate a self-bias and control ion energy.
[0038]
Next, the etching process of this embodiment using the microwave plasma etching apparatus 100 will be described. This process is a process for forming a connection hole in an insulating film in order to contact a silicon substrate adjacent to a field insulating film having a LOCOS (LOCal Oxidation of Silicon) structure widely used as an element isolation technique.
[0039]
Conventionally, connection holes for making contact with a substrate have to be laid out so as not to overlap the field insulating film. This is because when the insulating film is dry etched to form the connection hole, if the underlying field insulating film is scraped off by overetching, the substrate is exposed and the element isolation characteristics of the field insulating film deteriorate. is there.
[0040]
However, in a layout design that does not allow overlap between the connection hole and the field insulating film, it is difficult to realize an LSI having a design rule of about 0.3 μm or less due to restrictions such as mask alignment accuracy in the lithography process.
[0041]
Therefore, in the present embodiment, first, as shown in FIG. 2, a field insulating film 2 having a LOCOS structure is formed on the main surface of a semiconductor substrate 1 made of single crystal silicon, and then an active region surrounded by the field insulating film 2 Then, a semiconductor element such as a MISFET is formed by a conventional method.
[0042]
The MISFET includes a gate electrode 3 made of a polycrystalline silicon film, a gate insulating film 4 made of a silicon oxide film, and a pair of semiconductor regions (source region and drain region) 5 and 6 formed on the semiconductor substrate 1. Further, the upper part and the side wall of the gate electrode 3 are protected by the silicon oxide film 7.
[0043]
Next, a silicon nitride film 8 having a film thickness of about 500 to 2000 mm is deposited on the entire surface of the semiconductor substrate 1 by a CVD method, and a BPSG (Boro Phospho Silicate Glass) film 9 having a film thickness of about 5000 to 10,000 mm is further formed thereon by the CVD method. It accumulates by.
[0044]
Next, as shown in FIG. 3, a photoresist pattern 10 is formed on the BPSG film 9. This photoresist pattern 10 has an opening 11 above one semiconductor region 5 of the MISFET. The opening 11 is laid out so that one end thereof overlaps the field insulating film 2 adjacent to the semiconductor region 5.
[0045]
Next, the semiconductor substrate 1 is carried into the reaction chamber 106 of the microwave plasma etching apparatus 100, and the BPSG film 9 is dry etched using the photoresist pattern 10 as a mask. This etching is performed under conditions that maximize the selectivity of the BPSG film 16 to the underlying silicon nitride film 8. That is, the raw material gas G is composed of a mixed gas composed of a combination of a fluorocarbon reaction gas and an inert gas shown in Table 5, and the ratio of the inert gas is 80% or more of the total amount of the mixed gas. Further, the processing pressure at this time is set to 100 to 500 mTorr.
[0046]
[Table 5]

[0047]
FIG. 4 shows a state where the etching of the BPSG film 9 has progressed halfway and the silicon nitride film 8 on the field insulating film 2 is exposed at the bottom of the opening 11.
[0048]
FIG. 5 shows a state where the etching of the BPSG film 9 has been completed. In the present embodiment, since the BPSG film 9 is etched under the condition that the selection ratio with respect to the silicon nitride film 8 is maximized, the silicon nitride film 8 serves as an etching stopper, and even if sufficient over-etching is performed, the field insulating film 2 can be prevented.
[0049]
FIG. 6 shows a state where the connection hole 12 reaching the semiconductor region 5 of the MISFET is completed by removing the remaining silicon nitride film 8 by etching.
[0050]
Etching of the silicon nitride film 8 is performed using a microwave plasma etching apparatus 100 under the condition that the selectivity of the silicon nitride film 8 to the underlying semiconductor substrate 1 is maximized. That is, the raw material gas G is composed of a mixed gas composed of a combination of a fluorocarbon reactive gas and an inert gas shown in Table 6, and the ratio of the inert gas is 80% or more of the total amount of the mixed gas. Further, the processing pressure at this time is set to 100 to 500 mTorr.
[0051]
[Table 6]

[0052]
As described above, according to the present embodiment, the connection hole 12 that partially overlaps the field insulating film 2 can be formed without cutting the field insulating film 2, so that the design rule is about 0.3 μm. The following LSI can be realized.
[0053]
(Embodiment 2)
FIG. 7 is a schematic diagram of a plasma etching apparatus 200 used in the present embodiment. The plasma etching apparatus 200 has a structure in which an antenna 202 is provided around a quartz cylinder 201 and electromagnetic waves are introduced into the cylinder 201 by applying a high frequency to the antenna 202.

Double coils

204 and 205 are provided outside the vacuum chamber 203 so as to generate a magnetic field in the axial direction. The source gas G introduced from the gas introduction port 206 is turned into plasma by this axial magnetic field and high frequency, and the neutral dissociation species and ion species generated at this time are transported to the surface of the semiconductor substrate 1 for etching. .
[0054]
In the first embodiment, the photoresist pattern 10 is used as a mask when the BPSG film 9 is etched. However, in this case, the effect of the product generated when the photoresist is etched on the selectivity must be considered. That is, it is necessary to select a photoresist material and etching conditions so that a product generated by etching does not generate non-selective dissociated species.
[0055]
Therefore, in this embodiment, as shown in FIG. 8, a silicon nitride film 13 having a thickness of about 500 to 2000 mm is deposited on the BPSG film 9 by the CVD method, and a photoresist pattern 10 is formed on the silicon nitride film 13. To do. The photoresist pattern 10 has an opening 11 above one semiconductor region 5 of the MISFET, and one end of the opening 11 is laid out so as to overlap the field insulating film 2 adjacent to the semiconductor region 5. Is done.
[0056]
Next, as shown in FIG. 9, the silicon nitride film 13 is etched under general dry etching conditions using the photoresist pattern 10 as a mask.
[0057]
Next, after removing the photoresist pattern 10 by ashing, the BPSG film 9 is dry-etched using the silicon nitride film 13 as a mask. This etching is performed under conditions that maximize the selectivity of the BPSG film 9 to the silicon nitride film 13 (and the silicon nitride film 8). That is, the etching is performed at a processing pressure of 100 to 500 mTorr using a mixed gas of a fluorocarbon reactive gas and an inert gas shown in Table 7, with the ratio of the inert gas being 80% or more of the total amount of the mixed gas.
[0058]
[Table 7]

[0059]
FIG. 10 shows a state where the etching of the BPSG film 9 has progressed partway and the silicon nitride film 8 on the field insulating film 2 is exposed at the bottom of the opening 11.
[0060]
FIG. 11 shows a state where the etching of the BPSG film 9 has been completed. Since the etching of the BPSG film 9 is performed under the condition that the selection ratio with respect to the silicon nitride film 8 is maximized, the silicon nitride film 8 serves as an etching stopper, and the field insulating film 2 is removed even if sufficient over-etching is performed. Can be prevented.
[0061]
FIG. 12 shows a state in which the connection holes 12 reaching the semiconductor region 5 of the MISFET are completed by removing the remaining

silicon nitride films

8 and 13 by etching.
[0062]
The etching of the

silicon nitride films

8 and 13 is performed using the plasma etching apparatus 200 under the condition that the selectivity of the

silicon nitride films

8 and 13 with respect to the underlying semiconductor substrate 1 is maximized. That is, the raw material gas G is composed of a mixed gas composed of a combination of a fluorocarbon reaction gas and an inert gas shown in Table 8, and the ratio of the inert gas is 80% or more of the total amount of the mixed gas. Further, the processing pressure at this time is set to 100 to 500 mTorr.
[0063]
[Table 8]

[0064]
As described above, according to the present embodiment in which a photoresist is not used as a mask when etching the BPSG film 9, it is possible to eliminate the influence of the product generated by etching the photoresist on the selectivity. Therefore, the etching selectivity can be further improved.
[0065]
(Embodiment 3)
FIG. 13 is a schematic diagram of a microwave plasma etching apparatus 300 used in the present embodiment. In the figure, reference numeral 301 is a microwave waveguide, 302 is a magnet, and 303 is a plasma generation chamber. The 2.45 GHz microwave generated by the magnetron is introduced into the plasma generation chamber 303 through the microwave waveguide 301.
[0066]
In the plasma generation chamber 303, an inert gas plasma introduced through the gas inlet 304 is formed. In this plasma, there are electrons, ions, and metastable atoms.
[0067]
A plurality of grid electrodes 306 are provided at the boundary between the plasma generation chamber 303 and the reaction chamber 305. By switching the potential of the grid electrode 306 alternately between positive and negative, ions of electrons and ions in the plasma are ionized. Only the reaction chamber 305 is introduced. Since the metastable atoms of the inert gas are not affected by the electric field, they are introduced into the reaction chamber 305 while isotropically diffusing.
[0068]
A reactive gas is introduced into the reaction chamber 305 through a gas inlet 307, and a predetermined dissociated species is generated by the interaction with the metastable atoms of the inert gas. Then, the dissociated species and the ions of the inert gas are transported to the surface of the semiconductor substrate 1 and etching proceeds.
[0069]
Next, an etching process using the microwave plasma etching apparatus 300 will be described. This process is a process of forming a connection hole in the insulating film in order to make contact with the silicon substrate between the gate electrodes of two adjacent MISFETs.
[0070]
For example, if the space between the gate electrodes is reduced to about 0.25 μm, while the resolution of the photomask used for forming the connection holes is about 0.3 μm, the connection holes are formed between the gate electrodes. It is impossible to form
[0071]
Therefore, in the present embodiment, first, as shown in FIG. 14, a field insulating film 2 is formed on the main surface of the semiconductor substrate 1 according to a conventional method, and then a gate electrode is formed in the active region surrounded by the field insulating film 2. 3. A MISFET composed of a gate insulating film 4 and a pair of semiconductor regions (source region and drain region) 5 and 6 is formed. At this time, the space between the adjacent gate electrodes 3 is about 0.25 μm. Further, the upper part and the side wall of the gate electrode 3 are protected by the silicon oxide film 7.
[0072]
Next, a silicon nitride film 15 having a thickness of about 500 to 2000 mm is deposited on the entire surface of the semiconductor substrate 1 by the CVD method, and a BPSG film 16 having a thickness of about 5000 to 10,000 mm is further deposited thereon by the CVD method.
[0073]
Next, as shown in FIG. 15, a photoresist pattern 17 is formed on the BPSG film 16. The photoresist pattern 17 has an opening 18 above one semiconductor region 6 of the MISFET. The diameter of the opening 18 is about 0.3 μm, which is larger than the space between the gate electrodes 3 (about 0.25 μm). That is, the opening 18 is laid out so that a part thereof overlaps the gate electrode 3.
[0074]
Next, the semiconductor substrate 1 is carried into the reaction chamber 305 of the microwave plasma etching apparatus 300, and the BPSG film 16 is dry etched using the photoresist pattern 17 as a mask. This etching is performed under conditions that maximize the selectivity of the BPSG film 16 to the underlying silicon nitride film 15.
[0075]
That is, the raw material gas G is composed of a mixed gas composed of a combination of a chlorofluorocarbon-based reactive gas and an inert gas shown in Table 7, and the ratio of the inert gas is 80% or more of the total amount of the mixed gas. Further, the processing pressure at this time is set to 100 to 500 mTorr.
[0076]
FIG. 16 shows a state where the etching of the BPSG film 16 has progressed partway and the silicon nitride film 15 is exposed at the bottom of the opening 18.
[0077]
FIG. 17 shows a state where the etching of the BPSG film 16 has been completed. In the present embodiment, since the BPSG film 16 is etched under the condition that the selection ratio with respect to the silicon nitride film 15 is maximized, the silicon nitride film 15 serves as an etching stopper. As a result, even if sufficient over-etching is performed. The silicon oxide film 7 that protects the gate electrode 3 can be prevented from being scraped.
[0078]
FIG. 18 shows a state where the connection hole 19 reaching the semiconductor region 6 of the MISFET is completed by removing the remaining silicon nitride film 15 by etching. The etching of the silicon nitride film 15 is performed using the microwave plasma etching apparatus 300 under the condition that the selection ratio of the silicon nitride film 15 to the underlying semiconductor substrate 1 is maximized. That is, the raw material gas G is composed of a mixed gas composed of a combination of a fluorocarbon reactive gas and an inert gas shown in Table 8 above, and the ratio of the inert gas is 80% or more of the total amount of the mixed gas. Further, the processing pressure at this time is set to 100 to 500 mTorr.
[0079]
Thus, according to the present embodiment, the connection hole 19 that overlaps the gate electrode 3 can be formed without removing the silicon oxide film 7 that protects the gate electrode 3. An LSI with a space of about 0.25 μm can be realized.
[0080]
(Embodiment 4)
In the third embodiment, the photoresist pattern 17 is used as a mask when the BPSG film 16 is etched. However, in this case, it is necessary to select a photoresist material and etching conditions so that a product generated when the photoresist is etched does not generate non-selective dissociated species.
[0081]
Therefore, in the present embodiment, as shown in FIG. 19, a silicon nitride film 20 having a thickness of about 500 to 2000 mm is deposited on the BPSG film 16 by the CVD method, and a photoresist pattern 17 is formed on the silicon nitride film 20. To do.
[0082]
Next, as shown in FIG. 20, the silicon nitride film 20 is etched under general dry etching conditions using the photoresist pattern 17 as a mask.
[0083]
Next, after removing the photoresist pattern 17 by ashing, the BPSG film 16 is dry etched using the silicon nitride film 20 as a mask. This etching is performed using the microwave plasma etching apparatus 300 under such conditions that the selection ratio of the BPSG film 16 to the silicon nitride film 20 (and the silicon nitride film 15) is maximized. That is, etching is performed at a processing pressure of 100 to 500 mTorr using a mixed gas of a fluorocarbon-based reactive gas and an inert gas shown in Table 7 with an inert gas ratio of 80% or more of the total amount of the mixed gas.
[0084]
FIG. 21 shows a state where the etching of the BPSG film 16 has progressed partway and the silicon nitride film 15 is exposed at the bottom of the opening 18.
[0085]
FIG. 22 shows a state where the etching of the BPSG film 16 has been completed. Since the etching of the BPSG film 16 is performed under the condition that the selection ratio with respect to the silicon nitride film 15 is maximized, the silicon nitride film 15 serves as an etching stopper and protects the gate electrode 3 even if sufficient over-etching is performed. The silicon oxide film 7 can be prevented from being scraped.
[0086]
FIG. 23 shows a state in which the connection holes 19 reaching the semiconductor region 6 of the MISFET are completed by removing the remaining

silicon nitride films

15 and 20 by etching. The etching of the silicon nitride film 15 is performed using the microwave plasma etching apparatus 300 under the condition that the selection ratio of the silicon nitride film 15 to the underlying semiconductor substrate 1 is maximized. That is, the raw material gas G is composed of a mixed gas composed of a combination of a chlorofluorocarbon-based reactive gas and an inert gas shown in Table 8, and the ratio of the inert gas is 80% or more of the total amount of the mixed gas. Further, the processing pressure at this time is set to 100 to 500 mTorr.
[0087]
As described above, according to the present embodiment in which a photoresist is not used as a mask when etching the BPSG film 16, it is possible to eliminate the influence of the product generated by etching the photoresist on the selectivity. Therefore, the etching selectivity can be further improved.
[0088]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
[0089]
The reaction gas and the inert gas used in the present invention are not limited to the combinations in the first to fourth embodiments, and for example, combinations shown in Table 9 are possible.
[0090]
[Table 9]

[0091]
The reaction gas and inert gas shown in Table 9 are
A: A set of combinations of inert gas and reactive gas species that generate only selectively dissociated species
B: Aggregation of combinations of inert gas and reactive gas species that generate selective and protective dissociated species
C: Aggregation of combinations of inert gas and reactive gas species that generate selective and small amount of non-selective dissociated species
D: Collection of combinations of inert gas and reactive gas species that generate selective and a large amount of non-selective dissociated species
E: Collection of reactive gas species dissociated by plasma
Then, the combination of the reaction gas and the inert gas used in the present invention is the element A and the combination thereof, the combination of elements including the element A in the merged set of A and B, and the merged set of A, B, and C. A combination of elements including elements of A, a combination of elements including elements of A in a merged set of A, B and D, a combination of elements including elements of A in a merged set of A, B, C and D, A and B And a combination of elements including the element A in the merged set of C, D, and E.
[0092]
Of the inventions disclosed in this embodiment, typical ones will be briefly described as follows.
1. A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) forming a first insulating film including a silicon oxide film on the first main surface of the wafer on which the patterning of the preceding film has been completed;
(B) forming a first film pattern including a second insulating film on the first insulating film;
(C) In a mixed gas atmosphere containing 50% or more of an inert gas and a reactive gas containing a cyclic perfluorocarbon gas having 3 or more carbon atoms with respect to the first main surface side of the wafer, A step of patterning the first insulating film by performing ion-assisted etching in a state where there is a film pattern.
2. 2. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the inert gas is an argon gas.
3. 3. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the inert gas occupies 80% or more of the mixed gas atmosphere.
4). 4. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the cyclic perfluorocarbon gas has 4 or more carbon atoms.
5. 5. The method for manufacturing a semiconductor integrated circuit device according to

claim

1, 2, 3, or 4, wherein the cyclic perfluorocarbon gas is C._FourF₈A method for manufacturing a semiconductor integrated circuit device, comprising:
6). A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) forming a first insulating film including a silicon nitride film on the first main surface of the wafer on which the patterning of the preceding film has been completed;
(B) forming a first film pattern including a second insulating film on the first insulating film;
(C) In a mixed gas atmosphere containing 80% or more of a reactive gas containing a fluorocarbon gas and an inert gas with respect to the first main surface side of the wafer, an ion is present with the first film pattern Patterning the first film by performing an assisted etching;
7). 7. The method of manufacturing a semiconductor integrated circuit device according to claim 6, wherein the inert gas is argon gas.
8). 8. The method of manufacturing a semiconductor integrated circuit device according to claim 6, wherein the fluorocarbon gas has 1 carbon.
9. A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) forming a first insulating film including a silicon nitride film on the first main surface of the wafer on which the patterning of the preceding film has been completed:
(B) forming a second insulating film including a silicon oxide film on the first insulating film:
(C) forming a first film pattern having a hole opening pattern on the second insulating film:
(D) The first film in a mixed gas atmosphere containing 50% or more of an inert gas and a reactive gas containing a cyclic perfluorocarbon gas having 3 or more carbon atoms with respect to the first main surface side of the wafer. A step of forming a hole opening reaching the first insulating film in the second insulating film by performing ion-assisted etching using the silicon nitride film as an etching stopper in a state where there is a pattern:
(E) A reactive gas containing a fluorocarbon gas and an inert gas with respect to the first main surface side of the wafer in which the hole opening reaching the first insulating film is formed in the second insulating film. Extending the hole opening of the second insulating film so as to reach the underlying layer of the first insulating film by performing ion-assisted etching in a mixed gas atmosphere containing 80% or more.
10. 10. The method of manufacturing a semiconductor integrated circuit device according to claim 9, wherein the inert gas in the step (d) is an argon gas.
11. 11. The method of manufacturing a semiconductor integrated circuit device according to claim 9, wherein the inert gas in the step (d) occupies 80% or more of the mixed gas atmosphere. Production method.
12 12. The method for manufacturing a semiconductor integrated circuit device according to claim 9, wherein the cyclic perfluorocarbon gas has 4 or more carbon atoms.
13. 9. The method of manufacturing a semiconductor integrated circuit device according to

claim

9, 10, 11, or 12, wherein the first film pattern is made of an inorganic material.
14 14. The method for manufacturing a semiconductor integrated circuit device according to any one of Items 9 to 13, wherein the underlayer of the first insulating film is a silicon surface of the first main surface of the wafer. A method of manufacturing a semiconductor integrated circuit device.
15. The method for manufacturing a semiconductor integrated circuit device according to any one of Items 9 to 14, wherein the cyclic perfluorocarbon gas is C_FourF₈A method for manufacturing a semiconductor integrated circuit device, comprising:
16. A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) forming a first insulating film including a silicon nitride film on the first main surface of the wafer patterned with the first and second gate electrodes adjacent to each other;
(B) forming a second insulating film including a silicon oxide film on the first insulating film;
(C) forming a first film pattern having a hole opening pattern on the second insulating film;
(D) The first film in a mixed gas atmosphere containing 50% or more of an inert gas and a reactive gas containing a cyclic perfluorocarbon gas having 3 or more carbon atoms with respect to the first main surface side of the wafer. Forming a hole opening reaching the first insulating film in the second insulating film by performing dry etching using the silicon nitride film as an etching stopper in a state where there is a pattern;
(E) A reactive gas containing a fluorocarbon gas and an inert gas with respect to the first main surface side of the wafer in which the hole opening reaching the first insulating film is formed in the second insulating film. By performing dry etching in a mixed gas atmosphere containing 80% or more of the first insulating film, the hole opening of the second insulating film is formed between the first and second gate electrodes. The process of extending to reach the underlayer.
17. 17. The method of manufacturing a semiconductor integrated circuit device according to claim 16, wherein the inert gas in the step (d) is an argon gas.
18. Item 18. The method for manufacturing a semiconductor integrated circuit device according to

Item

16 or 17, wherein the cyclic perfluorocarbon gas has 4 or more carbon atoms.
19. Item 16. The method for manufacturing a semiconductor integrated circuit device according to Item 17, wherein the fluorocarbon gas in the step (e) is argon gas.
20. A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) forming a first insulating film including a silicon nitride film on a first main surface of a wafer patterned with a first gate electrode and an element isolation insulating region adjacent to each other;
(B) forming a second insulating film including a silicon oxide film on the first insulating film;
(C) forming a first film pattern having a hole opening pattern on the second insulating film;
(D) The first film in a mixed gas atmosphere containing 50% or more of an inert gas and a reactive gas containing a cyclic perfluorocarbon gas having 3 or more carbon atoms with respect to the first main surface side of the wafer Forming a hole opening reaching the first insulating film in the second insulating film by performing dry etching using the silicon nitride film as an etching stopper in a state where there is a pattern;
(E) A reactive gas containing a fluorocarbon gas and an inert gas with respect to the first main surface side of the wafer in which the hole opening reaching the first insulating film is formed in the second insulating film. By performing dry etching in a mixed gas atmosphere containing 80% or more, the hole opening of the second insulating film is formed between the first gate electrode and the element isolation insulating region. A process of extending to reach the underlying layer of the insulating film.
21. 21. The method of manufacturing a semiconductor integrated circuit device according to claim 20, wherein the inert gas in the step (d) is an argon gas.
22. Item 20. The method for manufacturing a semiconductor integrated circuit device according to Item 20, wherein the cyclic perfluorocarbon gas has 4 or more carbon atoms.
23. Item 20. The method for manufacturing a semiconductor integrated circuit device according to Item 21, wherein the inert gas in the step (e) is argon gas. .
[0093]
【The invention's effect】
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0094]
According to the present invention, the composition of the dissociated species of the reaction gas can be precisely controlled, and the etching with high accuracy and high selectivity can be realized. Therefore, the semiconductor integrated circuit device can be miniaturized and highly integrated. Can be promoted.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of a microwave plasma etching apparatus used in Embodiment 1 of the present invention.
FIG. 2 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 1 of the present invention;
3 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 1 of the present invention; FIG.
4 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 1 of the present invention; FIG.
FIG. 5 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 1 of the present invention;
6 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 1 of the present invention; FIG.
FIG. 7 is a schematic view of a plasma etching apparatus used in Embodiment 2 of the present invention.
FIG. 8 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a semiconductor integrated circuit device that is Embodiment 2 of the present invention;
FIG. 9 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a semiconductor integrated circuit device that is Embodiment 2 of the present invention;
FIG. 10 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 2 of the present invention;
FIG. 11 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 2 of the present invention;
FIG. 12 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 2 of the present invention;
FIG. 13 is a schematic view of a microwave plasma etching apparatus used in Embodiment 3 of the present invention.
FIG. 14 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a semiconductor integrated circuit device according to Embodiment 3 of the present invention;
FIG. 15 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a semiconductor integrated circuit device according to Embodiment 3 of the present invention;
FIG. 16 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 3 of the present invention;
FIG. 17 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 3 of the present invention;
FIG. 18 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 3 of the present invention;
FIG. 19 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 4 of the present invention;
20 is a fragmentary cross-sectional view of a semiconductor substrate showing a method of manufacturing a semiconductor integrated circuit device according to Embodiment 4 of the present invention; FIG.
FIG. 21 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 4 of the present invention;
FIG. 22 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 4 of the present invention;
FIG. 23 is a fragmentary cross-sectional view of the semiconductor substrate showing the method of manufacturing the semiconductor integrated circuit device which is Embodiment 4 of the present invention;
[Explanation of symbols]
1 Semiconductor substrate (wafer)
2 Field insulation film
3 Gate electrode
4 Gate insulation film
5 Semiconductor area
6 Semiconductor area
7 Silicon oxide film
8 Silicon nitride film
9 BPSG membrane
10 Photoresist pattern
11 Opening
12 Connection hole
13 Silicon nitride film
15 Silicon nitride film
16 BPSG membrane
17 Photoresist pattern
18 Opening
19 Connection hole
20 Silicon nitride film
100 microwave plasma etching equipment
101 Microwave waveguide
102a magnet
102b magnet
103 Plasma generation chamber
104 Gas inlet
105 ECR position
106 Reaction chamber
107 Wafer support
108 high frequency power supply
200 Plasma etching equipment
201 cylinder
202 Antenna
203 Vacuum chamber
204 coils
205 coils
206 Gas inlet
300 Microwave plasma etching system
301 Microwave waveguide
302 magnet
303 Plasma generation chamber
304 Gas inlet
305 reaction chamber
306 Grid electrode
307 Gas inlet

Claims

A method of manufacturing a semiconductor integrated circuit device including the following steps:
(A) a step of forming a silicon nitride film on the first main surface of the wafer which is close to each other and patterned with the first and second gate electrodes each covered with an insulating film ;
(B) on the silicon nitride film to form a silicon oxide film,
(C) forming a first film pattern having an opening pattern on the silicon oxide film;
(D) A first reaction gas containing a perfluorocarbon gas having 3 to 6 carbon atoms and an argon gas containing 80% or more of the total gas composition with respect to the first main surface side of the wafer . A connection hole reaching the silicon nitride film in the silicon oxide film by performing a first dry etching using the silicon nitride film as an etching stopper in a gas atmosphere with the first film pattern. Forming a process,
(E) A second reaction gas different from the first reaction gas is applied to the first main surface side of the wafer in which the connection hole reaching the silicon nitride film is formed in the silicon oxide film. in a second gas atmosphere containing, by performing a second dry etching, the contact hole of the silicon oxide film, between the first and second gate electrodes, the base layer of the silicon nitride film The process of extending to reach.

2. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the silicon oxide film is a BPSG film.

2. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the first film pattern is a photoresist pattern.