JP2017143085A - Method for processing workpiece having graphene film - Google Patents

Method for processing workpiece having graphene film Download PDF

Info

Publication number
JP2017143085A
JP2017143085A JP2014127824A JP2014127824A JP2017143085A JP 2017143085 A JP2017143085 A JP 2017143085A JP 2014127824 A JP2014127824 A JP 2014127824A JP 2014127824 A JP2014127824 A JP 2014127824A JP 2017143085 A JP2017143085 A JP 2017143085A
Authority
JP
Japan
Prior art keywords
graphene film
resist
resist mask
film
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014127824A
Other languages
Japanese (ja)
Inventor
宗仁 加賀谷
Munehito Kagaya
宗仁 加賀谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014127824A priority Critical patent/JP2017143085A/en
Priority to PCT/JP2015/066618 priority patent/WO2015198854A1/en
Publication of JP2017143085A publication Critical patent/JP2017143085A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

PROBLEM TO BE SOLVED: To provide a method for processing a workpiece having a graphene film.SOLUTION: The method according to one embodiment includes the steps of: (a) forming a resist mask on a graphene film; and (b) exposing a workpiece to oxygen radicals in order to remove resist residues on the graphene film. This method can remove the resist residues while suppressing damage to the workpiece.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、グラフェン膜を有する被処理体を処理する方法に関するものである。   Embodiments described herein relate generally to a method of processing an object having a graphene film.

電界効果トランジスタといったスイッチングデバイス、透明電極、又はＲＦトランジスタといった電子デバイスの構成材料としてグラフェンが注目されている。グラフェン膜から構成される電子デバイスの製造においては、一般的に、グラフェン膜上にレジストマスクが設けられ、パターニングのために当該グラフェン膜がエッチングされる。しかる後に、レジストマスクが除去される。このような技術は、下記の特許文献１に記載されている。   Graphene has attracted attention as a constituent material of electronic devices such as switching devices such as field effect transistors, transparent electrodes, and RF transistors. In manufacturing an electronic device including a graphene film, a resist mask is generally provided on the graphene film, and the graphene film is etched for patterning. Thereafter, the resist mask is removed. Such a technique is described in Patent Document 1 below.

具体的に、特許文献１に記載された技術では、グラフェン膜上にレジスト膜が形成され、当該レジスト膜がフォトリソグラフィによってパターニングされる。これにより、レジストマスクが形成される。次いで、酸素プラズマを用いたエッチングによりグラフェン膜にレジストマスクのパターンが転写される。そして、レジストマスクが有機溶剤を用いて除去される。その後、グラフェン膜上にコンタクト電極を形成するために、金属膜が当該グラフェン膜上に形成される。   Specifically, in the technique described in Patent Document 1, a resist film is formed on a graphene film, and the resist film is patterned by photolithography. Thereby, a resist mask is formed. Next, the resist mask pattern is transferred to the graphene film by etching using oxygen plasma. Then, the resist mask is removed using an organic solvent. Thereafter, in order to form a contact electrode on the graphene film, a metal film is formed on the graphene film.

特表２０１３−５３１８７８号公報Special table 2013-53878 gazette

上述した特許文献１に記載された技術では、製造されるデバイスの電気的特性に問題が生じ得る。例えば、コンタクト電極の接触抵抗が大きくなることがある。或いは、電界効果トランジスタのゲート電圧対ドレイン電流の特性が変動することがある。このような問題は、例えば、レジストの現像又はレジストの除去時に発生するレジスト残渣に起因するものと考えられる。したがって、レジスト残渣を除去する必要があるが、レジスト残渣の除去には、被処理体中の膜、例えば、グラフェン膜に対する損傷を抑制することが求められる。   In the technique described in Patent Document 1 described above, there may be a problem in the electrical characteristics of the manufactured device. For example, the contact resistance of the contact electrode may increase. Alternatively, the gate voltage versus drain current characteristics of the field effect transistor may vary. Such a problem is considered to be caused by, for example, a resist residue generated during resist development or resist removal. Therefore, it is necessary to remove the resist residue, but removal of the resist residue is required to suppress damage to a film in the object to be processed, for example, a graphene film.

一側面においては、グラフェン膜を有する被処理体を処理する方法が提供される。この方法は、（ａ）グラフェン膜上にレジストマスクを形成する工程と、（ｂ）グラフェン膜上のレジスト残渣を除去するために、被処理体を酸素ラジカルに晒す工程（以下、「残渣除去工程」という）と、を含む。   In one aspect, a method for treating an object having a graphene film is provided. This method includes (a) a step of forming a resist mask on the graphene film, and (b) a step of exposing the object to be processed to oxygen radicals in order to remove the resist residue on the graphene film (hereinafter referred to as “residue removal step”). ”).

一側面に係る方法によれば、例えば、レジスト膜の現像又はレジストマスクの除去によって発生するレジスト残渣を、残渣除去工程により除去することができる。その結果、製造すべきデバイスの電気的特性を改善することが可能となる。また、この残渣除去工程では、酸素ラジカルが用いられる、即ち、電子及びイオンが実質的に用いられないので、被処理体中の膜、例えば、グラフェン膜の損傷を抑制することが可能となる。   According to the method according to one aspect, for example, a resist residue generated by developing a resist film or removing a resist mask can be removed by a residue removing step. As a result, it is possible to improve the electrical characteristics of the device to be manufactured. Further, in this residue removing step, oxygen radicals are used, that is, electrons and ions are not substantially used, so that damage to the film in the object to be processed, for example, the graphene film, can be suppressed.

一実施形態の方法は、有機溶剤を用いてレジストマスクを除去する工程を更に含み、レジストマスクを除去する工程の後に、残渣除去工程が実行される。なお、レジストマスクの除去は、グラフェン膜のエッチングの後、及び／又は、グラフェン膜上への金属膜の形成の後に行われ得る。この実施形態では、有機溶剤を用いたレジストマスクの除去によって発生するレジスト残渣を除去することが可能である。   The method of an embodiment further includes the step of removing the resist mask using an organic solvent, and the residue removing step is performed after the step of removing the resist mask. Note that the resist mask can be removed after the etching of the graphene film and / or after the formation of the metal film over the graphene film. In this embodiment, it is possible to remove a resist residue generated by removing a resist mask using an organic solvent.

一実施形態の方法では、レジストマスクを形成する工程は、グラフェン膜上に設けられたレジスト膜の現像を含み、レジスト膜の現像後に、残渣除去工程が実行される。この実施形態によれば、レジスト膜の現像によって発生するレジスト残渣を、除去することが可能である。   In one embodiment, the step of forming a resist mask includes developing a resist film provided on the graphene film, and after the development of the resist film, a residue removing step is performed. According to this embodiment, it is possible to remove the resist residue generated by developing the resist film.

一実施形態では、酸素ラジカルは、被処理体を収容した処理容器内において酸化性ガスをマイクロ波によって励起させることによって、生成されてもよい。また、一実施形態では、マイクロ波の電力が１０００Ｗ以下であってもよい。更なる実施形態では、前記電力は５００Ｗ以下であってもよい。これら実施形態によれば、被処理体、例えば、グラフェン膜の損傷を抑制することが可能である。   In one embodiment, oxygen radicals may be generated by exciting an oxidizing gas with microwaves in a processing container containing an object to be processed. In one embodiment, the microwave power may be 1000 W or less. In a further embodiment, the power may be 500W or less. According to these embodiments, it is possible to suppress damage to an object to be processed, for example, a graphene film.

また、一実施形態では、酸素ラジカルは、被処理体に対する荷電粒子の到達を抑制するよう構成された荷電粒子制御部を有するプラズマ処理装置によって生成されてもよい。このプラズマ処理装置は、被処理体を収容する処理容器を備えており、荷電粒子制御部は、処理容器内に設けられたグリッド電極にパルス電圧を印加することにより、被処理体に対する荷電粒子の到達を抑制してもよい。また、このプラズマ処理装置は、酸化性ガスをマイクロ波によって励起させるプラズマ処理装置であってもよい。   In one embodiment, oxygen radicals may be generated by a plasma processing apparatus having a charged particle control unit configured to suppress the arrival of charged particles with respect to the object to be processed. The plasma processing apparatus includes a processing container that accommodates an object to be processed, and the charged particle control unit applies a pulse voltage to a grid electrode provided in the processing container to thereby apply charged particles to the object to be processed. You may suppress arrival. The plasma processing apparatus may be a plasma processing apparatus that excites an oxidizing gas by microwaves.

以上説明したように、グラフェン膜を有する被処理体の処理において、被処理体の損傷を抑制しつつレジスト残渣を除去することが可能となる。   As described above, in the processing of the target object having the graphene film, the resist residue can be removed while suppressing damage to the target object.

一実施形態に係るグラフェン膜を有する被処理体を処理する方法の流れ図である。It is a flowchart of a method of processing a processed object which has a graphene film concerning one embodiment. 図１に示す方法の各工程に関連する被処理体の状態を示す断面図である。It is sectional drawing which shows the state of the to-be-processed object relevant to each process of the method shown in FIG. 図１に示す方法の各工程に関連する被処理体の状態を示す断面図である。It is sectional drawing which shows the state of the to-be-processed object relevant to each process of the method shown in FIG. 図１に示す方法の各工程に関連する被処理体の状態を示す断面図である。It is sectional drawing which shows the state of the to-be-processed object relevant to each process of the method shown in FIG. 図１に示す方法の各工程に関連する被処理体の状態を示す断面図である。It is sectional drawing which shows the state of the to-be-processed object relevant to each process of the method shown in FIG. 図１に示す方法の幾つかの工程に関連する被処理体の状態を示す平面図である。It is a top view which shows the state of the to-be-processed object relevant to several processes of the method shown in FIG. 残渣の除去に用いることが可能なプラズマ処理装置の一例を示す図である。It is a figure which shows an example of the plasma processing apparatus which can be used for the removal of a residue.

以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。   Hereinafter, various embodiments will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals.

図１は、一実施形態に係るグラフェン膜を有する被処理体を処理する方法の流れ図である。図２〜図５は、図１に示す方法の各工程に関連する被処理体の状態を示す断面図である。また、図６は、図１に示す方法の幾つかの工程に関連する被処理体の状態を示す平面図である。図１に示す方法ＭＴは、一例においては、図２の（ａ）及び図６の（ａ）に示す被処理体を処理する。以下、被処理体のことを、ウエハＷという。   FIG. 1 is a flowchart of a method for processing an object having a graphene film according to an embodiment. 2-5 is sectional drawing which shows the state of the to-be-processed object relevant to each process of the method shown in FIG. FIG. 6 is a plan view showing a state of the object to be processed related to several steps of the method shown in FIG. In one example, the method MT illustrated in FIG. 1 processes the object to be processed illustrated in FIGS. 2A and 6A. Hereinafter, the object to be processed is referred to as a wafer W.

図２の（ａ）及び図６の（ａ）に示すように、方法ＭＴが適用される前のウエハＷは、基板１００、中間層１０２、及びグラフェン膜１０４を有している。基板１００は、例えば、シリコン基板である。中間層１０２は、例えば、酸化シリコン（ＳｉＯ２）から構成されており、基板１００上に設けられている。グラフェン膜１０４は、中間層１０２上に形成されている。 As shown in FIG. 2A and FIG. 6A, the wafer W before the method MT is applied has a substrate 100, an intermediate layer 102, and a graphene film 104. The substrate 100 is, for example, a silicon substrate. The intermediate layer 102 is made of, for example, silicon oxide (SiO 2 ) and is provided on the substrate 100. The graphene film 104 is formed on the intermediate layer 102.

方法ＭＴでは、まず、工程ＳＴ１において、レジストマスクＲＭ１が形成される。レジストマスクＲＭ１は、レジスト材料からなるレジスト膜をグラフェン膜１０４上に形成し、当該レジスト膜をリソグラフィ技術によってパターニングすることにより形成される。具体的には、スピンコートといった任意の方法により、グラフェン膜１０４上にレジスト膜が形成される。次いで、レジスト膜の露光、及び、レジスト膜の現像により、図２の（ｂ）に示すようにレジストマスクＲＭ１が形成される。   In the method MT, first, a resist mask RM1 is formed in step ST1. The resist mask RM1 is formed by forming a resist film made of a resist material on the graphene film 104 and patterning the resist film by a lithography technique. Specifically, a resist film is formed on the graphene film 104 by an arbitrary method such as spin coating. Next, a resist mask RM1 is formed by exposure of the resist film and development of the resist film as shown in FIG.

続く工程ＳＴ２では、グラフェン膜１０４がエッチングされる。工程ＳＴ２では、図２の（ｃ）に示すように、ウエハＷが酸素を含有するガスのプラズマＰに晒される。プラズマＰによるグラフェン膜１０４のエッチングは、任意のプラズマ処理装置を用いて実行することができる。例えば、容量結合型のプラズマ処理装置、誘導結合型のプラズマ処理装置、マイクロ波によってガスを励起させるプラズマ処理装置といった任意のプラズマ処理装置を、工程ＳＴ２の実行に用いることができる。また、酸素を含有するガスとしては、例えば、Ｏ２ガスを用いることができる。また、当該ガスは、Ａｒガスといった希ガスを更に含有していてもよい。 In the subsequent step ST2, the graphene film 104 is etched. In step ST2, as shown in FIG. 2C, the wafer W is exposed to a plasma P of a gas containing oxygen. Etching of the graphene film 104 with the plasma P can be performed using any plasma processing apparatus. For example, any plasma processing apparatus such as a capacitively coupled plasma processing apparatus, an inductively coupled plasma processing apparatus, or a plasma processing apparatus that excites a gas by using a microwave can be used for performing the process ST2. As the gas containing oxygen, for example, O 2 gas can be used. The gas may further contain a rare gas such as Ar gas.

工程ＳＴ２では、レジストマスクＲＭ１から露出されている領域において、グラフェン膜１０４がエッチングされる。これにより、図２の（ｄ）に示すように、レジストマスクＲＭ１のパターンがグラフェン膜１０４に転写される。エッチング後のグラフェン膜１０４のパターンは、例えば、図６の（ｂ）に示すようなパターンとなる。なお、図６の（ｂ）においては、レジストマスクＲＭ１は省略されている。   In step ST2, the graphene film 104 is etched in the region exposed from the resist mask RM1. As a result, the pattern of the resist mask RM1 is transferred to the graphene film 104, as shown in FIG. The pattern of the graphene film 104 after the etching is, for example, a pattern as shown in FIG. In FIG. 6B, the resist mask RM1 is omitted.

続く工程ＳＴ３では、レジストマスクＲＭ１が除去される。この工程ＳＴ３では、例えば、アセトンといった有機溶剤を用いてレジストマスクＲＭ１を除去することができる。この工程ＳＴ３の実行後、ウエハＷは図３の（ａ）に示す状態となる。即ち、レジストマスクＲＭ１は除去されるが、レジストマスクＲＭ１を構成する材料の残渣ＲＳ（レジスト残渣）がグラフェン膜１０４上に発生する。   In the subsequent step ST3, the resist mask RM1 is removed. In this step ST3, for example, the resist mask RM1 can be removed using an organic solvent such as acetone. After execution of this step ST3, the wafer W is in the state shown in FIG. That is, the resist mask RM1 is removed, but a residue RS (resist residue) of the material constituting the resist mask RM1 is generated on the graphene film 104.

続く工程ＳＴ４では、残渣ＲＳが除去される。この工程ＳＴ４では、図３の（ｂ）に示すように、酸素ラジカルにウエハＷが晒される。図３の（ｂ）において、矢印は、酸素ラジカルの照射を示している。この工程ＳＴ４により、図３の（ｃ）に示すように、グラフェン膜１０４上から残渣ＲＳが除去される。   In the subsequent step ST4, the residue RS is removed. In this step ST4, as shown in FIG. 3B, the wafer W is exposed to oxygen radicals. In FIG. 3 (b), the arrows indicate the irradiation of oxygen radicals. Through this step ST4, the residue RS is removed from the graphene film 104 as shown in FIG.

工程ＳＴ４は、例えば、図７に示すプラズマ処理装置を用いて実行することができる。図７は、残渣の除去に用いることが可能なプラズマ処理装置の一例を示す図である。図７に示すプラズマ処理装置ＰＡは、所謂Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａを用いたプラズマ処理装置であり、平面アンテナに形成された多数の放射孔からマイクロ波を処理容器内に導入することによってガスを励起させて、プラズマを発生させる。マイクロ波により生成されるプラズマは、ラジカルを主体とする低電子温度プラズマであるので、グラフェン膜１０４の損傷を抑制することが可能である。   Step ST4 can be performed using, for example, the plasma processing apparatus shown in FIG. FIG. 7 is a diagram illustrating an example of a plasma processing apparatus that can be used to remove residues. The plasma processing apparatus PA shown in FIG. 7 is a plasma processing apparatus using a so-called Radial Line Slot Antenna, and excites gas by introducing microwaves into a processing container through a number of radiation holes formed in a planar antenna. To generate plasma. Since the plasma generated by the microwave is low electron temperature plasma mainly including radicals, damage to the graphene film 104 can be suppressed.

図７に示すように、プラズマ処理装置ＰＡは、処理容器１、載置台３、マイクロ波導入部５、ガス供給部７、荷電粒子制御部９、排気部１１、及び、制御部１３を備えている。処理容器１は、略円筒状の容器である。処理容器１の底壁１ａの略中央には、開口１５が形成されている。底壁１ａには、容器１７が連結している。容器１７は、排気空間を提供しており、当該排気空間は開口１５と連通している。また、処理容器１の側壁には、開口１９が形成されている。この開口１９は、ウエハＷを搬入又は搬出するための開口であり、当該開口１９は、ゲートバルブ２１によって開閉可能になっている。   As shown in FIG. 7, the plasma processing apparatus PA includes a processing container 1, a mounting table 3, a microwave introduction unit 5, a gas supply unit 7, a charged particle control unit 9, an exhaust unit 11, and a control unit 13. Yes. The processing container 1 is a substantially cylindrical container. An opening 15 is formed in the approximate center of the bottom wall 1 a of the processing container 1. A container 17 is connected to the bottom wall 1a. The container 17 provides an exhaust space, and the exhaust space communicates with the opening 15. An opening 19 is formed in the side wall of the processing container 1. The opening 19 is an opening for loading or unloading the wafer W, and the opening 19 can be opened and closed by a gate valve 21.

載置台３は、ウエハＷをその上に載置するものであり、処理容器１内に設けられている。載置台３は、静電チャックといったウエハＷの保持機構を有し得る。この載置台３は、支持部材２３によって支持されている。支持部材２３は、例えば、略円柱形状を有しており、セラミックスから構成されている。支持部材２３は、容器１７の底部から鉛直上方に延びており、その上端において載置台３を支持している。   The mounting table 3 is for mounting the wafer W thereon and is provided in the processing container 1. The mounting table 3 may have a wafer W holding mechanism such as an electrostatic chuck. The mounting table 3 is supported by a support member 23. The support member 23 has, for example, a substantially cylindrical shape and is made of ceramics. The support member 23 extends vertically upward from the bottom of the container 17 and supports the mounting table 3 at the upper end thereof.

また、載置台３の内部には抵抗加熱型のヒータ２７が埋め込まれている。このヒータ２７は、ヒータ電源２９に電気的に接続されている。ヒータ２７にヒータ電源２９からの電力を供給することにより、載置台３を介してウエハＷを加熱することが可能である。さらに、載置台３内且つヒータ２７の上方には、ウエハＷと同程度の大きさの電極３１が埋設されている。この電極３１は接地されている。   Further, a resistance heating type heater 27 is embedded in the mounting table 3. The heater 27 is electrically connected to a heater power source 29. By supplying power from the heater power supply 29 to the heater 27, the wafer W can be heated via the mounting table 3. Further, an electrode 31 having the same size as that of the wafer W is embedded in the mounting table 3 and above the heater 27. This electrode 31 is grounded.

マイクロ波導入部５は、処理容器１内にマイクロ波を導入する。マイクロ波導入部５は、処理容器１の上側に設けられている。マイクロ波導入部５は、平面アンテナ３３、マイクロ波発生器３５、誘電体窓３９、枠状部材４１、誘電体板４３、及び、カバー部材４５を有している。また、マイクロ波導入部５は、導波管４７、同軸導波管４９、及び、モード変換器５１を有している。   The microwave introduction unit 5 introduces microwaves into the processing container 1. The microwave introduction unit 5 is provided on the upper side of the processing container 1. The microwave introduction unit 5 includes a planar antenna 33, a microwave generator 35, a dielectric window 39, a frame member 41, a dielectric plate 43, and a cover member 45. The microwave introducing unit 5 includes a waveguide 47, a coaxial waveguide 49, and a mode converter 51.

平面アンテナ３３は、略円盤形状を有しており、表面が金又は銀メッキされた銅板、アルミニウム板、或いは、ニッケル板及びそれらの合金といった導電性部材で構成されている。平面アンテナ３３は、誘電体窓３９の上方において、載置台３の上面、即ちウエハＷが載置される面と略平行に設けられている。平面アンテナ３３の周縁部分は、枠状部材４１とカバー部材４５との間に挟持されている。   The planar antenna 33 has a substantially disk shape, and is composed of a conductive member such as a copper plate, an aluminum plate, a nickel plate, or an alloy thereof whose surface is gold or silver plated. The planar antenna 33 is provided above the dielectric window 39 substantially in parallel with the upper surface of the mounting table 3, that is, the surface on which the wafer W is mounted. The peripheral portion of the planar antenna 33 is sandwiched between the frame member 41 and the cover member 45.

平面アンテナ３３には、多数のマイクロ波放射孔３３ａが形成されている。マイクロ波放射孔３３ａは、例えば、長孔形状の孔であり、平面アンテナ３３を貫通している。マイクロ波放射孔３３ａは、所定のパターンで配列されている。例えば、平面アンテナ３３では、二つのマイクロ波放射孔３３ａが対をなしており、互いに直交する方向に延びている。そして、各々が二つのマイクロ波放射孔３３ａからなる複数の対が、同心円に沿って配列されている。なお、マイクロ波放射孔３３ａの長さや配列間隔は、マイクロ波の波長（λｇ）に応じて決定される。   A large number of microwave radiation holes 33 a are formed in the planar antenna 33. The microwave radiation hole 33 a is, for example, a long hole and penetrates the planar antenna 33. The microwave radiation holes 33a are arranged in a predetermined pattern. For example, in the planar antenna 33, two microwave radiation holes 33a form a pair and extend in directions orthogonal to each other. A plurality of pairs each including two microwave radiation holes 33a are arranged along concentric circles. The length and arrangement interval of the microwave radiation holes 33a are determined according to the wavelength (λg) of the microwave.

この平面アンテナ３３上には、誘電体板４３が設けられている。誘電体板４３は、当該誘電体板４３内においてマイクロ波の波長を短くする。誘電体板４３は、例えば、石英、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂等から構成され得る。   A dielectric plate 43 is provided on the planar antenna 33. The dielectric plate 43 shortens the wavelength of the microwave in the dielectric plate 43. The dielectric plate 43 can be made of, for example, quartz, polytetrafluoroethylene resin, polyimide resin, or the like.

カバー部材４５は、これら平面アンテナ３３及び誘電体板４３を覆うように、設けられている。カバー部材４５は、例えば、アルミニウムやステンレス鋼等の金属材料から構成されている。カバー部材４５の上壁（天井部）の中央には、開口が形成されている。この開口内には、同軸導波管４９が通されている。   The cover member 45 is provided so as to cover the planar antenna 33 and the dielectric plate 43. The cover member 45 is made of a metal material such as aluminum or stainless steel. An opening is formed in the center of the upper wall (ceiling portion) of the cover member 45. A coaxial waveguide 49 is passed through this opening.

同軸導波管４９は、内導体４９ａ及び外導体４９ｂを有している。外導体４９ｂは略円筒形状を有しており、鉛直方向に延びている。内導体４９ａは、略円柱形状を有しており、外導体４９ｂの内孔の中で、鉛直方向に延びている。内導体４９ａの下端は平面アンテナ３３の中心に接続しており、外導体４９ｂの下端は、カバー部材４５に接続している。また、内導体４９ａの上端及び外導体４９ｂの上端はモード変換器５１に接続している。モード変換器５１は、導波管４７を介してマイクロ波発生器３５に接続されている。   The coaxial waveguide 49 has an inner conductor 49a and an outer conductor 49b. The outer conductor 49b has a substantially cylindrical shape and extends in the vertical direction. The inner conductor 49a has a substantially cylindrical shape, and extends in the vertical direction in the inner hole of the outer conductor 49b. The lower end of the inner conductor 49 a is connected to the center of the planar antenna 33, and the lower end of the outer conductor 49 b is connected to the cover member 45. The upper end of the inner conductor 49a and the upper end of the outer conductor 49b are connected to the mode converter 51. The mode converter 51 is connected to the microwave generator 35 via the waveguide 47.

マイクロ波発生器３５は、例えば、２．４５ＧＨｚのマイクロ波を発生する。このマイクロ波は、導波管４７内をＴＥモードで伝播する。モード変換器５１は、導波管４７から受けたマイクロ波のモードをＴＥＭモードに変換する。モード変換器５１からのマイクロ波は、同軸導波管４９及び誘電体板４３を介してマイクロ波放射孔３３ａから放射される。マイクロ波放射孔３３ａから放射されたマイクロ波は、誘電体窓３９を介して、処理容器１内に導入される。   The microwave generator 35 generates a microwave of 2.45 GHz, for example. The microwave propagates in the waveguide 47 in the TE mode. The mode converter 51 converts the microwave mode received from the waveguide 47 into a TEM mode. The microwave from the mode converter 51 is radiated from the microwave radiation hole 33 a through the coaxial waveguide 49 and the dielectric plate 43. The microwave radiated from the microwave radiation hole 33 a is introduced into the processing container 1 through the dielectric window 39.

誘電体窓３９は、略円盤形状を有しており、誘電体、例えば、石英、Ａｌ２Ｏ３、ＡｌＮといったセラミックスから構成されている。誘電体窓３９は、枠状部材４１によって支持されている。この誘電体窓３９と枠状部材４１との間は、Ｏリング等のシール部材が設けられている。したがって、処理容器１内の空間の気密が確保される。 The dielectric window 39 has a substantially disk shape and is made of a dielectric, for example, ceramics such as quartz, Al 2 O 3 , and AlN. The dielectric window 39 is supported by the frame member 41. A seal member such as an O-ring is provided between the dielectric window 39 and the frame member 41. Therefore, airtightness of the space in the processing container 1 is ensured.

ガス供給部７は、第１のガス導入部及び第２のガス導入部を有している。図７に示すプラズマ処理装置ＰＡでは、第１のガス入部はシャワーリング５７を含んでおり、第２のガス導入部はシャワープレート５９を含んでいる。シャワーリング５７は、処理容器１の側壁内面に沿って環状に延在している。また、シャワープレート５９は、シャワーリング５７よりも下方に設けられている。シャワープレート５９により、処理容器１内の空間は、当該シャワープレート５９より上の空間と、シャワープレート５９より下方の空間とに分けられる。   The gas supply unit 7 includes a first gas introduction unit and a second gas introduction unit. In the plasma processing apparatus PA shown in FIG. 7, the first gas inlet includes a shower ring 57, and the second gas inlet includes a shower plate 59. The shower ring 57 extends in a ring shape along the inner surface of the side wall of the processing container 1. The shower plate 59 is provided below the shower ring 57. By the shower plate 59, the space in the processing container 1 is divided into a space above the shower plate 59 and a space below the shower plate 59.

シャワーリング５７には、複数のガス放出孔５７ａ及びガス流路５７ｂが形成されている。複数のガス放出孔５７ａは、処理容器内の空間Ｓ１に向けて開口しており、ガス流路５７ｂに連通している。ガス流路５７ｂは、ガス供給配管７１を介して第１ガス供給部７Ａに接続されている。第１ガス供給部７Ａは、希ガス（例えば、Ａｒガス）のガス供給源７３、及び、酸化性ガス（例えば、Ｏ２ガス）のガス供給源７５を有している。なお、ガス供給源７３及びガス供給源７５の各々は、流量制御装置及びバルブを介して、ガス供給配管７１に接続され得る。 The shower ring 57 is formed with a plurality of gas discharge holes 57a and gas passages 57b. The plurality of gas discharge holes 57a are open toward the space S1 in the processing container and communicate with the gas flow path 57b. The gas flow path 57b is connected to the first gas supply unit 7A via a gas supply pipe 71. The first gas supply unit 7A includes a gas supply source 73 of a rare gas (eg, Ar gas) and a gas supply source 75 of an oxidizing gas (eg, O 2 gas). Each of the gas supply source 73 and the gas supply source 75 can be connected to the gas supply pipe 71 via a flow rate control device and a valve.

シャワープレート５９は、ガス分配部材６１を有している。ガス分配部材６１は、例えば、アルミニウムから構成されている。このガス分配部材６１は、平面視において、格子状をなしている。ガス分配部材６１は、その格子状の本体部分の内部に形成されたガス流路６３と、当該ガス流路６３から載置台３に対向するように開口する多数のガス放出孔６５と、を有している。また、格子状のガス分配部材６１は、多数の貫通開口６７を提供している。   The shower plate 59 has a gas distribution member 61. The gas distribution member 61 is made of aluminum, for example. The gas distribution member 61 has a lattice shape in plan view. The gas distribution member 61 has a gas flow path 63 formed inside the lattice-shaped main body portion, and a number of gas discharge holes 65 opened from the gas flow path 63 so as to face the mounting table 3. doing. The lattice-shaped gas distribution member 61 provides a large number of through openings 67.

シャワープレート５９のガス流路６３には、処理容器１の側壁に達するガス供給路６９が接続されており、このガス供給路６９はガス供給配管７９を介して第２ガス供給部７Ｂに接続されている。第２ガス供給部７Ｂは、希ガス（例えば、Ａｒガス）のガス供給源８１、及び、酸化性ガス（例えば、Ｏ２ガス）のガス供給源８３を有している。なお、ガス供給源８１及びガス供給源８３の各々は、流量制御装置及びバルブを介して、ガス供給配管７９に接続され得る。 A gas supply path 69 reaching the side wall of the processing vessel 1 is connected to the gas flow path 63 of the shower plate 59. This gas supply path 69 is connected to the second gas supply section 7B via a gas supply pipe 79. ing. The second gas supply unit 7B includes a gas supply source 81 for a rare gas (for example, Ar gas) and a gas supply source 83 for an oxidizing gas (for example, O 2 gas). Each of the gas supply source 81 and the gas supply source 83 can be connected to the gas supply pipe 79 through a flow rate control device and a valve.

荷電粒子制御部９は、グリッド電極８７、支持部材８９、可変直流電源９１、及び、パルス発生器９３を有している。グリッド電極８７は、例えばステンレス、チタン、モリブデン等の導電性の材料から構成されており、導電性の支持部材８９によって支持されている。グリッド電極８７は、シャワープレート５９と載置台３との間に設けられている。グリッド電極８７には、多数の貫通開口８７ａが設けられている。グリッド電極８７の周縁部は、処理容器１の側壁近傍まで延びている。グリッド電極８７の周縁部分と処理容器１の側壁との間には、絶縁性を有する絶縁部材９５が設けられている。この絶縁部材９５は、グリッド電極８７と処理容器１の側壁との隙間からプラズマが漏れることを防止する作用を有している。   The charged particle control unit 9 includes a grid electrode 87, a support member 89, a variable DC power supply 91, and a pulse generator 93. The grid electrode 87 is made of, for example, a conductive material such as stainless steel, titanium, and molybdenum, and is supported by a conductive support member 89. The grid electrode 87 is provided between the shower plate 59 and the mounting table 3. The grid electrode 87 is provided with a large number of through openings 87a. The peripheral edge of the grid electrode 87 extends to the vicinity of the side wall of the processing container 1. An insulating member 95 having an insulating property is provided between the peripheral edge portion of the grid electrode 87 and the side wall of the processing container 1. The insulating member 95 has an action of preventing plasma from leaking from the gap between the grid electrode 87 and the side wall of the processing container 1.

グリッド電極８７は、支持部材８９を介して、可変直流電源９１に電気的に接続されている。可変直流電源９１は、パルス発生器９３に接続されている。パルス発生器９３は、パルス信号を可変直流電源９１に与える。   The grid electrode 87 is electrically connected to the variable DC power supply 91 via the support member 89. The variable DC power supply 91 is connected to the pulse generator 93. The pulse generator 93 gives a pulse signal to the variable DC power supply 91.

グリッド電極８７は、ウエハＷ表面に損傷を与え得る電子やイオン等の荷電粒子の通過を妨げてラジカルを優勢的に通過させる。即ち、グリッド電極８７は、ウエハＷへの荷電粒子の到達を抑制する。このような観点から、グリッド電極８７は、例えばウエハＷの上方においてウエハＷから５０〜１１０ｍｍ程度離間させた位置に配置され得る。また、グリッド電極８７に可変直流電源９１から直流電圧を印加することにより、グリッド電極８７の貫通開口８７ａを通過する電子やイオン等の荷電粒子を反発し、或いは、吸引してこれらの直進を妨げ、ウエハＷへの荷電粒子の到達をより一層効果的に抑制することができる。例えば、グリッド電極８７に負の直流電圧を印加することにより、主に電子及び負イオンを反発させてウエハＷへの荷電粒子の到達を抑制することができる。   The grid electrode 87 prevents the passage of charged particles such as electrons and ions that can damage the surface of the wafer W, and allows radicals to pass therethrough. In other words, the grid electrode 87 suppresses the arrival of charged particles to the wafer W. From this point of view, the grid electrode 87 can be disposed at a position separated from the wafer W by about 50 to 110 mm, for example, above the wafer W. Further, by applying a DC voltage from the variable DC power supply 91 to the grid electrode 87, charged particles such as electrons and ions passing through the through-opening 87a of the grid electrode 87 are repelled or attracted to prevent these from going straight. Further, the arrival of charged particles to the wafer W can be further effectively suppressed. For example, by applying a negative DC voltage to the grid electrode 87, it is possible to mainly repel electrons and negative ions and suppress the arrival of charged particles to the wafer W.

また、パルス発生器９３から可変直流電源９１にパルス信号を与えることにより、可変直流電源９１からグリッド電極８７にパルス状の電圧を印加することができる。これにより、ウエハＷの表面の帯電を抑制することができる。また、正イオンの加速を抑制することができる。なお、パルス発生器９３のパルス信号のデューティー比は、このような効果を得るために適宜調整され得る。   Further, by applying a pulse signal from the pulse generator 93 to the variable DC power supply 91, a pulsed voltage can be applied from the variable DC power supply 91 to the grid electrode 87. Thereby, charging of the surface of the wafer W can be suppressed. Moreover, acceleration of positive ions can be suppressed. Note that the duty ratio of the pulse signal of the pulse generator 93 can be adjusted as appropriate in order to obtain such an effect.

排気部１１は、容器１７、排気管９７、及び、排気装置９９を有している。容器１７には、排気管９７の一端が接続されており、排気管９７の他端は排気装置９９に接続されている。排気装置９９は、例えば真空ポンプや圧力制御バルブ等を有している。   The exhaust unit 11 includes a container 17, an exhaust pipe 97, and an exhaust device 99. One end of an exhaust pipe 97 is connected to the container 17, and the other end of the exhaust pipe 97 is connected to an exhaust device 99. The exhaust device 99 has, for example, a vacuum pump, a pressure control valve, and the like.

制御部１３は、プラズマ処理装置ＰＡの各部を制御する。制御部１３は、典型的にはコンピュータであり、ＣＰＵを有するコントローラ、ユーザーインターフェース、及び、記憶部を備えている。記憶部には、プラズマ処理装置ＰＡの各部を制御するためのレシピが保存されている。コントローラは、このレシピに従ってプラズマ処理装置ＰＡの各部を制御する。   The control unit 13 controls each unit of the plasma processing apparatus PA. The control unit 13 is typically a computer, and includes a controller having a CPU, a user interface, and a storage unit. The storage unit stores a recipe for controlling each unit of the plasma processing apparatus PA. The controller controls each part of the plasma processing apparatus PA according to this recipe.

このプラズマ処理装置ＰＡでは、誘電体窓３９とシャワープレート５９との間の空間Ｓ１に、第１ガス供給部７Ａからのガスが、シャワーリング５７から導入され、シャワープレート５９とグリッド電極８７との間の空間Ｓ２に、第２ガス供給部７Ｂからのガスがシャワープレート５９から導入される。これらのガスがマイクロ波導入部５によって導入されるマイクロ波によって励起され、酸素ラジカル、酸素イオンといった活性種が生成される。生成された活性種のうち、酸素イオンや電子といった荷電粒子はグリッド電極８７から下方への通過することを妨げられる。したがって、酸素ラジカルを主体とする活性種がグリッド電極８７を通過して、ウエハＷに照射される。   In this plasma processing apparatus PA, the gas from the first gas supply unit 7A is introduced from the shower ring 57 into the space S1 between the dielectric window 39 and the shower plate 59, and the shower plate 59 and the grid electrode 87 Gas from the second gas supply unit 7B is introduced from the shower plate 59 into the space S2. These gases are excited by the microwave introduced by the microwave introduction unit 5, and active species such as oxygen radicals and oxygen ions are generated. Among the generated active species, charged particles such as oxygen ions and electrons are prevented from passing downward from the grid electrode 87. Therefore, the active species mainly composed of oxygen radicals pass through the grid electrode 87 and are irradiated onto the wafer W.

かかるプラズマ処理装置ＰＡを工程ＳＴ４の実行に用いることにより、実質的には酸素ラジカルのみをウエハＷに照射することができ、グラフェン膜１０４の損傷を抑制しつつ、残渣ＲＳを除去することが可能となる。   By using such a plasma processing apparatus PA for the execution of step ST4, it is possible to substantially irradiate the wafer W with only oxygen radicals, and it is possible to remove the residue RS while suppressing damage to the graphene film 104. It becomes.

なお、プラズマ処理装置ＰＡは、荷電粒子制御部９を有していなくてもよい。この場合には、マイクロ波発生器３５の出力を調整して、マイクロ波の電力を１０００Ｗ以下、好ましくは５００Ｗ以下に調整することにより、ウエハＷ中の膜、例えば、グラフェン膜１０４の損傷を抑制することができる。なお、荷電粒子制御部９を有するプラズマ処理装置ＰＡにおいても、同様に、マイクロ波発生器３５の出力を調整して、マイクロ波の電力を調整してもよい。   The plasma processing apparatus PA may not include the charged particle control unit 9. In this case, the damage of the film in the wafer W, for example, the graphene film 104 is suppressed by adjusting the output of the microwave generator 35 and adjusting the microwave power to 1000 W or less, preferably 500 W or less. can do. Similarly, in the plasma processing apparatus PA having the charged particle control unit 9, the output of the microwave generator 35 may be adjusted to adjust the microwave power.

再び図１を参照する。方法ＭＴでは、次いで、工程ＳＴ５が実行される。工程ＳＴ５では、レジストマスクＲＭ２が形成される。具体的には、図４の（ａ）に示すように、中間層１０２及びグラフェン膜１０４上にレジスト膜ＲＬが形成される。レジスト膜ＲＬは、スピンコートといった任意の方法により形成され得る。   Refer to FIG. 1 again. In method MT, step ST5 is then performed. In step ST5, a resist mask RM2 is formed. Specifically, as illustrated in FIG. 4A, a resist film RL is formed on the intermediate layer 102 and the graphene film 104. The resist film RL can be formed by any method such as spin coating.

次いで、レジスト膜ＲＬがパターニングされる。具体的には、レジスト膜ＲＬの露光、及び、レジスト膜ＲＬの現像により、図４の（ｂ）に示すようにレジストマスクＲＭ２が形成される。但し、レジスト膜ＲＬの現像により、グラフェン膜１０４の表面のうちレジストマスクＲＭ２から露出した領域上には、レジストマスクＲＭ２を構成する材料の残渣ＲＳが発生する。方法ＭＴでは、残渣ＲＳを除去するために、続く工程ＳＴ６が実行される。   Next, the resist film RL is patterned. Specifically, a resist mask RM2 is formed as shown in FIG. 4B by exposing the resist film RL and developing the resist film RL. However, due to the development of the resist film RL, a residue RS of the material constituting the resist mask RM2 is generated on the surface of the graphene film 104 on the region exposed from the resist mask RM2. In the method MT, the subsequent step ST6 is performed to remove the residue RS.

工程ＳＴ６は工程ＳＴ４と同様の工程であり、工程ＳＴ６では、工程ＳＴ４の実行に利用可能なプラズマ処理装置を用いることができる。この工程ＳＴ６では、図４の（ｃ）に示すように、酸素ラジカルにウエハＷが晒される。なお、図４の（ｃ）において、矢印は酸素ラジカルの照射を示している。この工程ＳＴ６により、図４の（ｄ）に示すように、グラフェン膜１０４上から残渣ＲＳが除去される。   Step ST6 is a step similar to step ST4, and in step ST6, a plasma processing apparatus that can be used to execute step ST4 can be used. In this step ST6, as shown in FIG. 4C, the wafer W is exposed to oxygen radicals. In FIG. 4C, an arrow indicates irradiation with oxygen radicals. By this step ST6, the residue RS is removed from the graphene film 104 as shown in FIG.

続く工程ＳＴ７では、図５の（ａ）に示すように、ウエハＷの表面上に金属膜ＭＬが形成される。金属膜ＭＬは、例えば、金属材料の蒸着によって、ウエハＷ上の表面上、即ち、レジストマスクＲＭ２の上面、及び、グラフェン膜１０４の表面のうちレジストマスクＲＭ２から露出している領域上に、金属膜ＭＬが形成される。なお、金属膜ＭＬは、例えば、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、Ｐｄ、Ｐｔ、Ｃｒ、Ｔｉ、Ｎｉ、Ｃｏ、又はＲｕ等から構成された膜、或いは、それらから構成された積層構造を有する多層膜であり得る。   In the subsequent step ST7, a metal film ML is formed on the surface of the wafer W as shown in FIG. The metal film ML is formed on the surface of the wafer W, that is, on the upper surface of the resist mask RM2 and on the surface of the graphene film 104 exposed from the resist mask RM2, for example, by vapor deposition of a metal material. A film ML is formed. Note that the metal film ML is, for example, a film composed of Au, Ag, Cu, Al, Pd, Pt, Cr, Ti, Ni, Co, Ru, or the like, or a multilayer having a laminated structure composed of them. It can be a membrane.

続く工程ＳＴ８では、レジストマスクＲＭ２が除去される。具体的には、アセトンといった有機溶剤を用いたリフトオフによってレジストマスクＲＭ２が除去される。この工程ＳＴ８では、図５の（ｂ）に示すように、レジストマスクＲＭ２と共に、レジストマスクＲＭ２の表面上に形成されていた金属膜ＭＬも除去される。この工程ＳＴ８の実行後には、図５の（ｂ）に示すように、レジストマスクＲＭ２を構成する材料の残渣ＲＳが発生する。方法ＭＴでは、残渣ＲＳを除去するために、続く工程ＳＴ９が実行される。   In the subsequent step ST8, the resist mask RM2 is removed. Specifically, the resist mask RM2 is removed by lift-off using an organic solvent such as acetone. In this step ST8, as shown in FIG. 5B, the metal film ML formed on the surface of the resist mask RM2 is also removed together with the resist mask RM2. After execution of this process ST8, as shown in FIG.5 (b), the residue RS of the material which comprises resist mask RM2 generate | occur | produces. In the method MT, the subsequent step ST9 is performed to remove the residue RS.

工程ＳＴ９は工程ＳＴ４と同様の工程であり、工程ＳＴ９では、工程ＳＴ４の実行に利用可能なプラズマ処理装置を用いることができる。この工程ＳＴ９では、図５の（ｃ）に示すように、酸素ラジカルにウエハＷが晒される。なお、図５の（ｃ）において、矢印は酸素ラジカルの照射を示している。この工程ＳＴ９により、図５の（ｄ）に示すように、グラフェン膜１０４上から残渣ＲＳが除去される。なお、工程ＳＴ９の実行後の金属膜ＭＬのパターンは、例えば、図６の（ｃ）に示すようなパターンとなる。   The process ST9 is a process similar to the process ST4. In the process ST9, a plasma processing apparatus that can be used for the execution of the process ST4 can be used. In this step ST9, as shown in FIG. 5C, the wafer W is exposed to oxygen radicals. In FIG. 5C, an arrow indicates irradiation with oxygen radicals. By this step ST9, as shown in FIG. 5D, the residue RS is removed from the graphene film 104. Note that the pattern of the metal film ML after the execution of the process ST9 is, for example, a pattern as shown in FIG.

一実施形態に係る方法ＭＴでは、レジスト膜の現像又はレジストマスクの除去によって発生する残渣ＲＳが、工程ＳＴ４、工程ＳＴ６、工程ＳＴ９といった残渣除去工程により除去される。その結果、製造すべきデバイスの電気的特性を改善することが可能となる。例えば、グラフェン膜１０４と金属膜ＭＬとの間のコンタクト抵抗の増加が抑制される。また、製造すべきデバイスが電界効果トランジスタである場合には、ゲート電圧対ドレイン電流の特性のデバイスによる変動を抑制することが可能となる。   In the method MT according to an embodiment, the residue RS generated by developing the resist film or removing the resist mask is removed by a residue removing process such as the process ST4, the process ST6, and the process ST9. As a result, it is possible to improve the electrical characteristics of the device to be manufactured. For example, an increase in contact resistance between the graphene film 104 and the metal film ML is suppressed. In addition, when the device to be manufactured is a field effect transistor, it is possible to suppress the variation of the gate voltage versus drain current characteristic due to the device.

さらに、一実施形態に係る方法ＭＴによれば、工程ＳＴ４、工程ＳＴ６、工程ＳＴ９といった残渣除去工程では、酸素ラジカルが用いられる、即ち、電子及びイオンといった荷電粒子が実質的に用いられないので、ウエハＷの膜、例えば、グラフェン膜１０４の損傷を抑制することが可能となる。   Furthermore, according to the method MT according to an embodiment, oxygen radicals are used in the residue removal process such as the process ST4, the process ST6, and the process ST9, that is, charged particles such as electrons and ions are not substantially used. It is possible to suppress damage to the wafer W film, for example, the graphene film 104.

以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、工程ＳＴ４、工程ＳＴ６、及び工程ＳＴ９の残渣の除去には、プラズマ処理装置ＰＡ以外の装置を用いることができる。例えば、熱フィラメントによって酸化性ガスから酸素ラジカルを生成する装置、或いは、他のリモートプラズマ、及び荷電粒子制御部を備えた容量結合型や誘導結合型のプラズマによって酸素ラジカルを生成する装置のように、任意の装置を用いることが可能である。   Although various embodiments have been described above, various modifications can be made without being limited to the above-described embodiments. For example, an apparatus other than the plasma processing apparatus PA can be used to remove the residues in the process ST4, the process ST6, and the process ST9. For example, a device that generates oxygen radicals from an oxidizing gas using a hot filament, or another device that generates oxygen radicals using capacitive plasma or inductively coupled plasma with a charged particle control unit. Any device can be used.

ＰＡ…プラズマ処理装置、１…処理容器、９…荷電粒子制御部、３５…マイクロ波発生器、Ｗ…ウエハ、１０４…グラフェン膜、ＭＬ…金属膜、ＲＭ１，ＲＭ２…レジストマスク、ＲＳ…残渣。   PA ... plasma processing apparatus, 1 ... processing vessel, 9 ... charged particle control unit, 35 ... microwave generator, W ... wafer, 104 ... graphene film, ML ... metal film, RM1, RM2 ... resist mask, RS ... residue.

Claims (9)

グラフェン膜を有する被処理体を処理する方法であって、
前記グラフェン膜上にレジストマスクを形成する工程と、
前記グラフェン膜上のレジスト残渣を除去するために、前記被処理体を酸素ラジカルに晒す工程と、
を含む方法。 A method for processing an object having a graphene film,
Forming a resist mask on the graphene film;
Exposing the object to be treated with oxygen radicals to remove a resist residue on the graphene film;
Including methods. 有機溶剤を用いて前記レジストマスクを除去する工程を更に含み、
前記レジストマスクを除去する工程の後に、前記被処理体を酸素ラジカルに晒す前記工程が実行される、請求項１に記載の方法。 Further comprising removing the resist mask using an organic solvent;
The method according to claim 1, wherein the step of exposing the workpiece to oxygen radicals is performed after the step of removing the resist mask. 前記レジストマスクを形成する工程は、グラフェン膜上に設けられたレジスト膜の現像を含み、
前記レジスト膜の現像後に、前記被処理体を酸素ラジカルに晒す前記工程が実行される、
請求項１又は２に記載の方法。 The step of forming the resist mask includes development of a resist film provided on the graphene film,
After the development of the resist film, the step of exposing the object to be processed to oxygen radicals is performed.
The method according to claim 1 or 2. 前記酸素ラジカルは、前記被処理体を収容した処理容器内において酸化性ガスをマイクロ波によって励起させることによって、生成される、請求項１〜３の何れか一項に記載の方法。   The method according to any one of claims 1 to 3, wherein the oxygen radical is generated by exciting an oxidizing gas with a microwave in a processing container containing the object to be processed. 前記マイクロ波の電力が１０００Ｗ以下である、請求項４に記載の方法。   The method of claim 4, wherein the microwave power is 1000 W or less. 前記電力は５００Ｗ以下である、請求項５に記載の方法。   The method of claim 5, wherein the power is 500 W or less. 前記酸素ラジカルは、前記被処理体に対する荷電粒子の到達を抑制するよう構成された荷電粒子制御部を有するプラズマ処理装置によって生成される、請求項１〜３の何れか一項に記載の方法。   The method according to claim 1, wherein the oxygen radical is generated by a plasma processing apparatus having a charged particle control unit configured to suppress arrival of charged particles to the object to be processed. 前記プラズマ処理装置は前記被処理体を収容する処理容器を備えており、
前記荷電粒子制御部は、前記処理容器内に設けられたグリッド電極にパルス電圧を印加することにより、前記被処理体に対する荷電粒子の到達を抑制する、請求項７に記載の方法。 The plasma processing apparatus includes a processing container for storing the object to be processed.
The method according to claim 7, wherein the charged particle control unit suppresses arrival of charged particles to the object to be processed by applying a pulse voltage to a grid electrode provided in the processing container. 前記プラズマ処理装置は、酸化性ガスをマイクロ波によって励起させるプラズマ処理装置である、請求項７又は８に記載の方法。   The method according to claim 7 or 8, wherein the plasma processing apparatus is a plasma processing apparatus that excites an oxidizing gas by microwaves.
JP2014127824A 2014-06-23 2014-06-23 Method for processing workpiece having graphene film Pending JP2017143085A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014127824A JP2017143085A (en) 2014-06-23 2014-06-23 Method for processing workpiece having graphene film
PCT/JP2015/066618 WO2015198854A1 (en) 2014-06-23 2015-06-09 Method for processing object to be processed having graphene film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014127824A JP2017143085A (en) 2014-06-23 2014-06-23 Method for processing workpiece having graphene film

Publications (1)

Publication Number Publication Date
JP2017143085A true JP2017143085A (en) 2017-08-17

Family

ID=54937947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014127824A Pending JP2017143085A (en) 2014-06-23 2014-06-23 Method for processing workpiece having graphene film

Country Status (2)

Country Link
JP (1) JP2017143085A (en)
WO (1) WO2015198854A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092026A (en) * 2018-12-06 2020-06-11 東京エレクトロン株式会社 Plasma processing device and plasma processing method

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6666168B2 (en) * 2016-02-26 2020-03-13 住友電気工業株式会社 Electronic device and method of manufacturing the same
JP6649800B2 (en) * 2016-02-26 2020-02-19 住友電気工業株式会社 Electronic device and method of manufacturing the same
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7451540B2 (en) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド Feedback loop for controlling pulsed voltage waveforms
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865692B2 (en) * 2002-12-16 2007-01-10 株式会社ルネサステクノロジ Manufacturing method of semiconductor integrated circuit device
US7759249B2 (en) * 2006-03-28 2010-07-20 Tokyo Electron Limited Method of removing residue from a substrate
JP2008124391A (en) * 2006-11-15 2008-05-29 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
JP5689828B2 (en) * 2012-02-01 2015-03-25 日本電信電話株式会社 Manufacturing method of graphene pn junction

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092026A (en) * 2018-12-06 2020-06-11 東京エレクトロン株式会社 Plasma processing device and plasma processing method
WO2020116251A1 (en) * 2018-12-06 2020-06-11 東京エレクトロン株式会社 Plasma treatment device and plasma treatment method
JP7162837B2 (en) 2018-12-06 2022-10-31 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
WO2015198854A1 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
WO2015198854A1 (en) Method for processing object to be processed having graphene film
JP6008608B2 (en) Resist mask processing method
TWI811367B (en) Method of etching film and plasma processing apparatus
JP6382055B2 (en) Method for processing an object
KR100555849B1 (en) Neutral particle beam processing apparatus
TWI815822B (en) Plasma processing device and plasma processing method
JP2012033833A (en) Plasma processing method and plasma processing apparatus
JP2015216208A (en) Etching method
KR20160041778A (en) Method of processing target object
JP2023103283A (en) Plasma processing device and mounting table
US7858155B2 (en) Plasma processing method and plasma processing apparatus
WO2014024733A1 (en) Multi-layer film etching method and plasma processing apparatus
JP7390434B2 (en) Substrate processing equipment and substrate processing method
US11721522B2 (en) Plasma processing method and plasma processing apparatus
JP2010267708A (en) Device and method for vacuum processing
JP7308110B2 (en) METHOD AND PLASMA PROCESSING APPARATUS FOR ETCHING SILICON OXIDE FILM
JP2006179846A (en) Substrate processing equipment
JP6595335B2 (en) Plasma processing equipment
TW201622001A (en) Method of etching organic film
JPH0794480A (en) Plasma processing and plasma processing device
US20220351933A1 (en) Plasma treatment apparatus, lower electrode assembly and forming method thereof
KR20060116433A (en) Apparatus and method for treating plasma with down stream type
KR20220068465A (en) Substrate treating apparatus and method
JP6067372B2 (en) Plasma processing equipment
JP2024012043A (en) Substrate processing apparatus and substrate processing method