JPH0783995A - 半導体検査故障診断装置及び検査方法 - Google Patents
半導体検査故障診断装置及び検査方法Info
- Publication number
- JPH0783995A JPH0783995A JP5229870A JP22987093A JPH0783995A JP H0783995 A JPH0783995 A JP H0783995A JP 5229870 A JP5229870 A JP 5229870A JP 22987093 A JP22987093 A JP 22987093A JP H0783995 A JPH0783995 A JP H0783995A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic flux
- current
- semiconductor inspection
- failure diagnosis
- inspection failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/315—Contactless testing by inductive methods
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Magnetic Variables (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体検査故障診断装置においてＩＣの故障
箇所、および断線、短絡、リークなどの故障理由をパッ
ケージング後のＩＣであっても非破壊に判断する。また
複数の回路、特に複数のメモリセルを同時に故障診断を
する。 【構成】 磁束検出装置１０２と電流解析装置１０３、
およびパターン判別装置１０４より構成される。 【効果】 磁束検出装置１０２でＩＣ１０１に流れる電
流を磁束で検出し電流解析装置１０３でどのように電流
が流れているかを解析する。パターン判別装置１０４に
はＩＣ１０１の設計パターンが記憶されており、電流解
析装置１０３の情報からＩＣ１０１の動作が正常である
かどうかを判断する。
箇所、および断線、短絡、リークなどの故障理由をパッ
ケージング後のＩＣであっても非破壊に判断する。また
複数の回路、特に複数のメモリセルを同時に故障診断を
する。 【構成】 磁束検出装置１０２と電流解析装置１０３、
およびパターン判別装置１０４より構成される。 【効果】 磁束検出装置１０２でＩＣ１０１に流れる電
流を磁束で検出し電流解析装置１０３でどのように電流
が流れているかを解析する。パターン判別装置１０４に
はＩＣ１０１の設計パターンが記憶されており、電流解
析装置１０３の情報からＩＣ１０１の動作が正常である
かどうかを判断する。
Description
【０００１】
【産業上の利用分野】本発明は半導体検査故障診断装置
に係り、特に磁束検出素子を用いた半導体検査故障診断
装置およびその方法に関する。
に係り、特に磁束検出素子を用いた半導体検査故障診断
装置およびその方法に関する。
【０００２】
【従来の技術】従来の半導体検査装置は、比較試験法、
テストパターン蓄積法、または実時間テストパターン発
生法を用いることにより、実際にその集積回路（以下、
ＩＣと略す）を動作させて設計通りの出力が得られるか
否かのみを判定するものであった。上記従来の技術は、
ＬＳＩ技術 電子通信学会編 ｐ１８５からｐ２１９に記
載されている。
テストパターン蓄積法、または実時間テストパターン発
生法を用いることにより、実際にその集積回路（以下、
ＩＣと略す）を動作させて設計通りの出力が得られるか
否かのみを判定するものであった。上記従来の技術は、
ＬＳＩ技術 電子通信学会編 ｐ１８５からｐ２１９に記
載されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術は、両方のデバイスからの出力を比較して、一
致、不一致によって良否を判定しているものであり、Ｉ
Ｃ内部のどの部分がどのような理由で故障しているのか
は判断できない。特にパッケージング後のＩＣではその
パッケージを除去しない限り故障理由はわからない。ま
た、ＩＣ内部のすべての回路を動作させなくては良品で
あるかを判定することはできない。そのため特にメモリ
ＩＣではすべてのメモリセルを動作させなければなら
ず、メモリの大容量化に伴い、その検査時間は増大する
という問題があった。
来技術は、両方のデバイスからの出力を比較して、一
致、不一致によって良否を判定しているものであり、Ｉ
Ｃ内部のどの部分がどのような理由で故障しているのか
は判断できない。特にパッケージング後のＩＣではその
パッケージを除去しない限り故障理由はわからない。ま
た、ＩＣ内部のすべての回路を動作させなくては良品で
あるかを判定することはできない。そのため特にメモリ
ＩＣではすべてのメモリセルを動作させなければなら
ず、メモリの大容量化に伴い、その検査時間は増大する
という問題があった。
【０００４】本発明の目的は、ＩＣの故障箇所、および
断線、短絡、リークなどの故障理由をパッケージング後
のＩＣであっても非破壊に検査し故障診断することが可
能な検査装置を提供することにある。また、複数の回
路、特に複数のメモリセルを同時に検査し故障診断時間
の短縮をすることにある。
断線、短絡、リークなどの故障理由をパッケージング後
のＩＣであっても非破壊に検査し故障診断することが可
能な検査装置を提供することにある。また、複数の回
路、特に複数のメモリセルを同時に検査し故障診断時間
の短縮をすることにある。
【０００５】
【課題を解決するための手段】上記目的は、測定物に電
流を注入するために接続された電源および電圧測定装
置、測定物の磁束を検出するための磁束検出装置、上記
磁束検出装置からの信号を解析するための電流解析装
置、上記電流解析装置からの情報を読み取るためのパタ
ーン判別装置、とを有し、上記電源および電圧測定装置
とパターン判別装置とは接続されており、上記電源およ
び電圧測定装置からの情報と上記電流解析装置からの情
報とを比較判断することにより達成される。また、複数
のメモリセルに同時に電流を流すことが可能な検査用回
路を付けて電流を流し、電流の流れる様子から故障診断
することにより達成される。
流を注入するために接続された電源および電圧測定装
置、測定物の磁束を検出するための磁束検出装置、上記
磁束検出装置からの信号を解析するための電流解析装
置、上記電流解析装置からの情報を読み取るためのパタ
ーン判別装置、とを有し、上記電源および電圧測定装置
とパターン判別装置とは接続されており、上記電源およ
び電圧測定装置からの情報と上記電流解析装置からの情
報とを比較判断することにより達成される。また、複数
のメモリセルに同時に電流を流すことが可能な検査用回
路を付けて電流を流し、電流の流れる様子から故障診断
することにより達成される。
【０００６】
【作用】ＩＣ内に電流が流れると磁束が発生する。この
磁束を複数の磁束感応素子で測定すれば逆問題を解く手
法でどの位置でどの方向に電流が流れているかを特定す
ることができる。よってそれらの情報とＩＣの設計パタ
ーンを照合することで配線及び回路が正常に動作してい
るかどうかがわかる。さらに異常の場合にはその故障診
断も可能となる。同時に複数の電流が流れていても電流
の位置を特定することは可能であるので同時に複数の回
路の故障診断ができる。
磁束を複数の磁束感応素子で測定すれば逆問題を解く手
法でどの位置でどの方向に電流が流れているかを特定す
ることができる。よってそれらの情報とＩＣの設計パタ
ーンを照合することで配線及び回路が正常に動作してい
るかどうかがわかる。さらに異常の場合にはその故障診
断も可能となる。同時に複数の電流が流れていても電流
の位置を特定することは可能であるので同時に複数の回
路の故障診断ができる。
【０００７】
【実施例】本発明の実施例を図１に示す。図１は半導体
検査故障診断装置のブロック図である。被測定物はＩＣ
１０１である。磁束検出装置１０２は複数の磁束感応素
子およびその制御システムが組み込まれておりＩＣ１０
１に流れる電流により発生する磁束を測定する。電流解
析装置１０３は磁束検出装置１０２からの各磁束感応素
子の信号を解析してＩＣ１０１のどの場所に電流が流れ
ているかを解析する。パターン判別装置１０４はＩＣ１
０１の設計図面が記憶されており、電流解析装置からの
電流が流れている場所の情報と設計図面とを比較しＩＣ
１０１が正常に動作しているかを判断する。
検査故障診断装置のブロック図である。被測定物はＩＣ
１０１である。磁束検出装置１０２は複数の磁束感応素
子およびその制御システムが組み込まれておりＩＣ１０
１に流れる電流により発生する磁束を測定する。電流解
析装置１０３は磁束検出装置１０２からの各磁束感応素
子の信号を解析してＩＣ１０１のどの場所に電流が流れ
ているかを解析する。パターン判別装置１０４はＩＣ１
０１の設計図面が記憶されており、電流解析装置からの
電流が流れている場所の情報と設計図面とを比較しＩＣ
１０１が正常に動作しているかを判断する。
【０００８】図２には磁束検出装置１０２の概略図を示
す。磁束検出装置１０２は磁束感応素子２０２〜２１４
がＩＣ２１５を取り囲むようにアレイ状に並べられたも
のと、それらを制御し出力を取り出す磁束感応素子制御
装置２０１から構成されている。信号は出力２１６から
取り出される。この図は装置の断面図である。
す。磁束検出装置１０２は磁束感応素子２０２〜２１４
がＩＣ２１５を取り囲むようにアレイ状に並べられたも
のと、それらを制御し出力を取り出す磁束感応素子制御
装置２０１から構成されている。信号は出力２１６から
取り出される。この図は装置の断面図である。
【０００９】図３は磁束感応素子アレイの概略図であ
る。直方体３０１が磁束感応素子、１個に対応するもの
である。一辺の大きさは５００μｍである。これを縦６
個、横９個、高さ方向に３個アレイ状に並べたのが磁束
感応素子アレイ３０２である。磁束感応素子アレイ３０
２はＩＣを上と横から取り囲むように並べてある。磁束
感応素子アレイ３０２のＡ―Ａ’断面が３０３である。
３０４はＩＣである。
る。直方体３０１が磁束感応素子、１個に対応するもの
である。一辺の大きさは５００μｍである。これを縦６
個、横９個、高さ方向に３個アレイ状に並べたのが磁束
感応素子アレイ３０２である。磁束感応素子アレイ３０
２はＩＣを上と横から取り囲むように並べてある。磁束
感応素子アレイ３０２のＡ―Ａ’断面が３０３である。
３０４はＩＣである。
【００１０】図４には磁束感応素子の１つであるＤＣ―
ＳＱＵＩＤの回路図を示す。ジョセフソン接合４０１、
４０２、ＳＱＵＩＤループ４０３、ピックアップコイル
４０４、インプットコイル４０５、直流バイアス電流源
４０６、出力端子４０７、から構成される。ピックアッ
プコイル４０４に磁束がはいるとピックアップコイル４
０４とインプットコイル４０５で構成されるループに電
流が流れる。インプットコイル４０５とＳＱＵＩＤルー
プ４０３は密に磁束結合しており、ＳＱＵＩＤループ４
０３に磁束が入ると出力端子４０７の電圧が変化する。
ＳＱＵＩＤの感度は磁場分解能で数〜数十［ｆＴ／√Ｈ
ｚ］と極めて感度が高いことが特徴である。
ＳＱＵＩＤの回路図を示す。ジョセフソン接合４０１、
４０２、ＳＱＵＩＤループ４０３、ピックアップコイル
４０４、インプットコイル４０５、直流バイアス電流源
４０６、出力端子４０７、から構成される。ピックアッ
プコイル４０４に磁束がはいるとピックアップコイル４
０４とインプットコイル４０５で構成されるループに電
流が流れる。インプットコイル４０５とＳＱＵＩＤルー
プ４０３は密に磁束結合しており、ＳＱＵＩＤループ４
０３に磁束が入ると出力端子４０７の電圧が変化する。
ＳＱＵＩＤの感度は磁場分解能で数〜数十［ｆＴ／√Ｈ
ｚ］と極めて感度が高いことが特徴である。
【００１１】本発明の半導体検査故障診断装置による故
障の判定方法をＣ―ＭＯＳＦＥＴのＩＣを例に説明す
る。図５の５０１はＣ―ＭＯＳのインバータである。５
０２はインバータの入力線、５０３はインバータの出力
線である。インバータ５０１に台形波の入力５０４が入
ると、出力電圧は５０５のように反転された波形が出
る。これらの電圧波形は図１の電圧測定装置１０５で測
定する。このとき入力線５０２に流れる電流は５０６の
ようになる。出力線５０３に流れる電流は５０７のよう
になる。入力線５０２が途中で断線したときには５０８
のように電流は流れず０のままとなる。また配線の絶縁
不良やゲートリークなどで電流が漏れている場合には５
０９のような波形が観測され故障であることがわかる。
障の判定方法をＣ―ＭＯＳＦＥＴのＩＣを例に説明す
る。図５の５０１はＣ―ＭＯＳのインバータである。５
０２はインバータの入力線、５０３はインバータの出力
線である。インバータ５０１に台形波の入力５０４が入
ると、出力電圧は５０５のように反転された波形が出
る。これらの電圧波形は図１の電圧測定装置１０５で測
定する。このとき入力線５０２に流れる電流は５０６の
ようになる。出力線５０３に流れる電流は５０７のよう
になる。入力線５０２が途中で断線したときには５０８
のように電流は流れず０のままとなる。また配線の絶縁
不良やゲートリークなどで電流が漏れている場合には５
０９のような波形が観測され故障であることがわかる。
【００１２】本発明の第２の実施例を図６に示す。６０
１はＤＲＡＭのメモリセルで、メモリキャパシタ６０２
と、ＭＯＳＦＥＴ６０３より構成される。６０４はデー
タ線である。６０５はメモリを選択するワード線であ
る。下図はメモリの回路図でメモリセル６０６〜６０
８、データ線６０９、ワード線６１０〜６１２、テスト
回路６１３から構成される。従来、メモリのテストはメ
モリセルを１つずつ選択し、正常に動作するかを検査し
ていた。本発明の半導体検査故障診断装置では同時に複
数の電流の流れる様子が観測することが可能なのでテス
ト回路６１３で複数のワード線をＯＮの状態にするよう
なテスト回路を設ければ、データ線に電流を流すことで
同時に複数のメモリセルのテストが可能となる。断線、
リーク等の判定方法は前述した方法と同様である。
１はＤＲＡＭのメモリセルで、メモリキャパシタ６０２
と、ＭＯＳＦＥＴ６０３より構成される。６０４はデー
タ線である。６０５はメモリを選択するワード線であ
る。下図はメモリの回路図でメモリセル６０６〜６０
８、データ線６０９、ワード線６１０〜６１２、テスト
回路６１３から構成される。従来、メモリのテストはメ
モリセルを１つずつ選択し、正常に動作するかを検査し
ていた。本発明の半導体検査故障診断装置では同時に複
数の電流の流れる様子が観測することが可能なのでテス
ト回路６１３で複数のワード線をＯＮの状態にするよう
なテスト回路を設ければ、データ線に電流を流すことで
同時に複数のメモリセルのテストが可能となる。断線、
リーク等の判定方法は前述した方法と同様である。
【００１３】以上本発明の半導体検査故障診断装置につ
いてすでにパッケージングされたＩＣを例に実施例を述
べたが、パッケージング前のベアチップであっても同様
に検査可能であることは言うまでもない。
いてすでにパッケージングされたＩＣを例に実施例を述
べたが、パッケージング前のベアチップであっても同様
に検査可能であることは言うまでもない。
【００１４】
【発明の効果】本発明の半導体検査故障診断装置はＩＣ
の故障箇所、および断線、短絡、リークなどの故障理由
をパッケージング後のＩＣであっても非破壊に判断する
ことが可能となる。また複数の回路、特に複数のメモリ
セルを同時に故障診断をすることが可能となる。
の故障箇所、および断線、短絡、リークなどの故障理由
をパッケージング後のＩＣであっても非破壊に判断する
ことが可能となる。また複数の回路、特に複数のメモリ
セルを同時に故障診断をすることが可能となる。
【図１】本発明の半導体検査故障診断装置のブロック図
である。
である。
【図２】磁束検出装置の概略図である。
【図３】磁束感応素子アレイの概略図である。
【図４】磁束感応素子の１つであるＤＣ―ＳＱＵＩＤの
回路図である。
回路図である。
【図５】本発明の半導体検査故障診断装置による故障の
判定方法の一例である。
判定方法の一例である。
【図６】メモリテスト回路の説明図である。
１０１…ＩＣ、１０２…磁束検出装置、１０３…電流解
析装置、１０４…パターン判別装置、１０５…電源およ
び電圧測定装置、１０６…ＩＣコネクタ、２０１…磁束
感応素子制御装置、２０２〜２１４…磁束感応素子、２
１５…ＩＣ、２１６…出力、３０１…磁束感応素子、３
０２…磁束感応素子アレイ、３０３…３０２のＡ―Ａ’
断面図、３０４…ＩＣ、４０１，４０２…ジョセフソン
接合素子、４０３…ＳＱＵＩＤコイル、４０４…ピック
アップコイル、４０５…インプットコイル、４０６…バ
イアス電流源、４０７…出力端子、５０１…ＣＭＯＳイ
ンバータ、５０２…５０１の入力線、５０３…５０１の
出力線、５０４…５０１の入力電圧の波形、５０５…５
０１の出力電圧の波形、５０６…本発明の半導体検査故
障診断装置により観測される５０２の入力電流の様子、
５０７…本発明の半導体検査故障診断装置により観測さ
れる、５０２の出力電流の様子、５０８…５０２が断線
している時に観測される電流、５０９…５０２または５
０１がリークしている時に観測される電流、６０１…メ
モリセル、６０２…メモリキャパシタ、６０３…ＭＯＳ
ＦＥＴ、６０４…データ線、６０５…ワード線、６０６
〜６０８…メモリセル、６０９…データ線、６１０〜６
１２…ワード線、６１３…テスト回路。
析装置、１０４…パターン判別装置、１０５…電源およ
び電圧測定装置、１０６…ＩＣコネクタ、２０１…磁束
感応素子制御装置、２０２〜２１４…磁束感応素子、２
１５…ＩＣ、２１６…出力、３０１…磁束感応素子、３
０２…磁束感応素子アレイ、３０３…３０２のＡ―Ａ’
断面図、３０４…ＩＣ、４０１，４０２…ジョセフソン
接合素子、４０３…ＳＱＵＩＤコイル、４０４…ピック
アップコイル、４０５…インプットコイル、４０６…バ
イアス電流源、４０７…出力端子、５０１…ＣＭＯＳイ
ンバータ、５０２…５０１の入力線、５０３…５０１の
出力線、５０４…５０１の入力電圧の波形、５０５…５
０１の出力電圧の波形、５０６…本発明の半導体検査故
障診断装置により観測される５０２の入力電流の様子、
５０７…本発明の半導体検査故障診断装置により観測さ
れる、５０２の出力電流の様子、５０８…５０２が断線
している時に観測される電流、５０９…５０２または５
０１がリークしている時に観測される電流、６０１…メ
モリセル、６０２…メモリキャパシタ、６０３…ＭＯＳ
ＦＥＴ、６０４…データ線、６０５…ワード線、６０６
〜６０８…メモリセル、６０９…データ線、６１０〜６
１２…ワード線、６１３…テスト回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西野 壽一 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (6)
- 【請求項１】測定物に電流を注入するために接続された
電源および電圧測定装置、 測定物の磁束を検出するための磁束検出装置、 上記磁束検出装置からの信号を解析するための電流解析
装置、 上記電流解析装置からの情報を読み取るためのパターン
判別装置、とを有し、 上記電源および電圧測定装置とパターン判別装置とは接
続されており、上記電源および電圧測定装置からの情報
と上記電流解析装置からの情報とを比較判断することを
特徴とする半導体検査故障診断装置。 - 【請求項２】請求項１に記載の半導体検査故障診断装置
において、上記磁束検出装置は少なくとも１つ以上の磁
束感応素子により形成されることを特徴とする半導体検
査故障診断装置。 - 【請求項３】請求項２に記載の半導体検査故障診断装置
において、上記磁束感応素子はアレイ状に並べられてい
ることを特徴とする半導体検査故障診断装置。 - 【請求項４】請求項２に記載の半導体検査故障診断装置
において、上記磁束感応素子はＳＱＵＩＤから構成され
ることを特徴とする半導体検査故障診断装置。 - 【請求項５】請求項１に記載の半導体検査故障診断装置
において、上記半導体検査故障診断装置に設計パターン
照合判別装置が形成されることを特徴とする半導体検査
故障診断装置。 - 【請求項６】請求項１から５のいずれかに記載の半導体
検査故障診断装置において、半導体メモリの少なくとも
２つ以上のメモリセルを同時に検査する検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229870A JPH0783995A (ja) | 1993-09-16 | 1993-09-16 | 半導体検査故障診断装置及び検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229870A JPH0783995A (ja) | 1993-09-16 | 1993-09-16 | 半導体検査故障診断装置及び検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0783995A true JPH0783995A (ja) | 1995-03-31 |
Family
ID=16899000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5229870A Pending JPH0783995A (ja) | 1993-09-16 | 1993-09-16 | 半導体検査故障診断装置及び検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783995A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015035264A1 (en) | 2013-09-05 | 2015-03-12 | Electromagnetic Landmarks, Inc | Automated test and measurement system with magnetic field detection |
| EP2780731A4 (en) * | 2011-11-14 | 2015-11-18 | Neocera Llc | METHOD AND SYSTEM FOR LOCATING OPEN DEFECTS IN ELECTRONIC DEVICES WITH A DC-SQUID BASED RF MAGNETOMETER |
| JP2017040629A (ja) * | 2015-08-21 | 2017-02-23 | 学校法人 芝浦工業大学 | 電子部品試験装置、電子部品試験方法 |
-
1993
- 1993-09-16 JP JP5229870A patent/JPH0783995A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2780731A4 (en) * | 2011-11-14 | 2015-11-18 | Neocera Llc | METHOD AND SYSTEM FOR LOCATING OPEN DEFECTS IN ELECTRONIC DEVICES WITH A DC-SQUID BASED RF MAGNETOMETER |
| WO2015035264A1 (en) | 2013-09-05 | 2015-03-12 | Electromagnetic Landmarks, Inc | Automated test and measurement system with magnetic field detection |
| EP3042213A1 (en) * | 2013-09-05 | 2016-07-13 | Innovaura Corporation | Automated test and measurement system with magnetic field detection |
| EP3042213A4 (en) * | 2013-09-05 | 2017-05-10 | Innovaura Corporation | Automated test and measurement system with magnetic field detection |
| US10466290B2 (en) | 2013-09-05 | 2019-11-05 | Innovaura Corporation | Automated test and measurement system with magnetic field detection |
| JP2017040629A (ja) * | 2015-08-21 | 2017-02-23 | 学校法人 芝浦工業大学 | 電子部品試験装置、電子部品試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726997A (en) | Apparatus and method for testing of integrated circuits | |
| CN100523844C (zh) | 对电路器件进行不加电测试的方法和装置 | |
| CN209231464U (zh) | 集成电路 | |
| US6958619B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
| JP2000504830A (ja) | 集積回路デバイスを試験する組立体および方法 | |
| CN101512361A (zh) | 可测试集成电路和ic测试方法 | |
| Baker et al. | I/sub DDQ/testing because'zero defects isn't enough': a Philips perspective | |
| CN107807323A (zh) | 电路板健康状况监测方法，检测装置以及检测系统 | |
| US7116094B2 (en) | Apparatus and method for transmission and remote sensing of signals from integrated circuit devices | |
| CN109164378A (zh) | 一种边界扫描测试链路的设计及测试方法 | |
| JP2002237506A (ja) | 故障解析装置及び故障解析方法、並びに半導体装置の製造方法 | |
| JPH0783995A (ja) | 半導体検査故障診断装置及び検査方法 | |
| JP2904129B2 (ja) | Ｃｍｏｓ集積回路の故障診断装置及び故障診断方法 | |
| CN100516910C (zh) | 用于iddq电流测量的可热切换型电压总线 | |
| US6785413B1 (en) | Rapid defect analysis by placement of tester fail data | |
| US7062399B1 (en) | Resistivity analysis | |
| Wolfgang et al. | Electron beam testing | |
| US20030062917A1 (en) | Semiconductor inspection device | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP2001168163A (ja) | 周期的配線構造のデバイスおよびそのテスト装置 | |
| US7240265B1 (en) | Apparatus for use in detecting circuit faults during boundary scan testing | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JP2001289919A (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
| JPH0697254B2 (ja) | 回路基板検査方法 | |
| US6661246B1 (en) | Constant-current VDDQ testing of integrated circuits |