JPH0783359B2 - 同期方式 - Google Patents
同期方式Info
- Publication number
- JPH0783359B2 JPH0783359B2 JP62023193A JP2319387A JPH0783359B2 JP H0783359 B2 JPH0783359 B2 JP H0783359B2 JP 62023193 A JP62023193 A JP 62023193A JP 2319387 A JP2319387 A JP 2319387A JP H0783359 B2 JPH0783359 B2 JP H0783359B2
- Authority
- JP
- Japan
- Prior art keywords
- phase information
- master
- clock
- circuit
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ローカルエリアネットワーク（LAN）等で
回線交換を実現するため、ネットワークノード間でクロ
ックを同期化する同期方式に関するものである。
回線交換を実現するため、ネットワークノード間でクロ
ックを同期化する同期方式に関するものである。
LAN等で回線交換を実現するめには、少なくとも送信側
及び受信側ノードに接続された端末相互間の通信速度を
同期化する必要があり、これは従来、時分割多重（TD
M）方式により実現されていた。即ち、端末が接続され
るノード以外に、ネットワーク全体の同期化等を管理す
る制御装置をネットワーク上に置き、複数のタイムスロ
ットを有する固定長のフレームの特定のタイムスロット
を上記制御装置の制御により対応する送受信ノードに割
り当てることにより、当該送受信ノードが常に特定のタ
イムスロットを占有するようにして割り当てられたタイ
ムスロット数に応じた通信速度での回線交換が実現され
ている。
及び受信側ノードに接続された端末相互間の通信速度を
同期化する必要があり、これは従来、時分割多重（TD
M）方式により実現されていた。即ち、端末が接続され
るノード以外に、ネットワーク全体の同期化等を管理す
る制御装置をネットワーク上に置き、複数のタイムスロ
ットを有する固定長のフレームの特定のタイムスロット
を上記制御装置の制御により対応する送受信ノードに割
り当てることにより、当該送受信ノードが常に特定のタ
イムスロットを占有するようにして割り当てられたタイ
ムスロット数に応じた通信速度での回線交換が実現され
ている。
また、トークンリングやトークンバス等のパケット多重
方式のネットワークにおいて回線交換を実現したものは
これまで見られなかったが、本出願人による特願昭61-1
10201号「データ転送制御方式」により、ネットワーク
全体にわたって同期が確立されていることを前提とし
て、送受信バッファの転送遅延を制御することにより回
線交換を実現可能としたものが提案されている。
方式のネットワークにおいて回線交換を実現したものは
これまで見られなかったが、本出願人による特願昭61-1
10201号「データ転送制御方式」により、ネットワーク
全体にわたって同期が確立されていることを前提とし
て、送受信バッファの転送遅延を制御することにより回
線交換を実現可能としたものが提案されている。
しかしながら、従来の回線交換ネットワークにおいて
は、ネットワークは全体にわたって同期化されており、
また、回線交換サービスの速度はネットワーク内の通信
速度に依存していた。逆に云えば、各種の回線速度の公
倍数からネットワークの通信速度が決定されており、こ
の通信速度によってネットワークノード間に同期を確立
していた。
は、ネットワークは全体にわたって同期化されており、
また、回線交換サービスの速度はネットワーク内の通信
速度に依存していた。逆に云えば、各種の回線速度の公
倍数からネットワークの通信速度が決定されており、こ
の通信速度によってネットワークノード間に同期を確立
していた。
従って、従来の方式によれば、端末が接続されるノード
以外にネットワーク上に制御装置を設けてネットワーク
全体にわたった同期を確立する必要があり、また、回線
交換サービスの速度もネットワーク内の通信速度に依存
せざるを得ないなどという問題点を有していた。
以外にネットワーク上に制御装置を設けてネットワーク
全体にわたった同期を確立する必要があり、また、回線
交換サービスの速度もネットワーク内の通信速度に依存
せざるを得ないなどという問題点を有していた。
この発明は、上記のような問題点を解消するためになさ
れたもので、ネットワーク内の通信速度に依存すること
なく、トークンリングやトークンバス等のパケット多重
ネットワークで回線交換を可能とするため、ネットワー
ク内の特定のノード間で同期を確立することができる同
期方式を得ることを目的としている。
れたもので、ネットワーク内の通信速度に依存すること
なく、トークンリングやトークンバス等のパケット多重
ネットワークで回線交換を可能とするため、ネットワー
ク内の特定のノード間で同期を確立することができる同
期方式を得ることを目的としている。
この発明に係る同期方式は、パケット多重ネットワーク
において、ノード間にクロック同期を確立する際に同期
のマスタとして機能するノードは、当該ノードに接続さ
れた端末に基本クロックを供給するとともに当該基本ク
ロックの位相情報を所定ビットのディジタル情報として
生成する基本クロック生成手段６を備え、パケット送信
開始時点における上記ディジタル位相情報をマスタ側位
相情報としてパケットに入れてネットワーク上に送出
し、同期のスレーブとして機能するノードは当該ノード
に接続された端末に基本クロックを供給するとともに当
該基本クロックの位相情報を所定ビットディジタル情報
として生成する基本クロック再生手段７を備え、上記デ
ィジタル位相情報のパケットの受信を完了した時点にお
けるスレーブ側の位相情報と上記パケット内のマスタ側
位相情報とに基づいてノード間の同期を確立するように
したことを特徴とするものである。
において、ノード間にクロック同期を確立する際に同期
のマスタとして機能するノードは、当該ノードに接続さ
れた端末に基本クロックを供給するとともに当該基本ク
ロックの位相情報を所定ビットのディジタル情報として
生成する基本クロック生成手段６を備え、パケット送信
開始時点における上記ディジタル位相情報をマスタ側位
相情報としてパケットに入れてネットワーク上に送出
し、同期のスレーブとして機能するノードは当該ノード
に接続された端末に基本クロックを供給するとともに当
該基本クロックの位相情報を所定ビットディジタル情報
として生成する基本クロック再生手段７を備え、上記デ
ィジタル位相情報のパケットの受信を完了した時点にお
けるスレーブ側の位相情報と上記パケット内のマスタ側
位相情報とに基づいてノード間の同期を確立するように
したことを特徴とするものである。
この発明における同期のマスタとして機能するノードに
備えられた基本クロック生成手段６は、当該ノードに接
続された端末に基本クロックを供給するとともに、パケ
ット送信開始時点における上記基本クロックの位相情報
をマスタ側位相情報としてパケットに入れてネットワー
ク上に送出する。
備えられた基本クロック生成手段６は、当該ノードに接
続された端末に基本クロックを供給するとともに、パケ
ット送信開始時点における上記基本クロックの位相情報
をマスタ側位相情報としてパケットに入れてネットワー
ク上に送出する。
一方、このマスタ側位相情報が組み入れられたパケット
を受信した同期のスレーブとして機能するノードに備え
られた基本クロック再生手段７は、当該ノードに接続さ
れた端末に基本クロックを供給するとともに、上記パケ
ットの受信を完了した時点におけるスレーブ側の上記基
本クロックの位相情報と上記パケットに入れられたマス
タ側位相情報とに基づいてノード間の同期を確立する。
を受信した同期のスレーブとして機能するノードに備え
られた基本クロック再生手段７は、当該ノードに接続さ
れた端末に基本クロックを供給するとともに、上記パケ
ットの受信を完了した時点におけるスレーブ側の上記基
本クロックの位相情報と上記パケットに入れられたマス
タ側位相情報とに基づいてノード間の同期を確立する。
ここでパケット送信ノードとパケット受信ノードとの間
の伝達遅延時間が常に一定となるので、同期のマスタと
して機能するノードと同期のスレーブとして機能するノ
ードの間における基本クロックの同期がとれる。
の伝達遅延時間が常に一定となるので、同期のマスタと
して機能するノードと同期のスレーブとして機能するノ
ードの間における基本クロックの同期がとれる。
以下、この発明の一実施例を図について説明する。
第１図は、要部となるノードの構成を示す図であり。図
において、１はノードであり、上記のようなネットワー
クを形成する伝送線路11にトランシーバ２により接続さ
れている。３は送受信制御回路であり、ネットワークの
方式に応じた媒体アクセス制御と後述の基本クロック位
相情報を含むデータの送受信制御機能を有するものであ
る。４は送信データバッファで、端末インタフェース線
路12を介して接続された端末13からの送信データを一時
的に蓄積するもので、この送信データバッファ４に蓄積
されたデータは当該ノード１がトークンの着信等により
送信権を獲得すると伝送線路11にバースト系に送出され
る。５は受信データバッファで、端末13に宛てたデータ
を伝送線路11から受信し、これを蓄積して端末13へ連続
的に送出する。ここで、伝送線路11上の通信速度は端末
13の通信速度に比して十分に高速であり、端末インタフ
ェース線路12上の連続的なデータストリームは、伝送線
路11上を時間圧縮された形でバースト的（断続的）に流
れるデータストリームに対応する。なお、パケット多重
ネットワークにより回線交換を実現するためには、受信
データバッファ５にアンターフローが生じて連続的なデ
ータストリームが中断するのを防ぐことが重要となる
が、これは本出願人による前述の「データ転送制御方
式」に述べられているような送受信バッファの制御によ
り可能である。一方、６は基本クロック生成回路、７は
基本クロック再生回路で、本発明の同期方式を実現する
ための手段となる特徴的な回路である。この実施例で
は、当該ノード１がクロックマスタとなる場合には、基
本クロック生成回路６の機能が利用され、ノードがクロ
ックスレーブとなる場合には基本クロック再生回路７の
機能が利用される。８はセレクタ回路であり、端末13へ
基本クロック生成回路６のマスタクロック14を供給する
か、基本クロック再生回路７のスレーブクロック15を供
給するかはオペレータ等により設定されるセレクタ制御
信号９によって切替えることができる。なお、端末13に
対して、マスタクロック14,スレーブクロック15の双方
を供給し、端末13の送信機能をマスタクロック14で動作
させ、受信機能をスレーブクロック15で動作させる構成
も考えられるが、クロックの選択の問題は本発明の目的
ではない。10は上記送受信データバッファ4,5及びセレ
クタ回路８と端末13とのインタフェースをとる端末イン
タフェース回路であり、端末インタフェース線路12とし
て例えばRS232Cの如き標準的なインタフェースを端末13
に提供する。
において、１はノードであり、上記のようなネットワー
クを形成する伝送線路11にトランシーバ２により接続さ
れている。３は送受信制御回路であり、ネットワークの
方式に応じた媒体アクセス制御と後述の基本クロック位
相情報を含むデータの送受信制御機能を有するものであ
る。４は送信データバッファで、端末インタフェース線
路12を介して接続された端末13からの送信データを一時
的に蓄積するもので、この送信データバッファ４に蓄積
されたデータは当該ノード１がトークンの着信等により
送信権を獲得すると伝送線路11にバースト系に送出され
る。５は受信データバッファで、端末13に宛てたデータ
を伝送線路11から受信し、これを蓄積して端末13へ連続
的に送出する。ここで、伝送線路11上の通信速度は端末
13の通信速度に比して十分に高速であり、端末インタフ
ェース線路12上の連続的なデータストリームは、伝送線
路11上を時間圧縮された形でバースト的（断続的）に流
れるデータストリームに対応する。なお、パケット多重
ネットワークにより回線交換を実現するためには、受信
データバッファ５にアンターフローが生じて連続的なデ
ータストリームが中断するのを防ぐことが重要となる
が、これは本出願人による前述の「データ転送制御方
式」に述べられているような送受信バッファの制御によ
り可能である。一方、６は基本クロック生成回路、７は
基本クロック再生回路で、本発明の同期方式を実現する
ための手段となる特徴的な回路である。この実施例で
は、当該ノード１がクロックマスタとなる場合には、基
本クロック生成回路６の機能が利用され、ノードがクロ
ックスレーブとなる場合には基本クロック再生回路７の
機能が利用される。８はセレクタ回路であり、端末13へ
基本クロック生成回路６のマスタクロック14を供給する
か、基本クロック再生回路７のスレーブクロック15を供
給するかはオペレータ等により設定されるセレクタ制御
信号９によって切替えることができる。なお、端末13に
対して、マスタクロック14,スレーブクロック15の双方
を供給し、端末13の送信機能をマスタクロック14で動作
させ、受信機能をスレーブクロック15で動作させる構成
も考えられるが、クロックの選択の問題は本発明の目的
ではない。10は上記送受信データバッファ4,5及びセレ
クタ回路８と端末13とのインタフェースをとる端末イン
タフェース回路であり、端末インタフェース線路12とし
て例えばRS232Cの如き標準的なインタフェースを端末13
に提供する。
第２図は本実施例における前記基本クロック生成回路６
の構成例を示す図である。図において、61は発振回路、
62は中間出力が得られる分周回路、63は分周回路62のデ
ィジタル位相情報を保持するマスタ側マスタ位相レジス
タである。
の構成例を示す図である。図において、61は発振回路、
62は中間出力が得られる分周回路、63は分周回路62のデ
ィジタル位相情報を保持するマスタ側マスタ位相レジス
タである。
分周回路62は、この例では８分周回路としており、最終
出力が端末13に供給されるマスタクロック14となるとと
もに各分周段π/8,π/4,π/2,πの４ビットのディジタ
ル値が上記マスタクロック14のディジタル位相情報とし
てマスタ側マスタ位相レジスタ63に供給されている。
出力が端末13に供給されるマスタクロック14となるとと
もに各分周段π/8,π/4,π/2,πの４ビットのディジタ
ル値が上記マスタクロック14のディジタル位相情報とし
てマスタ側マスタ位相レジスタ63に供給されている。
ここにおいて、位相情報のパケットをネットワーク上に
送信開始する都度送受信制御回路３から出力される位相
情報送信開始パルス32によってマスタ側マスタ位相レジ
スタ63の内容が更新され、この更新されたマスタ側マス
タ位相レジスタ63の内容すなわちパケット送信開始時点
におけるマスタクロック14のディジタル位相情報がパケ
ットの内容としてネットワーク上に送信される。この場
合、上記分周回路62はマスタクロック14を生成する機能
とそのディジタル位相情報を生成する機能とを一つの回
路により実現している。
送信開始する都度送受信制御回路３から出力される位相
情報送信開始パルス32によってマスタ側マスタ位相レジ
スタ63の内容が更新され、この更新されたマスタ側マス
タ位相レジスタ63の内容すなわちパケット送信開始時点
におけるマスタクロック14のディジタル位相情報がパケ
ットの内容としてネットワーク上に送信される。この場
合、上記分周回路62はマスタクロック14を生成する機能
とそのディジタル位相情報を生成する機能とを一つの回
路により実現している。
第３図は、上記分周回路62の入力，中間出力および最終
出力、即ちマスタクロック14のタイムチャートを示した
ものであり、マスタクロックの１周期（２π）の位相が
π/8ステップ、即ち４ビットでディジタル化されること
を示している。マスタノードが上記マスタクロック14の
位相情報を送信する場合は、このディジタル位相の最新
データ、即ち送信開始時点のディジタル位相情報を送信
する。
出力、即ちマスタクロック14のタイムチャートを示した
ものであり、マスタクロックの１周期（２π）の位相が
π/8ステップ、即ち４ビットでディジタル化されること
を示している。マスタノードが上記マスタクロック14の
位相情報を送信する場合は、このディジタル位相の最新
データ、即ち送信開始時点のディジタル位相情報を送信
する。
第４図は本実施例における前記基本クロック再生回路７
の構成例を示す図である。図において、71はマスタノー
ドから送信され送受信制御回路３を介して入力される前
記ディジタル位相情報を保持する４ビットのマスタ位相
レジスタ、72はスレーブクロック15のディジタル位相情
報を保持するスレーブ位相ジレスタで、マスタ位相情報
の受信完了の度に送受信制御回路３から出力される位相
情報受信完了パルス31によって保持内容が更新される。
73は減算器で、上記各レジスタ71と72の位相差を出力
し、この位相差はD/Aコンバータ74でアナログ電圧に変
換されて電圧制御発振器（VCO）75に与えられ、その発
振周波数を制御する。電圧制御発振器75の出力は、第２
図と同様な分周回路76に入力され、この分周回路76は端
末13に供給するスレーブクロック15を生成すると同時に
当該スレーブクロック15のディジタル位相情報を生成
し、これをスレーブ位相レジスタ72に供給する。即ち、
この基本クロック再生回路７は、位相情報がサンプリン
グされて比較される点を除き、従来のPLLと基本的な差
異はなく、サンプリング周期に比して位相差の変動が十
分小さければ、サンプリング定理によってスレーブ位相
はマスタ位相にロックできる。
の構成例を示す図である。図において、71はマスタノー
ドから送信され送受信制御回路３を介して入力される前
記ディジタル位相情報を保持する４ビットのマスタ位相
レジスタ、72はスレーブクロック15のディジタル位相情
報を保持するスレーブ位相ジレスタで、マスタ位相情報
の受信完了の度に送受信制御回路３から出力される位相
情報受信完了パルス31によって保持内容が更新される。
73は減算器で、上記各レジスタ71と72の位相差を出力
し、この位相差はD/Aコンバータ74でアナログ電圧に変
換されて電圧制御発振器（VCO）75に与えられ、その発
振周波数を制御する。電圧制御発振器75の出力は、第２
図と同様な分周回路76に入力され、この分周回路76は端
末13に供給するスレーブクロック15を生成すると同時に
当該スレーブクロック15のディジタル位相情報を生成
し、これをスレーブ位相レジスタ72に供給する。即ち、
この基本クロック再生回路７は、位相情報がサンプリン
グされて比較される点を除き、従来のPLLと基本的な差
異はなく、サンプリング周期に比して位相差の変動が十
分小さければ、サンプリング定理によってスレーブ位相
はマスタ位相にロックできる。
次に、第５図ないし第７図に本願の同期方式の概念図及
びフレーム構成図を示して作用について説明する。
びフレーム構成図を示して作用について説明する。
本願の同期方式は第５図に示すように、送信側クロック
（マスタクロック）によって計測された現在時刻tnを位
相情報として受信側へ伝達することにより、受信側クロ
ック（スレーブクロック）ｔ′ｎの遅れ進み±Δｎを補
正し、マスタクロックに同期させるものである。この
時、伝達遅延τは一定でなければならないが、伝達間隔
tn+1−tnは一定周期でなくとも良く、送受信クロックの
誤差の程度により、伝達間隔の最大値が規定される。
（マスタクロック）によって計測された現在時刻tnを位
相情報として受信側へ伝達することにより、受信側クロ
ック（スレーブクロック）ｔ′ｎの遅れ進み±Δｎを補
正し、マスタクロックに同期させるものである。この
時、伝達遅延τは一定でなければならないが、伝達間隔
tn+1−tnは一定周期でなくとも良く、送受信クロックの
誤差の程度により、伝達間隔の最大値が規定される。
ここで、送信開始時点におけるマスタクロックの位相情
報を入れたパケットは第６図に示すようにフレーム種別
FCをタイミングフレームとし、データINFOに４ビットか
らなるマスタクロックの位相情報を入れて送信される。
報を入れたパケットは第６図に示すようにフレーム種別
FCをタイミングフレームとし、データINFOに４ビットか
らなるマスタクロックの位相情報を入れて送信される。
伝達遅延時間τは、本発明の方法により、パケットが所
定の伝送路上を流れる時間と等価となるので、常に一定
となる。
定の伝送路上を流れる時間と等価となるので、常に一定
となる。
次に第７図を用いて具体的に説明する。送信側では、発
振回路61の発振周波数が分周回路62により分周されて、
周波数foHzのマスタクロック同期と1/8πステップで量
子化された位相情報θｏが生成され、送信時点tiの位相
情報θｏ（ti）がサンプリングされて第６図に示す如き
フレーム構成でネットワーク上に送信される。この位相
情報θｏ（ti）はネットワーク伝達遅延τを置いて受信
側に到達し、送受信制御回路３内の受信レジスタ3aで直
並列変換される。この時、送受信制御回路３から受信フ
レームのフレーム種別に基づく位相情報受信完了パルス
31が発せられ、このタイミングで上記位相情報θｏ（t
i）がマスタ位相レジスタ71に保持されるとともに、周
波数fcHzのスレーブクロックのti＋τ時点の位相情報θ
ｃ（ti＋τ）がサンプリングされてスレーブ位相ジレス
タ72に保持される。上記各レジスタ71,72に保持された
位相情報θｏ（ti）とθｃ（ti＋τ）は補数回路73aと
加算回路73bとから構成される減算器73に入力されてそ
の位相差を求められる。そして、ディジタル値として出
力される上記位相差がD/Aコンバータ74によりアナログ
値に変換されて、電圧制御発振器75に位相差θｏ（ti）
−θｃ（ti＋τ）に比例する制御電圧として印加され
る。電圧制御発振器75では上記制御電圧により位相差が
一定となるように発振周波数が制御され、その出力が分
周回路76に入力される。分周回路76では上記発振周波数
を分周することによりマスタクロックに同期したスレー
ブクロックを生成するとともに、その位相情報θｃが生
成され、次の位相情報受信完了パルス31によって更新さ
れる。
振回路61の発振周波数が分周回路62により分周されて、
周波数foHzのマスタクロック同期と1/8πステップで量
子化された位相情報θｏが生成され、送信時点tiの位相
情報θｏ（ti）がサンプリングされて第６図に示す如き
フレーム構成でネットワーク上に送信される。この位相
情報θｏ（ti）はネットワーク伝達遅延τを置いて受信
側に到達し、送受信制御回路３内の受信レジスタ3aで直
並列変換される。この時、送受信制御回路３から受信フ
レームのフレーム種別に基づく位相情報受信完了パルス
31が発せられ、このタイミングで上記位相情報θｏ（t
i）がマスタ位相レジスタ71に保持されるとともに、周
波数fcHzのスレーブクロックのti＋τ時点の位相情報θ
ｃ（ti＋τ）がサンプリングされてスレーブ位相ジレス
タ72に保持される。上記各レジスタ71,72に保持された
位相情報θｏ（ti）とθｃ（ti＋τ）は補数回路73aと
加算回路73bとから構成される減算器73に入力されてそ
の位相差を求められる。そして、ディジタル値として出
力される上記位相差がD/Aコンバータ74によりアナログ
値に変換されて、電圧制御発振器75に位相差θｏ（ti）
−θｃ（ti＋τ）に比例する制御電圧として印加され
る。電圧制御発振器75では上記制御電圧により位相差が
一定となるように発振周波数が制御され、その出力が分
周回路76に入力される。分周回路76では上記発振周波数
を分周することによりマスタクロックに同期したスレー
ブクロックを生成するとともに、その位相情報θｃが生
成され、次の位相情報受信完了パルス31によって更新さ
れる。
ここで、同期のための条件を図において説明すると、ネ
ットワーク伝達遅延τが一定であることと、伝達間隔t
n+1−tnに規制されるサンプリング周波数の最小値1/（t
n+1−tn）maxがサンプリング定理によりマスタクロック
とスレーブクロックの各周波数fo,fcの最大偏差の２倍
以上であることである。前述したように、伝達遅延τは
一定であり、各クロックを高精度とすることによりサン
プリング周期に比して位相差の変動を十分小さくすれ
ば、スレーブ位相はマスタ位相にロックでき、ネットワ
ークを介して離れて設置された特定のノード間におい
て、マスタ位相情報をネットワークを通して伝達するこ
とにより同期を確立することができる。ノード間にクロ
ック同期さえ確立すれば、パケット多重ネットワークに
おいて回線交換を実現することが可能となる。
ットワーク伝達遅延τが一定であることと、伝達間隔t
n+1−tnに規制されるサンプリング周波数の最小値1/（t
n+1−tn）maxがサンプリング定理によりマスタクロック
とスレーブクロックの各周波数fo,fcの最大偏差の２倍
以上であることである。前述したように、伝達遅延τは
一定であり、各クロックを高精度とすることによりサン
プリング周期に比して位相差の変動を十分小さくすれ
ば、スレーブ位相はマスタ位相にロックでき、ネットワ
ークを介して離れて設置された特定のノード間におい
て、マスタ位相情報をネットワークを通して伝達するこ
とにより同期を確立することができる。ノード間にクロ
ック同期さえ確立すれば、パケット多重ネットワークに
おいて回線交換を実現することが可能となる。
なお、以上の説明では、基本クロック生成回路６の中に
発振回路61を持つものとしたが、ノード外から供給され
るクロックを発振回路61の出力と同様に扱い、外部クロ
ックによりノード間の同期を確立させることも勿論可能
である。
発振回路61を持つものとしたが、ノード外から供給され
るクロックを発振回路61の出力と同様に扱い、外部クロ
ックによりノード間の同期を確立させることも勿論可能
である。
また、基本クロック生成回路６と基本クロック再生回路
７を共に有するノード１の構成例について示したが、ノ
ードによっては上記のいずれか一方のみを備えるように
してもよい。
７を共に有するノード１の構成例について示したが、ノ
ードによっては上記のいずれか一方のみを備えるように
してもよい。
以上のように、この発明によれば、パケット多重ネット
ワークを介して接続されるノード間に同期を確立でき、
しかもネットワーク内の通信速度に依ることなくマスタ
ノードの基本クロックに対してスレーブノードのクロッ
クを同期することができる。更に、ネットワーク内にマ
スタノードを複数設置し、各マスタノードから発信する
マスタ位相情報をそれぞれ異なる宛先ノード群を指定す
るマルチキャストフレームとして、あるいは個別アドレ
スを指定して送ることにより、従来全く不可能とされて
いたネットワーク内に複数の同期系統を同時に存在させ
ることが可能となり、ネットワーク全体の同期や通信速
度に依存することのない回線交換が実現される。
ワークを介して接続されるノード間に同期を確立でき、
しかもネットワーク内の通信速度に依ることなくマスタ
ノードの基本クロックに対してスレーブノードのクロッ
クを同期することができる。更に、ネットワーク内にマ
スタノードを複数設置し、各マスタノードから発信する
マスタ位相情報をそれぞれ異なる宛先ノード群を指定す
るマルチキャストフレームとして、あるいは個別アドレ
スを指定して送ることにより、従来全く不可能とされて
いたネットワーク内に複数の同期系統を同時に存在させ
ることが可能となり、ネットワーク全体の同期や通信速
度に依存することのない回線交換が実現される。
第１図はこの発明の一実施例によるノードのブロック構
成図、第２図は基本クロック生成回路の一例を示すブロ
ック構成図、第３図は基本クロック生成および基本クロ
ック再生回路における分周回路の動作と位相の量子化の
様子を示すタイミングチャート、第４図は基本クロック
再生回路の一例を示す構成図、第５図はこの発明による
同期方式の条件を説明するための概念図、第６図は位相
情報を含むパケットのフレーム構成図、第７図は実施例
の同期方式の動作を説明するための概要図である。 １……ノード、２……トランシーバ、３……送受信制御
回路、４……送信データバッファ、５……受信データバ
ッファ、６……基本クロック生成回路（基本クロック生
成手段）、７……基本クロック再生回路（基本クロック
再生手段）、８……セレクタ回路、９……セレクタ制御
信号、10……端末インタフェース回路、11……伝送線
路、12……端末インタフェース線路、13……端末、14…
…マスタクロック（基本クロック）、15……スレーブク
ロック、31……位相情報受信完了パルス、32……位相情
報送信開始パルス、61……発振回路、62,76……分周回
路、63……マスタ側マスタ位相レジスタ、71……マスタ
位相レジスタ、72……スレーブ位相レジスタ、73……減
算器、74……D/Aコンバータ、75……電圧制御発振器。 なお、図中同一符号は同一又は相当部分を示す。
成図、第２図は基本クロック生成回路の一例を示すブロ
ック構成図、第３図は基本クロック生成および基本クロ
ック再生回路における分周回路の動作と位相の量子化の
様子を示すタイミングチャート、第４図は基本クロック
再生回路の一例を示す構成図、第５図はこの発明による
同期方式の条件を説明するための概念図、第６図は位相
情報を含むパケットのフレーム構成図、第７図は実施例
の同期方式の動作を説明するための概要図である。 １……ノード、２……トランシーバ、３……送受信制御
回路、４……送信データバッファ、５……受信データバ
ッファ、６……基本クロック生成回路（基本クロック生
成手段）、７……基本クロック再生回路（基本クロック
再生手段）、８……セレクタ回路、９……セレクタ制御
信号、10……端末インタフェース回路、11……伝送線
路、12……端末インタフェース線路、13……端末、14…
…マスタクロック（基本クロック）、15……スレーブク
ロック、31……位相情報受信完了パルス、32……位相情
報送信開始パルス、61……発振回路、62,76……分周回
路、63……マスタ側マスタ位相レジスタ、71……マスタ
位相レジスタ、72……スレーブ位相レジスタ、73……減
算器、74……D/Aコンバータ、75……電圧制御発振器。 なお、図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】パケット多重ネットワークにおいて、ノー
ド間にクロック同期を確立する際に同期のマスタとして
機能するノードは、基本クロックの位相情報を所定ビッ
トのディジタル情報として生成する基本クロック生成手
段を備え、パケット送信開始時点における上記ディジタ
ル位相情報をマスタ側位相情報としてパケットに入れて
ネットワーク上に送出し、同期のスレーブとして機能す
るノードは基本クロックの位相情報を所定ビットディジ
タル情報として生成する基本クロック再生手段を備え、
上記ディジタル位相情報のパケットの受信を完了した時
点におけるスレーブ側の位相情報と上記パケット内のマ
スタ側位相情報とに基づいてノード間の同期を確立する
ようにしたことを特徴とする同期方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023193A JPH0783359B2 (ja) | 1986-06-27 | 1987-02-03 | 同期方式 |
| DE87106567T DE3787494T2 (de) | 1986-05-14 | 1987-05-06 | Datenübertragungssteuerungssystem. |
| EP87106567A EP0245765B1 (en) | 1986-05-14 | 1987-05-06 | Data transfer control system |
| CA000536997A CA1282147C (en) | 1986-05-14 | 1987-05-13 | Data transfer control system |
| US07/049,702 US4845709A (en) | 1986-05-14 | 1987-05-13 | Data transfer control system |
| AU72967/87A AU580476B2 (en) | 1986-05-14 | 1987-05-14 | Data transfer control system |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61-151189 | 1986-06-27 | ||
| JP15118986 | 1986-06-27 | ||
| JP62023193A JPH0783359B2 (ja) | 1986-06-27 | 1987-02-03 | 同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6399645A JPS6399645A (ja) | 1988-04-30 |
| JPH0783359B2 true JPH0783359B2 (ja) | 1995-09-06 |
Family
ID=26360512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62023193A Expired - Fee Related JPH0783359B2 (ja) | 1986-05-14 | 1987-02-03 | 同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783359B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1000414A7 (nl) * | 1987-03-18 | 1988-11-22 | Bell Telephone Mfg | Asynchroon op basis van tijdsverdeling werkend communicatiesysteem. |
| US5206857A (en) * | 1991-04-29 | 1993-04-27 | At&T Bell Laboratories | Apparatus and method for timing distribution over an asynchronous ring |
-
1987
- 1987-02-03 JP JP62023193A patent/JPH0783359B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6399645A (ja) | 1988-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845709A (en) | Data transfer control system | |
| EP1256197B1 (en) | Reference time distribution over a network | |
| US5654969A (en) | Arrangement in a communications network | |
| EP1198085B1 (en) | Cycle synchronization between interconnected sub-networks | |
| US5353313A (en) | Transmission of a clock signal over an asynchronous data channel | |
| JPH0267033A (ja) | 網同期システム | |
| JPH118644A (ja) | 送信装置、受信装置、通信装置、通信方法、及び通信システム | |
| KR20000076918A (ko) | 무선 네트워크 | |
| JP2000209245A (ja) | ネットワーク同期制御装置及びタイミングループ発生防止方法 | |
| US5517499A (en) | Method and an arrangement for synchronizing two or more communication networks of the time multiplex type | |
| JPH0783359B2 (ja) | 同期方式 | |
| US6011801A (en) | Rate control of channels on a time division multiplex bus | |
| JP3247146B2 (ja) | 時間多重型の２個以上の通信ネットワークを同期させる方法及び装置 | |
| JPH0783360B2 (ja) | 同期方式 | |
| US3920915A (en) | Circuit arrangement for mutual synchronization of the clock oscillators provided in the central offices of a pcm time-division multiplex telecommunication network | |
| US5276859A (en) | Accelerated token ring network | |
| US7684530B2 (en) | Circuit arrangement and method for synchronised transmission of audio data streams in a bus system | |
| GB2120499A (en) | Clocking arrangement | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JP2000224152A (ja) | 基準信号分配システム | |
| JPS60170352A (ja) | 独立同期通信方式 | |
| JPH06164566A (ja) | 位相同期方式 | |
| JPS583442A (ja) | パケット通信方式 | |
| JP2002515690A (ja) | 通信ネットワークにおける同期化付与方法および装置 | |
| JPH03286630A (ja) | クロック同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |