JPH0783287B2 - High frequency amplifier - Google Patents

High frequency amplifier

Info

Publication number
JPH0783287B2
JPH0783287B2 JP22309186A JP22309186A JPH0783287B2 JP H0783287 B2 JPH0783287 B2 JP H0783287B2 JP 22309186 A JP22309186 A JP 22309186A JP 22309186 A JP22309186 A JP 22309186A JP H0783287 B2 JPH0783287 B2 JP H0783287B2
Authority
JP
Japan
Prior art keywords
frequency amplifier
circuit
band
high frequency
balun
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22309186A
Other languages
Japanese (ja)
Other versions
JPS6376624A (en
Inventor
晶 臼井
一彦 久保
裕之 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22309186A priority Critical patent/JPH0783287B2/en
Publication of JPS6376624A publication Critical patent/JPS6376624A/en
Publication of JPH0783287B2 publication Critical patent/JPH0783287B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機等に使用する高周波増幅装
置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency amplifier used for a television receiver or the like.

従来の技術 近年、高周波増幅器はニューメディア機器の発達に伴い
性能上今まで以上の改善が要望されるようになってき
た。
2. Description of the Related Art In recent years, with the development of new media equipment, high-frequency amplifiers have been required to have better performance than ever before.

以下図面を参照しながら上述した従来の高周波増幅装置
の一例について説明する。
An example of the above-described conventional high frequency amplifier will be described below with reference to the drawings.

第5図は従来の高周波増幅装置の構成を示すブロック
図、第6図はその具体例を示す回路図である。第5図に
おいて、51は高周波増幅器、52はミキサー回路、端子は
5Aが入力端子、5Bが局部発振信号入力用の入力端子、5C
がIF出力端子である。
FIG. 5 is a block diagram showing a configuration of a conventional high frequency amplifier, and FIG. 6 is a circuit diagram showing a concrete example thereof. In FIG. 5, 51 is a high frequency amplifier, 52 is a mixer circuit, and terminals are
5A is an input terminal, 5B is an input terminal for inputting a local oscillation signal, and 5C
Is the IF output terminal.

このように構成された高周波増幅装置において、入力信
号は入力端子5Aより高周波増幅器51に供給され、増幅さ
れたのち、ミキサー回路52にて周波数変換され、第1中
間周波数の信号(以後I.F信号と書く)を端子IF出力端
子5Cより出力として次段に供給する。I.F信号は入力帯
域(90MHz〜770MHz)より上(例えば950MHz帯)に設定
されるため、局部発振信号は入力信号IFだけ高い周波数
として入力端子5Bよりミキサー回路52に供給されてい
る。
In the high-frequency amplifier configured as described above, the input signal is supplied from the input terminal 5A to the high-frequency amplifier 51, amplified, and then frequency-converted by the mixer circuit 52 to generate a signal of the first intermediate frequency (hereinafter referred to as IF signal). Write) is supplied to the next stage as an output from terminal IF output terminal 5C. Since the IF signal is set above the input band (90 MHz to 770 MHz) (for example, 950 MHz band), the local oscillation signal is supplied to the mixer circuit 52 from the input terminal 5B as a frequency higher by the input signal IF.

以上のようにこの構成された本装置の具体的な回路構成
図を第6図に示す。第6図で、61,610,611,612,613はFE
Tトランジスタ、62,66,616,619は結合コンデンサ、68,6
17,614はバラントランス、64,615,618はバイアス電位、
63はバイアス抵抗、65はチョークコイルで、各端子は6A
が入力端子、6Bが電源端子、6Cが出力端子、6Dが局部発
振信号入力用の入力端子を示している。この構成におい
て、以上その動作を説明する。
FIG. 6 shows a concrete circuit configuration diagram of the present apparatus thus configured as described above. In Figure 6, 61,610,611,612,613 are FE
T-transistors, 62,66,616,619 are coupling capacitors, 68,6
17,614 is a balun transformer, 64,615,618 is a bias potential,
63 is a bias resistor, 65 is a choke coil, each terminal is 6A
Is an input terminal, 6B is a power terminal, 6C is an output terminal, and 6D is an input terminal for inputting a local oscillation signal. The operation of this configuration will be described above.

まず、入力信号は、入力端子6Aより供給され、結合コン
デンサ62を介して増幅用トランジスタ67に供給され、こ
こで増幅され、FETトランジスタ61のドレインより結合
コンデンサ66を介してバラントランス68に供給され、こ
こで不平衡−平衡変換され、FETトランジスタ610,611,6
12,613の4個をダブルバランス接続したミキサー回路の
2つの共通ソースに供給される。4つのFETトランジス
タの2つの共通ゲートには入力端子6Dより不平衡−平衡
変換するバラントランス614で介して局部発振信号が供
給され、4つのFETトランジスタの2つの共通ドレイン
には2信号の周波数の和,差の成分が出力される。これ
をバラントランス617にて平衡−不平衡変換して結合コ
ンデンサ619を介して出力端子6CよりIFバンドパスフィ
ルタ段に供給する。
First, the input signal is supplied from the input terminal 6A, is supplied to the amplifying transistor 67 via the coupling capacitor 62, is amplified here, and is supplied from the drain of the FET transistor 61 to the balun transformer 68 via the coupling capacitor 66. , Where unbalanced-balanced conversion is performed and FET transistors 610, 611, 6
It is supplied to two common sources of a mixer circuit in which four of 12,613 are double-balanced. The local oscillation signal is supplied to the two common gates of the four FET transistors from the input terminal 6D through the balun transformer 614 that performs the unbalanced-balanced conversion, and the two common drains of the four FET transistors have two signal frequencies. The sum and difference components are output. The balun transformer 617 performs balanced-unbalanced conversion, and supplies the IF bandpass filter stage from the output terminal 6C via the coupling capacitor 619.

発明が解決しようとする問題点 しかしながら上記のような構成では、入力段にIF帯の信
号がある場合にはIF妨害をひきおこすという欠点があ
り、またバラントランス68の入力側からみたインピーダ
ンスがFETの入力容量のために容量性になり、その容量
値のため受信帯域の上限(700〜770MHz)での利得が劣
化するという欠点があった。
Problems to be Solved by the Invention However, the above configuration has a drawback that it causes IF interference when there is an IF band signal in the input stage, and the impedance seen from the input side of the balun transformer 68 is that of the FET. There is a drawback that the input capacitance makes it capacitive, and the capacitance value deteriorates the gain at the upper limit of the reception band (700 to 770 MHz).

本発明は上記問題点に鑑み、IF帯の信号をミキサー段以
前にて減衰させるとともに、受信帯域の上限(700MHz〜
770MHz)での利得劣化を補償することを同時に満足させ
る高周波増幅装置を提供するものである。
In view of the above problems, the present invention attenuates the signal in the IF band before the mixer stage, and the upper limit of the reception band (700 MHz ~
(770 MHz) to provide a high-frequency amplifier device that simultaneously satisfies the compensation for gain deterioration at 770 MHz.

問題点を解決するための手段 上記問題点を解決するために本発明の高周波増幅装置
は、入力信号を高周波増幅したのち、IFに対してはトラ
ップとなり、700〜770MHzあたりではピーキングになる
ようなフィルタ回路に通し、その後、FETのダブルバラ
ンス構成からなるミキサー回路に供給し、周波数変換す
るという構成を備えたものである。
Means for Solving the Problems In order to solve the above problems, the high-frequency amplification device of the present invention, after high-frequency amplification of the input signal, becomes a trap for IF and causes peaking around 700 to 770 MHz. After passing through a filter circuit, it is then supplied to a mixer circuit consisting of a double-balanced FET structure for frequency conversion.

作用 本発明は上記した構成によって、IFに対してはトラップ
構成になり700MHz〜770MHzに対してはピーキングになる
フィルタ回路を挿入することによりIF妨害を解決するこ
とができ、また受信帯域の上限あたりでの利得劣化を防
止することができる。
Effect The present invention can solve the IF interference by inserting a filter circuit that becomes a trap structure for IF and becomes peaking for 700 MHz to 770 MHz by the above-described configuration, and per the upper limit of the reception band. It is possible to prevent the gain deterioration in.

実 施 例 以下本発明の一実施例の高周波増幅装置について図面を
参照しながら説明する。第2図は本発明の一実施例にお
ける高周波増幅装置の構成を示すブロック図である。第
2図において、11は高周波増幅器、12はフィルタ回路、
13はミキサー回路、1Aは入力端子、1Bは局部発振信号入
力用の入力端子、1Cは出力端子を示す。
Example A high frequency amplifier according to an example of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram showing the configuration of the high frequency amplifying apparatus in one embodiment of the present invention. In FIG. 2, 11 is a high frequency amplifier, 12 is a filter circuit,
13 is a mixer circuit, 1A is an input terminal, 1B is an input terminal for inputting a local oscillation signal, and 1C is an output terminal.

以上のように構成された高周波増幅装置について、以下
その動作を説明する。まず、入力信号は高周波増幅器11
を通ったのちフィルタ回路12に入る。ここで、フィルタ
回路12にてIFに対してはトラップ、受信帯域のハイエン
ドではミキサー回路13の入力容量を補償するピーキング
回路となるように構成する。その出力をミキサー回路13
にてIFに変換し出力端子1CよりIFバントパスフィルタに
供給する。
The operation of the high frequency amplifier configured as above will be described below. First, the input signal is the high frequency amplifier 11
After passing through, it enters the filter circuit 12. Here, the filter circuit 12 is configured to be a trap for the IF and a peaking circuit for compensating the input capacitance of the mixer circuit 13 at the high end of the reception band. The output is the mixer circuit 13
Is converted to IF at and is supplied to the IF band pass filter from output terminal 1C.

第1図は第2図の一実施例の具体的な回路構成例を示す
ものである。第1図において、21,213,214,215,216はFE
Tトランジスタ、22,26,219,222は結合コンデンサを示
し、24,212,218,221はバイアス電位を示す。25はチョー
クコイル、210,217,220はバランストランス、23はバイ
アス抵抗、29はミキサー段の入力換算容量、いわゆる浮
遊容量を示したもので、27は共振用のコイル、28は共振
コンデンサ、2Aは入力端子、2Bは電源端子、2CはIF出力
端子、2Dは局部発振信号入力用の入力端子を示す。
FIG. 1 shows a concrete circuit configuration example of the embodiment of FIG. In Fig. 1, 21,213,214,215,216 are FE
T transistors, 22, 26, 219 and 222 indicate coupling capacitors, and 24, 212, 218 and 221 indicate bias potentials. Reference numeral 25 is a choke coil, 210, 217 and 220 are balance transformers, 23 is a bias resistor, 29 is an input conversion capacity of the mixer stage, so-called stray capacitance, 27 is a resonance coil, 28 is a resonance capacitor, 2A is an input terminal, 2B is a power supply terminal, 2C is an IF output terminal, and 2D is an input terminal for inputting a local oscillation signal.

以上の構成による本実施例の動作を説明する。まず、入
力信号は、端子2Aより結合コンデンサ22を介してFETト
ランジスタ21のゲートに与えられここで増幅される。増
幅された信号はFETトランジスタ21のドレインより結合
コンデンサ26を介してコイル27,共振コンデンサ28,浮遊
容量29として構成されるフィルタ回路12に供給される。
このフィルタ回路の特性は第3図に示すようにIFに相当
する周波数01にては反共振点となり、受信帯域700〜7
70MHz帯に相当する02に相当する周波数では直列共振
のピーキング回路になる。この特性は第4図に示すよう
になり02の部分では従来例にあった利得劣化がピーキ
ングされ補償される。この出力はバラントランス210を
介して、4つのFETトランジスタ213,214,215,216をダブ
ルバランス構成することにより得られるミキサー回路の
共通ソースに与えられ、共通ゲートには入力端子2Dより
得た局部発振入力信号をバラントランス217を介して加
え、共通ドレインに発生した2信号の和と差の信号をバ
ラントランス220,結合コンデンサ222を介して端子2Cよ
りIFバンドパスフィルタ段に供給する。バラントランス
217,210,220にはそれぞれバイアス電位212,218,221によ
り最適バイアスが加えられている。
The operation of this embodiment having the above configuration will be described. First, the input signal is given to the gate of the FET transistor 21 from the terminal 2A via the coupling capacitor 22, and is amplified here. The amplified signal is supplied from the drain of the FET transistor 21 via the coupling capacitor 26 to the filter circuit 12 configured as a coil 27, a resonance capacitor 28, and a stray capacitance 29.
As shown in FIG. 3, the characteristic of this filter circuit is an anti-resonance point at the frequency 01 corresponding to IF, and the reception band 700 to 7
At a frequency corresponding to 02 corresponding to the 70 MHz band, a peaking circuit of series resonance is obtained. This characteristic is as shown in FIG. 4, and in the area 02 , the gain deterioration in the conventional example is peaked and compensated. This output is given via a balun transformer 210 to the common source of the mixer circuit obtained by double-balancing the four FET transistors 213, 214, 215, 216, and the local oscillation input signal obtained from the input terminal 2D is balun transformer to the common gate. In addition, the signal of the sum and difference of the two signals generated in the common drain is supplied from the terminal 2C to the IF band pass filter stage via the balun transformer 220 and the coupling capacitor 222. Balun transformer
Optimal biases are applied to 217, 210, 220 by bias potentials 212, 218, 221 respectively.

以上のように本実施例によれば入力信号を高周波増幅ト
ランジスタ21を通したのち、ミキサー回路の入力容量を
用いて、IFに対してはトラップ、700〜770MHzに対して
はピーキングになるようなフィルタ回路を構成してこれ
に印加することにより、IFを減衰させ、受信帯域の上限
あたり(700〜770MHz)の利得劣化を改善することがで
きる。
As described above, according to the present embodiment, after the input signal is passed through the high frequency amplifying transistor 21, the input capacitance of the mixer circuit is used to cause a trap for IF and peaking for 700 to 770 MHz. By constructing a filter circuit and applying it to it, the IF can be attenuated and the gain deterioration around the upper limit of the reception band (700 to 770 MHz) can be improved.

発明の効果 以上のように本発明は、入力信号をFETの高周波増幅ト
ランジスタにて増幅した後に、コイルと容量とFETミキ
サーの入力ソース容量とを直並列共振させたフィルタ回
路を構成してこれに供給し、IFに対してはトラップ、受
信帯域の700〜770MHz帯に関してはピーキングになるよ
うにすることにより、IF妨害で改善するとともに、700
〜770MHz帯の利得を改善することができる。
As described above, according to the present invention, after amplifying the input signal by the high frequency amplifying transistor of the FET, the coil, the capacitance, and the input source capacitance of the FET mixer are made to resonate in parallel and the filter circuit is configured. By supplying and trapping for IF and peaking for the 700 to 770 MHz band of the reception band, it is improved by IF interference and 700
The gain in the ~ 770MHz band can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例における高周波増幅装置の回
路図、第2図は第1図の基本構成を示すブロック図、第
3図は第2図のフィルタ回路のインピーダンス特性図、
第4図は第3図の通過特性を示す特性図、第5図は従来
例の構成を示すブロック図、第6図は第5図の具体的な
回路構成例を示す回路図である。 11……高周波増幅器、12……フィルタ回路、13……ミキ
サー回路、21……FETトランジスタ、27……共振用コイ
ル、28……共振コンデンサ、29……浮遊容量。
FIG. 1 is a circuit diagram of a high frequency amplifier in one embodiment of the present invention, FIG. 2 is a block diagram showing the basic configuration of FIG. 1, and FIG. 3 is an impedance characteristic diagram of the filter circuit of FIG.
FIG. 4 is a characteristic diagram showing the pass characteristic of FIG. 3, FIG. 5 is a block diagram showing a configuration of a conventional example, and FIG. 6 is a circuit diagram showing a concrete circuit configuration example of FIG. 11 …… High frequency amplifier, 12 …… Filter circuit, 13 …… Mixer circuit, 21 …… FET transistor, 27 …… Resonance coil, 28 …… Resonance capacitor, 29 …… Stray capacitance.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力信号を増幅する高周波増幅と、この高
周波増幅器の出力側に挿入されたコイルとコンデンサか
らなる並列共振回路と、4つのFETトランジスタによっ
てダブルバランス構成されたミキサー回路とを備え、こ
のミキサー回路の2つの共通ソースを平衡−不平衡バラ
ンにてインピーダンス変換し、バランの不平衡側から見
た等価容量と前述の並列共振回路により直並列共振回路
を構成し、その反共振点を950MHz帯に設定し、共振点を
700〜770MHz帯に設定するとともに、上記ダブルバラン
スミキサー回路の2つの共通ゲートからは局部発振入力
信号を与え、2つの共通ドレインをバランにて不平衡に
変更したのち、950MHz帯の中間周波数を選択して使用す
ることを特徴とする高周波増幅装置。
1. A high-frequency amplifier for amplifying an input signal, a parallel resonance circuit including a coil and a capacitor inserted on the output side of the high-frequency amplifier, and a mixer circuit having a double-balanced structure with four FET transistors, The two common sources of this mixer circuit are impedance-converted by a balanced-unbalanced balun, and a series-parallel resonant circuit is configured by the equivalent capacitance seen from the unbalanced side of the balun and the parallel resonant circuit described above. Set the resonance point to 950MHz band
Set to 700 to 770MHz band, apply local oscillation input signal from two common gates of the above double balance mixer circuit, change two common drains to unbalance by balun, and then select intermediate frequency of 950MHz band. A high-frequency amplifier characterized by being used as a product.
JP22309186A 1986-09-19 1986-09-19 High frequency amplifier Expired - Lifetime JPH0783287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22309186A JPH0783287B2 (en) 1986-09-19 1986-09-19 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22309186A JPH0783287B2 (en) 1986-09-19 1986-09-19 High frequency amplifier

Publications (2)

Publication Number Publication Date
JPS6376624A JPS6376624A (en) 1988-04-06
JPH0783287B2 true JPH0783287B2 (en) 1995-09-06

Family

ID=16792691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22309186A Expired - Lifetime JPH0783287B2 (en) 1986-09-19 1986-09-19 High frequency amplifier

Country Status (1)

Country Link
JP (1) JPH0783287B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236034A (en) * 2007-03-16 2008-10-02 National Applied Research Lab Rf front end processor chip and its adapter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7865164B2 (en) * 2007-09-27 2011-01-04 Qualcomm Incorporated Apparatus and methods for downconverting radio frequency signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008236034A (en) * 2007-03-16 2008-10-02 National Applied Research Lab Rf front end processor chip and its adapter

Also Published As

Publication number Publication date
JPS6376624A (en) 1988-04-06

Similar Documents

Publication Publication Date Title
JP2765702B2 (en) Ultra high frequency mixer
EP0166626B1 (en) Frequency conversion apparatus
JPS6218809A (en) Tuner agc circuit
JPH0783287B2 (en) High frequency amplifier
US4297660A (en) Electric circuit using surface acoustic wave device
JP3612241B2 (en) Intermediate frequency circuit of television tuner
JP3464261B2 (en) Frequency conversion circuit
US20030064698A1 (en) Linearization apparatus for mixer
JP2861393B2 (en) Receiver
JPH09162657A (en) Microwave power amplifier circuit
JP2003197433A (en) Transmission line transformer and amplification unit using the same
JPH061861B2 (en) Mixer equipment
JP2814247B2 (en) High frequency amplifier
JP2814248B2 (en) High frequency amplifier
JP2911136B2 (en) Input tuning filter
JPH0720019B2 (en) Frequency conversion circuit
JPS6340897Y2 (en)
JPS636886Y2 (en)
JP3586060B2 (en) Intermediate frequency circuit
JPS636938Y2 (en)
JPH0226420B2 (en)
JPS6313371B2 (en)
JPH0467812B2 (en)
JPH07297741A (en) Mixer circuit
JP2002164744A (en) Frequency converting circuit