JPH0226420B2 - - Google Patents

Info

Publication number
JPH0226420B2
JPH0226420B2 JP10776180A JP10776180A JPH0226420B2 JP H0226420 B2 JPH0226420 B2 JP H0226420B2 JP 10776180 A JP10776180 A JP 10776180A JP 10776180 A JP10776180 A JP 10776180A JP H0226420 B2 JPH0226420 B2 JP H0226420B2
Authority
JP
Japan
Prior art keywords
circuit
fet
antenna
antenna input
input circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10776180A
Other languages
Japanese (ja)
Other versions
JPS5733841A (en
Inventor
Kazuo Takayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP10776180A priority Critical patent/JPS5733841A/en
Publication of JPS5733841A publication Critical patent/JPS5733841A/en
Publication of JPH0226420B2 publication Critical patent/JPH0226420B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line

Description

【発明の詳細な説明】 本発明はラジオ受信機におけるアンテナ入力回
路、特に車載用のAMラジオ受信機に応用して好
適なアンテナ入力回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an antenna input circuit in a radio receiver, and particularly to an antenna input circuit suitable for application to a vehicle-mounted AM radio receiver.

車載用のラジオ受信機に用いるアンテナはFM
帯に対しては適当な長さでありその共振時にはほ
ぼ純抵抗に見える。ところが、そのアンテナを
AM帯に関してみると短か過ぎる。このため一般
にAMラジオ受信機におけるアンテナは容量性に
見える。一方、近年のラジオ受信機は電子同調化
されており、例えばバリキヤツプ(可変容量ダイ
オード)等を用いて、LC共振回路のうちのC成
分を可変として同調を採る形式になつている。然
し、そのバリキヤツプの容量値を変化させる場合
に、前述のアンテナの容量成分が該バリキヤツプ
の容量に加わることから、不都合を生ずる。すな
わち固定のアンテナ容量が常に付帯するから、特
に周波数の高い領域における共振周波数をカバー
できないという不都合である。この不都合を解消
すべく、既に2種のタイプのアンテナ入力回路が
提案された。第1のタイプは非同調型アンテナ入
力回路(後述)と称すべきものであり、第2のタ
イプは同調型アンテナ入力回路(後述)と称すべ
きものである。第1のタイプはアンテナ側から一
旦FETで受けた後に共振回路を設けるものであ
り、第2のタイプはアンテナ側から先ず共振回路
で受けてその後増幅器を設けるものである。
The antenna used for car radio receivers is FM.
It has an appropriate length for the band, and when it resonates, it appears to be almost pure resistance. However, the antenna
Regarding the AM band, it is too short. For this reason, antennas in AM radio receivers generally appear to be capacitive. On the other hand, radio receivers in recent years are electronically tuned, and are tuned by making the C component of the LC resonant circuit variable using, for example, a variable cap (variable capacitance diode). However, when changing the capacitance value of the varicap, a problem arises because the capacitance component of the antenna described above is added to the capacitance of the varicap. That is, since a fixed antenna capacity is always attached, it is inconvenient that the resonant frequency, especially in a high frequency region, cannot be covered. In order to solve this problem, two types of antenna input circuits have already been proposed. The first type is to be referred to as a non-tunable antenna input circuit (described later), and the second type is to be referred to as a tunable antenna input circuit (described later). The first type receives the signal from the antenna side with a FET and then provides a resonant circuit, and the second type receives the signal from the antenna side with a resonant circuit and then provides an amplifier.

これら第1および第2のタイプのアンテナ入力
回路を比較するとそれぞれに利点、欠点がある。
先ず第1のタイプにあつては、前記FETがあら
ゆる周波数の入力を均等に受信するから、希望周
波数近傍の妨害波によつて混変調を起すという欠
点を有する。然し、共振回路はFETドレイン側
の高インピーダンスを通して接続されるから、該
共振回路を比較的簡単に構成できるし、又、バリ
キヤツプに対する負担も軽いという利点を有す
る。一方、第2のタイプにあつては、アンテナ側
から先ず共振回路に入るから、前記の妨害波によ
る混変調については余り心配が要らないという利
点を有する。然し、アンテナ側の容量は特定の値
に設定しないとミスマツチングを生じるとか、共
振回路のQ(尖鋭度)を高く設定しないとS/N
(信号対雑音比)が悪化するとか、バリキヤツプ
としては相当容量変化範囲の広いものを用いなけ
ればならない等の欠点を有する。
Comparing these first and second types of antenna input circuits, each has advantages and disadvantages.
First, in the first type, since the FET receives inputs of all frequencies equally, it has the disadvantage that intermodulation occurs due to interference waves near the desired frequency. However, since the resonant circuit is connected through the high impedance on the FET drain side, the resonant circuit can be constructed relatively easily and has the advantage that the load on the varicap is light. On the other hand, the second type has the advantage that since it first enters the resonant circuit from the antenna side, there is no need to worry about cross-modulation due to the above-mentioned interference waves. However, if the capacitance on the antenna side is not set to a specific value, mismatching will occur, and if the Q (sharpness) of the resonant circuit is not set high, the S/N will be poor.
However, there are disadvantages such as the signal-to-noise ratio (signal-to-noise ratio) being deteriorated and the variable cap having a relatively wide range of capacitance change required.

従つて本発明の目的は、上記第1および第2の
タイプのアンテナ入力回路の利点、欠点を考慮
し、基本的には前記第1のタイプのアンテナ入力
回路をベースとして、混変調を起し難く、低いQ
にしてもそれほどS/Nを劣化させず、どのよう
な容量のアンテナに対してもマツチングし、さら
にバリキヤツプの容量変化範囲も狭くて良い等の
種々利点をもたらすことを可能としたアンテナ入
力回路を提供することである。
Therefore, an object of the present invention is to take into account the advantages and disadvantages of the first and second types of antenna input circuits, and basically to create a system that causes cross modulation based on the first type of antenna input circuit. Difficult and low Q
However, we have developed an antenna input circuit that does not significantly degrade the S/N ratio, can match antennas of any capacity, and has various advantages such as a narrow capacitance variation range of the variable cap. It is to provide.

上記目的に従い本発明は、前記第1のタイプの
アンテナ入力回路において、これに用いるFET
のgn(相互コンダクタンス)が非線形特性を有す
ることから波形歪を誘起し、これによつて妨害波
の混変調を生ずるという事実に着目し、基本的
に、該FETのgnが見掛け上見えなくなるように
回路構成し、さらに前記FETにトランジスタま
たは他のFETを導入し、前記FETのドレインと
前記トランジスタのベースまたは前記他のFET
のゲート、前記FETのソースと前記トランジス
タのコレクタまたは前記他のFETのドレインを
それぞれ交流的に接続したことを特徴とするもの
である。
In accordance with the above object, the present invention provides an antenna input circuit of the first type.
Focusing on the fact that the g n (mutual conductance ) of the FET has nonlinear characteristics, it induces waveform distortion, which causes intermodulation of the interference wave. further introduce a transistor or other FET into the FET, and connect the drain of the FET and the base of the transistor or the other FET.
The gate of the FET, the source of the FET, and the collector of the transistor or the drain of the other FET are each connected in an alternating current manner.

以下図面に従つて本発明を説明する。 The present invention will be explained below with reference to the drawings.

第1図は本発明のベースをなす従来の非同調型
アンテナ入力回路を示す回路図であり、第2図は
別の形式の従来の同調型アンテナ入力回路を示す
回路図である。第1図において中央より左側の
ANTはアンテナ側を、中央より右側のRDはラ
ジオ側をそれぞれ表わす。Eaはアンテナ入力信
号電圧を表わし、Caは既述した、AM帯における
アンテナの容量成分であり、Cbはアンテナから
ラジオ側に至るケーブルの容量成分である。ラジ
オ側に入ると、アンテナ入力信号は先ずFET1
1で受信され、該FET11を介してLC共振回路
12に導かれる。回路12はバリキヤツプ13と
同調トランス114とを含んでなる。一方、第2
図において、第1図と同一の参照番号および記号
の付されたものは相互に同一の構成要素である。
共振回路22の構成は、図示するとおり第1図の
共振回路12とは若干異なる。この共振回路22
を経て、アンテナ入力信号は、増幅器25により
増幅される。
FIG. 1 is a circuit diagram showing a conventional non-tunable antenna input circuit that forms the basis of the present invention, and FIG. 2 is a circuit diagram showing another type of conventional tunable antenna input circuit. In Figure 1, the left side of the center
ANT represents the antenna side, and RD on the right side of the center represents the radio side. E a represents the antenna input signal voltage, C a is the capacitance component of the antenna in the AM band as described above, and C b is the capacitance component of the cable from the antenna to the radio side. When entering the radio side, the antenna input signal first goes to FET1.
1 and guided to the LC resonant circuit 12 via the FET 11. Circuit 12 includes a variable cap 13 and a tuning transformer 114. On the other hand, the second
In the figures, the same reference numbers and symbols as in FIG. 1 indicate the same components.
The configuration of the resonant circuit 22 is slightly different from the resonant circuit 12 of FIG. 1, as shown. This resonant circuit 22
After that, the antenna input signal is amplified by an amplifier 25.

ところで本発明は、第1図に示した第1のタイ
プのアンテナ入力回路をベースとして成立する
が、本アンテナ入力回路には、既述のとおり、混
変調特性が悪く、希望周波数近傍の妨害波が音声
出力に入り込むという重大な欠点を伴う。そこ
で、この混変調特性を悪くしている原因について
追求してみる。第1図におけるラジオ側RD初段
に設けられるFET11に着目すると、該FET1
1の等価回路は第3A図に示すとおりであり、そ
のVGS−IDカーブは第3B図のグラフに示すとお
りである。第3A図において、Gはゲート、Dは
ドレイン、Sはソースであり、電圧Eを受信した
とき、該FET11はgnEの電流源として機能す
る。gnは相互コンダクタンスであり、ゲート・
ソース電圧VGSを横軸にとりドレイン電流IDを縦
軸にとつて第3B図のグラフの如くVGS−IDカー
ブをプロツトすると、該相互コンダクタンスgn
は、 gn=ΔID/ΔVGS で表わされる。すなわち、gnはカーブ31の微
分値をもつて表わされる。このカーブ31に注目
すると、これは直線ではなく、2次関数状の曲線
を描いていることが分る。このため、小振幅入力
の場合(ΔVGSが小)はある程度gn一定とみなせ
るが、大振幅(ΔVGSが大)になると、カーブ3
1の曲線性のためにgn一定とみなせなくなる。
すなわち、gnには非線形性がある。この非線形
性が出力信号に歪を生じさせ、その結果妨害波に
よる混変調が起る。結局、FET11の増幅率が、
非線形性のgnに依存するところに混変調の問題
があるのである。
By the way, the present invention is based on the first type of antenna input circuit shown in FIG. This has the serious drawback that the sound enters the audio output. Therefore, we will investigate the cause of this poor cross-modulation characteristic. Focusing on the FET 11 provided in the first stage of the radio side RD in Fig. 1, the FET 1
The equivalent circuit of No. 1 is as shown in FIG. 3A, and its V GS -ID curve is as shown in the graph of FIG. 3B. In FIG. 3A, G is the gate, D is the drain, and S is the source, and when receiving the voltage E, the FET 11 functions as a current source of g n E. g n is the transconductance and the gate
If we plot the V GS - ID curve as shown in the graph of Figure 3B, with the source voltage V GS on the horizontal axis and the drain current ID on the vertical axis, the mutual conductance g n
is expressed as g n =ΔI D /ΔV GS . That is, g n is expressed by the differential value of the curve 31. If we pay attention to this curve 31, we can see that it is not a straight line but a quadratic curve. Therefore, in the case of small amplitude input (∆V GS is small), g n can be regarded as constant to some extent, but when the amplitude becomes large (∆V GS is large), curve 3
Due to the curvilinearity of 1, g n cannot be considered constant.
That is, g n has nonlinearity. This nonlinearity causes distortion in the output signal, resulting in cross-modulation due to interference waves. In the end, the amplification factor of FET11 is
The problem of cross modulation lies in the dependence on the nonlinearity g n .

そこで先ず、このgnを見掛け上見えなくする
ことを試みる。第4図は、第1図のラジオ側RD
を一般化して示す図である。本図において、
FET11に対しEiは入力電圧、Epは出力電圧、
ZLは負荷素子(共振回路12)41のインピーダ
ンスである。これらEi、EpおよびZLの間には、前
記gnを用いて(1)式の関係がある。
First, we will try to make this g n invisible. Figure 4 shows the radio side RD in Figure 1.
FIG. In this figure,
For FET11, E i is the input voltage, E p is the output voltage,
Z L is the impedance of the load element (resonant circuit 12) 41. There is a relationship between E i , E p and Z L as shown in equation (1) using the above g n .

Ep=EignZL ………(1) 本(1)式に見るとおり、第1図の回路そのもので
はgnがそのまま見えているから、非線形歪は大
きく現われる。そこで、第5図に示すとおり
FET11のソースS側にインピーダンスZSの受
動素子51を付加する。これが本発明の基本回路
をなす。本回路における、Ei、Ep、ZLおよびZS
間には、前記gnを用いて、(2)式の関係が成立す
る。
E p = E i g n Z L (1) As seen in equation (1), in the circuit shown in Figure 1, g n is visible as it is, so nonlinear distortion appears significantly. Therefore, as shown in Figure 5,
A passive element 51 having an impedance Z S is added to the source S side of the FET 11. This constitutes the basic circuit of the present invention. In this circuit, the relationship of equation (2) holds between E i , E p , Z L and Z S using the g n described above.

Ep=EignZL/1+gnZS ………(2) ここで(2)式におけるZSを大きく選ぶとすれば、
gnZS≫1となり、分子分母をgnZSで除せば、近似
的に EpEiZL/ZS ………(3) が得られる。この結果、非線形歪の要因である
gnは、EpおよびEi間の入出力関係には見えなくな
り、混変調特性は改善される。かくして、FET
に受動素子(ZS)51を設け且つgnZS≫1に選ぶ
というのが本発明の原理である。
E p = E i g n Z L /1 + g n Z S ………(2) Here, if Z S in equation (2) is chosen to be large,
If g n Z S ≫1 and the numerator and denominator are divided by g n Z S , E p E i Z L /Z S (3) can be obtained approximately. As a result, the cause of nonlinear distortion is
g n no longer appears in the input/output relationship between E p and E i , and the cross-modulation characteristics are improved. Thus, FET
The principle of the present invention is to provide a passive element (Z S ) 51 at , and to select g n Z S ≫1.

上記の原理を表わす(3)式において、FET11
の利得はZL/ZSに比例することから、ZSを大きく選 ぶことは、利得の減少をもたらす結果となる。従
つて、この利得を減少させることを防止する策が
加味されればさらに好ましい。そこで、本発明は
第6図に示す如く、前記インピーダンスZSに相当
する受動素子62を、LCの直列回路すなわち、
リアクタンスLpのコイル63とキヤパシタンスCp
の可変コンデンサ64、例えば、バリキヤツプ、
とから構成する。そして、希望周波数において
LC直列回路の受動素子62を共振させるように
する。このようにすると、希望周波数では、イン
ピーダンスZSが非常に小さくなるから、前述の利
得は減少しない。この場合、上記(2)式のZSは、 ZS=1−ω2LpCp/jωCp ………(4) で表わされ、希望周波数で、1−ω2LpCp=0と
なるように、LpおよびCpを定める。この場合、ZS
が実質的に零となるから、前述したgnZS≫1に矛
盾が生ずる。然しながら、gnZS≫1が事実上満足
されないのは希望周波数においてであるから、そ
の近傍の妨害波による混変調とは関係がない。つ
まり、混変調を抑圧するには、ZSは、少なくとも
希望周波数をはずれた所で大であればよいから、
ZS〔=1−ω2LpCp/jωCp〕はこれらの要件を十分満足 している。この第6図の回路構成が本発明の前提
となる構成である。なお、本回路構成では、受動
素子62が共振回路として機能するからインピー
ダンスZLの負荷素子61が、第1図の共振回路1
2相当の回路を形成する必要はない。本発明は、
第6図の回路構成をさらに改善し、前述した非線
形歪の要因、すなわち混変調の要因たるgnの影
響をさらに小さくでき、且つQを高くできるよう
にして妨害波の排除能力を向上させたものであ
る。第7図は本発明の実施例を示す回路図であ
る。又、第8図は第7図の回路の等価回路図であ
る。なお、第2図のゲート、ドレイン、ソー
ス、ベース、エミツタ、コレクタに対応
する部分には同一のアルフアベツト記号を付して
示す。第7図に示すとおり、本実施例においては
新たにトランジスタ71が導入され、該トランジ
スタ71のベース・コレクタにそれぞれFET1
1のドレイン、ソースが接続される。これらトラ
ンジスタ71とFET11を電流源として表わせ
ば、第8図において各部を流れる電流は、点で
gne(1+β)、点でgne、点gneβ、受動素
子61の入力でgne(1+β)、である。ただし、
eは図示するとおり、ゲートおよびソース間
の電圧、βはトランジスタ71の電流増幅率であ
る。又部の半円状ループはベース電流が電流源
を制御していることを意味する。第8図から、 Ei=gne(1+β)・ZS+e ………(5) なる関係が得られる。そしてこれよりeを求める
と、 e=Ei/1+gnZS(1+β) ………(6) となる。又、出力電圧Epは Ep=−gne(1+β)ZL ………(7) であるから、これに(6)式を代入すれば Ep=−Eign(1+β)ZL/1+gn(1+β)ZS……
…(8) が得られる。この(8)式と上記(2)式を対比すると、
gnZSおよびgnZLがそれぞれ(1+β)倍されて
いることが分る。βは一般に100程度はとれるか
ら、ZSの値を大きくすることなく既述のgnZS≫1
なる関係が得られる。結局、ZSを大きくすること
なく、上記(3)式と同様の EpEiZL/ZS ………(9) なる関係が満足され、gnが見えなくなるから非
線形歪はなくなり、希望周波数以外においても利
用得の減少(ZSの増大)を伴うことなくさらに混
変調特性が改善される。
In equation (3) expressing the above principle, FET11
Since the gain of is proportional to Z L /Z S , choosing a large Z S results in a decrease in gain. Therefore, it is more preferable if a measure is taken to prevent this gain from decreasing. Therefore, as shown in FIG. 6, the present invention connects a passive element 62 corresponding to the impedance Z S to a series circuit of LC, that is, as shown in FIG.
Coil 63 with reactance L p and capacitance C p
variable capacitor 64, e.g., a variable cap,
It consists of And at the desired frequency
The passive element 62 of the LC series circuit is made to resonate. In this way, the impedance Z S becomes very small at the desired frequency, so the gain described above does not decrease. In this case, Z S in equation (2) above is expressed as Z S =1-ω 2 L p C p /jωC p (4), and at the desired frequency, 1-ω 2 L p C p L p and C p are determined so that =0. In this case, Z S
is substantially zero, which creates a contradiction in the above-mentioned g n Z S ≫1. However, since g n Z S ≫1 is not actually satisfied at the desired frequency, it has nothing to do with cross-modulation due to interference waves in the vicinity. In other words, in order to suppress cross-modulation, Z S needs to be large at least at a point outside the desired frequency.
Z S [=1-ω 2 L p C p /jωC p ] sufficiently satisfies these requirements. The circuit configuration shown in FIG. 6 is the premise of the present invention. In addition, in this circuit configuration, since the passive element 62 functions as a resonant circuit, the load element 61 of impedance Z L functions as the resonant circuit 1 in FIG.
There is no need to form two circuits. The present invention
The circuit configuration shown in Figure 6 has been further improved to further reduce the effect of the nonlinear distortion factor mentioned above, that is, the effect of g n , which is a factor of cross modulation, and to increase Q, improving the ability to eliminate interference waves. It is something. FIG. 7 is a circuit diagram showing an embodiment of the present invention. 8 is an equivalent circuit diagram of the circuit shown in FIG. 7. Note that portions corresponding to the gate, drain, source, base, emitter, and collector in FIG. 2 are shown with the same alphanumeric symbols. As shown in FIG. 7, a transistor 71 is newly introduced in this embodiment, and FET1 is connected to the base and collector of the transistor 71, respectively.
The drain and source of 1 are connected. If these transistor 71 and FET 11 are represented as current sources, the current flowing through each part in FIG.
g n e(1+β), g n e at the point, g n eβ, and g n e(1+β) at the input of the passive element 61. however,
As shown, e is the voltage between the gate and source, and β is the current amplification factor of the transistor 71. The semicircular loop at the other end means that the base current is controlling the current source. From FIG. 8, the following relationship can be obtained: E i = gn e(1+β)・Z S +e (5). Then, e is calculated from this, e=E i /1+g n Z S (1+β) (6). Also, the output voltage E p is E p = -g n e (1 + β) Z L ...... (7), so by substituting equation (6) into this, E p = -E i g n (1 + β) Z L /1+g n (1+β)Z S ...
…(8) is obtained. Comparing this equation (8) with the above equation (2), we get
It can be seen that g n Z S and g n Z L are each multiplied by (1+β). Since β can generally be around 100, the above-mentioned g n Z S ≫1 can be achieved without increasing the value of Z S.
The following relationship is obtained. In the end, without increasing Z S , the relationship E p E i Z L /Z S (9) similar to equation (3) above is satisfied, and since g n is no longer visible, nonlinear distortion disappears. Even at frequencies other than the desired frequency, the cross-modulation characteristics are further improved without reducing the usability (increasing Z S ).

ここでトランジスタ71を導入したことに伴う
新たな非線形歪について考慮しておかなければな
らない。すなわち電流増幅率βも又、非線形性を
有することに注意すべきである。ところが、この
問題については結果的に考慮するに及ばない。と
いうのは、上記(9)式に見るとおり、入出力関係に
おいて、gnのみならずβも又見えなくなるから
である。従つて、トランジスタ71の導入による
悪影響は殆ど生じない。それどころか、さらに良
い影響をもらたすという事実に注目すべきであ
る。これは、第6図に示す回路構成の場合、Qを
余り高くとれないが、第7図の本発明の実施例の
場合にはQをかなり高くとれるという事実であ
る。ここで第6図および第7図の共振回路の等価
回路を示すと共に第9図の如くなる。本図におい
てrは、第6図のFET11の抵抗分、第7図の
FET11およびトランジスタ71の抵抗分を表
わし、第6図では r=1/gn、 第7図では r=1/gn(1+β)、 で表わされる。なぜなら、第6図では IS=Ei〔1/1/gn+ZS 〕(ISはFET11のソース電流)が成立し、〔1/gn +ZS〕が共振回路のインピーダンスとなるから、
この1/gnがrに相当することになる。一方、第7 図では、第8図から IS=gne(1+β) が成立し、上記(6)式から e=Ei/1+gnZS(1+β) が成立するから、 IS=gn(1+β)Ei/1+gnZS(1+β) が得られ、これを変形して IS=Ei〔1/1/gn(1+β)+ZS〕 が得られる。このうち〔1/gn(1+β)+ZSが共振 回路のインピーダンスとなるから、1/gn(1+β) がrに相当することになる。
Here, consideration must be given to new nonlinear distortion caused by introducing the transistor 71. That is, it should be noted that the current amplification factor β also has nonlinearity. However, this issue is not worth considering. This is because, as shown in equation (9) above, not only g n but also β become invisible in the input/output relationship. Therefore, the introduction of the transistor 71 causes almost no adverse effects. On the contrary, we should pay attention to the fact that it has even more positive effects. This is due to the fact that in the case of the circuit configuration shown in FIG. 6, the Q cannot be made very high, but in the case of the embodiment of the present invention shown in FIG. 7, the Q can be made quite high. Here, an equivalent circuit of the resonant circuit of FIGS. 6 and 7 will be shown, and it will be as shown in FIG. 9. In this figure, r is the resistance of FET11 in Figure 6, and the resistance in Figure 7 is
The resistance of the FET 11 and the transistor 71 is represented by r=1/g n in FIG. 6, and r=1/g n (1+β) in FIG. This is because in Figure 6, I S = E i [1/1/g n + Z S ] (I S is the source current of FET 11), and [1/g n + Z S ] is the impedance of the resonant circuit. ,
This 1/g n corresponds to r. On the other hand, in Fig. 7, I S = g n e (1 + β) holds true from Fig. 8, and e = E i /1 + g n Z S (1 + β) holds from the above equation (6), so I S = g n (1+β)E i /1+g n Z S (1+β) is obtained, which is transformed to obtain I S =E i [1/1/g n (1+β)+Z S ]. Of these, [1/g n (1+β)+Z S becomes the impedance of the resonant circuit, so 1/g n (1+β) corresponds to r.

かくして、第6図の回路構成および第7図の本
発明実施例のrがそれぞれ1/gnおよび 1/gn(1+β)で表わされることが分る。ここでQ は、Q=ωL/rで求まるから、rが小さければ小さ い程Qは高くとれることになる。つまり本発明の
方がrが小さいから〔1/gn(1+β)<1/gn、Qは 高くとれることになる。
Thus, it can be seen that r in the circuit configuration of FIG. 6 and the embodiment of the present invention in FIG. 7 is expressed by 1/g n and 1/g n (1+β), respectively. Since Q is determined by Q=ωL/r, the smaller r is, the higher Q can be obtained. In other words, since r is smaller in the present invention [1/g n (1+β)<1/g n , Q can be higher.

最後に本発明のアンテナ入力回路からの出力の
取り出し方について一例を示しておく。第10図
はこの一例を示す原理回路図であり、本図におい
て構成要素11,71,62,63,64につい
ては既に説明したとおりであり、コイル63を一
次巻線とするトランスの2次側から出力電圧Ep
取り出すことができる。勿論、トランジスタ71
のエミツタから出力電圧Epを取り出すこともでき
る。
Finally, an example of how to take out the output from the antenna input circuit of the present invention will be shown. FIG. 10 is a principle circuit diagram showing an example of this. In this figure, the components 11, 71, 62, 63, and 64 are as already explained, and the secondary side of the transformer with the coil 63 as the primary winding. The output voltage E p can be extracted from. Of course, transistor 71
It is also possible to extract the output voltage E p from the emitter of .

第11図は第10図に示した原理回路の一具体
例を示す回路図であり、既に説明した構成要素は
同一の参照番号又は記号を付して示してある。た
だし可変コンデンサ64はバリキヤツプとして示
してある。抵抗R5はこのバリキヤツプ62にバ
イアス電圧、すなわちチユーニング電圧T.V.を
与えるためのバイアス抵抗である。抵抗R1およ
びR2はFET11のバイアス抵抗、コンデンサ
C1はバイパスコンデンサ、L1はFET11のソ
ース側を交流的に高インピーダンスとするための
チヨークコイル、コンデンサC2はカツプリング
コンデンサ、C3はバイパスコンデンサである。
抵抗R3,R4およびR6はそれぞれバイアス抵
抗である。
FIG. 11 is a circuit diagram showing a specific example of the principle circuit shown in FIG. 10, and the components already described are designated with the same reference numbers or symbols. However, variable capacitor 64 is shown as a varicap. A resistor R5 is a bias resistor for applying a bias voltage, that is, a tuning voltage TV, to the variable cap 62. Resistors R1 and R2 are bias resistors for FET 11, capacitor C1 is a bypass capacitor, L1 is a choke coil for making the source side of FET 11 high impedance in AC, capacitor C2 is a coupling capacitor, and C3 is a bypass capacitor.
Resistors R3, R4 and R6 are each bias resistors.

以上説明したように本発明によれば、混変調特
性を改善すると共に、低いQにしてもS/Nを劣
化させず、どのような容量のアンテナに対しても
マツチングし、またバリキヤツプの容量変化範囲
も狭くして良く、さらにQが高くとれるため選択
度を向上でき、従つて妨害波の排除能力が向上す
るという種々利点を備えたアンテナ入力や回路が
実現される。
As explained above, according to the present invention, the cross-modulation characteristics are improved, the S/N ratio does not deteriorate even when the Q is low, the antenna can be matched to any capacity antenna, and the variation in capacitance of the varicap can be adjusted. An antenna input and a circuit can be realized which have various advantages such as a narrow range, a high Q value, improved selectivity, and an improved ability to reject interference waves.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のベースとなる従来の非同調型
アンテナ入力回路を示す回路図、第2図は別の形
式の従来の同調型アンテナ入力回路を示す回路
図、第3A図はFET11の等価回路、第3B図
は第3A図のFET11のVGS−IDカーブを示すグ
ラフ、第4図は第1図のラジオ側RDを一般化し
て示す図、第5図は本発明の前提となるアンテナ
入力回路の原理構成を示す図、第6図は本発明の
前提となるアンテナ入力回路を示す回路図、第7
図は本発明のアンテナ入力回路の一実施例を示す
回路図、第8図は第7図の回路の等価回路図、第
9図は第6図および第7図における共振回路の等
価回路を示す回路図、第10図は本発明に係る回
路から出力電圧Epを取り出す方法の一例を示す原
理回路図、第11図は第10図に示した原理回路
の一具体例を示す回路図である。 図において、11はFET、51は受動素子、
62は共振回路、63はコイル、64はコンデン
サ、71はトランジスタである。
Fig. 1 is a circuit diagram showing a conventional non-tunable antenna input circuit which is the basis of the present invention, Fig. 2 is a circuit diagram showing another type of conventional tunable antenna input circuit, and Fig. 3A is an equivalent of FET11. Circuit, Figure 3B is a graph showing the V GS -I D curve of FET 11 in Figure 3A, Figure 4 is a generalized diagram of the radio side RD in Figure 1, and Figure 5 is the premise of the present invention. FIG. 6 is a diagram showing the principle configuration of the antenna input circuit. FIG. 6 is a circuit diagram showing the antenna input circuit which is the premise of the present invention.
The figure is a circuit diagram showing one embodiment of the antenna input circuit of the present invention, FIG. 8 is an equivalent circuit diagram of the circuit of FIG. 7, and FIG. 9 is an equivalent circuit of the resonant circuit in FIGS. 6 and 7. The circuit diagram, FIG. 10 is a principle circuit diagram showing an example of a method for extracting the output voltage E p from the circuit according to the present invention, and FIG. 11 is a circuit diagram showing a specific example of the principle circuit shown in FIG. 10. . In the figure, 11 is a FET, 51 is a passive element,
62 is a resonant circuit, 63 is a coil, 64 is a capacitor, and 71 is a transistor.

Claims (1)

【特許請求の範囲】 1 ラジオ受信機におけるアンテナからの入力信
号をFETのゲートに一旦受けたのち、共振回路
へ供給する形式のアンテナ入力回路であつて、相
互コンダクタンスがgnの前記FETのソース側に
接続されたインピーダンスがZsの受動素子を具備
するアンテナ入力回路において、 前記FETに電流増幅率がβのトランジスタを
導入して、前記FETのドレインと前記トランジ
スタのベース、前記FETのソースと前記トラン
ジスタのコレクタをそれぞれ交流的に接続し、前
記ZSを受信周波数領域以外の周波数領域において
gn(1+β)ZS≫1を満足する値に設定したこと
を特徴とするアンテナ入力回路。
[Scope of Claims] 1. An antenna input circuit of a type in which an input signal from an antenna in a radio receiver is once received at the gate of an FET and then supplied to a resonant circuit, the source of the FET having a mutual conductance g n In an antenna input circuit including a passive element with an impedance of Zs connected to the side, a transistor with a current amplification factor of β is introduced into the FET, and the drain of the FET, the base of the transistor, and the source of the FET are connected to each other. The collectors of the transistors are connected in an alternating current manner, and the Z S is set in a frequency range other than the reception frequency range.
An antenna input circuit characterized in that the antenna input circuit is set to a value that satisfies g n (1+β)Z S ≫1.
JP10776180A 1980-08-07 1980-08-07 Antenna inputting circuit Granted JPS5733841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10776180A JPS5733841A (en) 1980-08-07 1980-08-07 Antenna inputting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10776180A JPS5733841A (en) 1980-08-07 1980-08-07 Antenna inputting circuit

Publications (2)

Publication Number Publication Date
JPS5733841A JPS5733841A (en) 1982-02-24
JPH0226420B2 true JPH0226420B2 (en) 1990-06-11

Family

ID=14467316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10776180A Granted JPS5733841A (en) 1980-08-07 1980-08-07 Antenna inputting circuit

Country Status (1)

Country Link
JP (1) JPS5733841A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204129A (en) * 2000-12-28 2002-07-19 Niigata Seimitsu Kk Amplifier circuit for am broadcast

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343146B2 (en) 2004-08-13 2008-03-11 Nokia Corporation Single chip LNA and VCO having similar resonant circuit topology and using same calibration signal to compensate for process variations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002204129A (en) * 2000-12-28 2002-07-19 Niigata Seimitsu Kk Amplifier circuit for am broadcast

Also Published As

Publication number Publication date
JPS5733841A (en) 1982-02-24

Similar Documents

Publication Publication Date Title
EP0269924B1 (en) Compensation amplifier for an automobile antenna
US3942120A (en) SWD FM receiver circuit
US4569085A (en) Oscillator control circuit in an F.M. receiver
JPH0226420B2 (en)
US4048578A (en) R.f. amplifier circuit
US4739517A (en) Autodyne receiver
US4418320A (en) High frequency discriminator with a crystal phase shift network
US9246453B2 (en) Tunable RF filter
JPS6330807B2 (en)
EP0920735B1 (en) Receiver with a tunable parallel resonant circuit
JPS6127218Y2 (en)
JPH0145768B2 (en)
JPS636904Y2 (en)
JPS623947Y2 (en)
JPS6127217Y2 (en)
US4369446A (en) Antenna input circuit
RU2097920C1 (en) Receiver of frequency-modulated signals
JPS6133723Y2 (en)
JPS62280Y2 (en)
JPS6214764Y2 (en)
KR930001889Y1 (en) Tunning circuit for bs tuner
JP3107503B2 (en) Double superheterodyne AM radio receiver
JPH066633Y2 (en) Electronic tuning tuner
JPH0713304Y2 (en) Branching circuit
KR950001643Y1 (en) Ti filter for tuner