JP2911136B2 - Input tuning filter - Google Patents

Input tuning filter

Info

Publication number
JP2911136B2
JP2911136B2 JP17340189A JP17340189A JP2911136B2 JP 2911136 B2 JP2911136 B2 JP 2911136B2 JP 17340189 A JP17340189 A JP 17340189A JP 17340189 A JP17340189 A JP 17340189A JP 2911136 B2 JP2911136 B2 JP 2911136B2
Authority
JP
Japan
Prior art keywords
tuning
channel
signal
diode
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17340189A
Other languages
Japanese (ja)
Other versions
JPH0338107A (en
Inventor
晶 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17340189A priority Critical patent/JP2911136B2/en
Publication of JPH0338107A publication Critical patent/JPH0338107A/en
Application granted granted Critical
Publication of JP2911136B2 publication Critical patent/JP2911136B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機などに使用される入力
同調フィルタに関するものである。
Description: TECHNICAL FIELD The present invention relates to an input tuning filter used in a television receiver or the like.

従来の技術 近年、入力同調フィルタはニューメディアの発達にと
もない、従来以上の性能が要求されている。
2. Description of the Related Art In recent years, input tuning filters have been required to have higher performance than ever before with the development of new media.

以下、図面に基づいて従来の入力同調フィルタの一例
について説明する。
Hereinafter, an example of a conventional input tuning filter will be described with reference to the drawings.

第3図は従来の入力同調フィルタの回路図である。 FIG. 3 is a circuit diagram of a conventional input tuning filter.

入力同調フィルタは、同調回路Aと増幅回路Bとから
構成され、入力端子1から入力されたVHF帯域の入力信
号aを同調、増幅し、出力端子2より、たとえば混合回
路へ出力している。
The input tuning filter includes a tuning circuit A and an amplifier circuit B. The input tuning filter tunes and amplifies an input signal a in the VHF band input from the input terminal 1 and outputs the signal from the output terminal 2 to, for example, a mixing circuit.

同調回路Aは、入力端子1に2本ずつ並列に接続され
た同調用コイル3,4,5,6と、同調電位端子7に接続され
た可変容量ダイオード8と、スイッチ電圧端子9に抵抗
10を介してアノードが接続され、カソードが同調用コイ
ル3,4の接続点に接続されたスイッチダイオード11と、
これらの素子を結合する結合コンデンサ12,13,14とから
構成されており、増幅回路Bは、第1ゲートが同調回路
Aの出力に接続され、第2ゲートが利得制御端子15に接
続され、ドレインがチョークコイル16を介して電源端子
17へ接続され、ソースが抵抗18,19を介して接地された
電解効果型トランジスタ(FET)20と、FET20のドレイン
と第1ゲート間に挿入された、抵抗21およびコンデンサ
22からなる帰還回路と、抵抗18,19の接続点とFET20の第
1ゲート間に挿入された抵抗23と、結合コンデンサ24,2
5とから構成されている。
The tuning circuit A includes tuning coils 3, 4, 5, 6 connected in parallel to the input terminal 1, two variable capacitance diodes 8 connected to the tuning potential terminal 7, and a resistor connected to the switch voltage terminal 9.
A switch diode 11 whose anode is connected via 10 and whose cathode is connected to the connection point of the tuning coils 3 and 4;
Amplifying circuit B has a first gate connected to the output of tuning circuit A, a second gate connected to gain control terminal 15, Drain is power terminal via choke coil 16
A field-effect transistor (FET) 20 connected to a source 17 and grounded via resistors 18 and 19, a resistor 21 and a capacitor inserted between the drain and the first gate of the FET 20
22; a resistor 23 inserted between the connection point of the resistors 18 and 19 and the first gate of the FET 20;
It is composed of five.

上記構成による動作を説明する。 The operation of the above configuration will be described.

まず、入力信号(VHF帯域)aは入力端子1より入力
される。入力信号aがVHFのローチャンネル(90〜150MH
z程度)のときはスイッチ電圧端子9を負電位として、
スイッチダイオード11を非導通とする。すると、入力信
号aは同調コイル3,4と同調コイル5,6の比により昇圧さ
れ、結合コンデンサ13を介して可変容量ダイオード8に
供給される。可変容量ダイオード8には、同調電位端子
7より逆バイアス電位が印加され、この可変容量ダイオ
ード8の逆バイアス容量と同調コイル3,4,5,6によりロ
ーチャンネルを受信するよう同調される。スイッチ電圧
端子9が高電位(12V)のときには、スイッチダイオー
ド11は導通となり、同調コイル3,6と可変容量ダイオー
ド8の逆バイアス容量によりVHFのハイバンド150〜220M
Hzを受信するよう同調される。このようにしてフィルタ
された信号bは、結合容量14を介して増幅回路BのFET2
0の第1ゲートに係合され、FET20で高利得に増幅され、
結合コンデンサ25を介して出力端子2より出力される。
First, an input signal (VHF band) a is input from an input terminal 1. Input signal a is a VHF low channel (90 to 150 MHz)
z), the switch voltage terminal 9 is set to a negative potential,
The switch diode 11 is turned off. Then, the input signal a is boosted by the ratio between the tuning coils 3 and 4 and the tuning coils 5 and 6 and supplied to the variable capacitance diode 8 via the coupling capacitor 13. A reverse bias potential is applied to the variable capacitance diode 8 from the tuning potential terminal 7, and tuning is performed by the reverse bias capacitance of the variable capacitance diode 8 and the tuning coils 3, 4, 5, 6 so as to receive a low channel. When the switch voltage terminal 9 is at a high potential (12 V), the switch diode 11 becomes conductive, and the reverse bias capacitance of the tuning coils 3, 6 and the variable capacitance diode 8 causes the VHF high band 150 to 220M.
Tune to receive Hz. The signal b filtered in this way is connected to the FET2 of the amplifier circuit B via the coupling capacitor 14.
0 is engaged with the first gate, and is amplified to a high gain by the FET 20,
Output from the output terminal 2 via the coupling capacitor 25.

発明が解決しようとする課題 しかしながら上記のような従来の構成では、チャンネ
ル1(91.25MHz)からチャンネル3(103.25MHz)の信
号を受信したときに、受信周波数の2倍の周波数の妨害
信号があると、すなわちチャンネル6(181.25MHz)か
らチャンネル11(211.25MHz)の信号があると、妨害信
号と所望信号の差の周波数が所望信号の周波数と一致す
る2次歪の妨害を発生させることになり、さらにチャン
ネル6からチャンネル11の信号を受信したときに、受信
周波数の1/2の周波数の妨害信号があると、すなわちチ
ャンネル1からチャンネル3の信号があると、妨害信号
の2倍の周波数が所望信号の周波数と一致する2次歪を
発生させることになり、特に妨害信号のレベルが所望信
号よりも20dB以上も大きな地域では画面上にビートが発
生するという問題があった。
However, in the above-described conventional configuration, when a signal from channel 1 (91.25 MHz) to channel 3 (103.25 MHz) is received, there is an interference signal having a frequency twice as high as the reception frequency. That is, if there is a signal from channel 6 (181.25 MHz) to channel 11 (211.25 MHz), a second-order distortion interference in which the frequency of the difference between the interference signal and the desired signal matches the frequency of the desired signal will occur. Further, when a signal of channel 11 is received from channel 6 and there is an interference signal of half the reception frequency, that is, if there is a signal of channel 1 to channel 3, the frequency of the interference signal is twice as high. A second-order distortion that coincides with the frequency of the desired signal is generated, and a beat is generated on the screen particularly in an area where the level of the interfering signal is larger than the desired signal by 20 dB or more. There was a problem.

本発明は上記問題を解決するものであり、チャンネル
1からチャンネル3を受信するときに、チャンネル6か
らチャンネル11の信号の妨害を軽減し、チャンネル6か
らチャンネル11を受信するときに、チャンネル1からチ
ャンネル3の信号の妨害を軽減する入力同調フィルタを
提供することを目的とするものである。
The present invention solves the above-described problem. When receiving the channel 1 to the channel 3, the interference of the signal of the channel 6 to the channel 11 is reduced, and when the channel 11 is received from the channel 6, the reception of the channel 1 is performed. It is an object of the present invention to provide an input tuning filter for reducing interference of a signal of channel 3.

課題を解決するための手段 上記問題を解決するため本発明の入力同調フィルタ
は、高周波信号入力端子と接地との間に介装された第1
のスイッチダイオードと同調コンデンサと第1の同調コ
イルにより構成され直列共振回路と、前記高周波信号入
力端子と出力端子との間に介装された、可変容量ダイオ
ード、結合コンデンサ、第2のスイッチダイオードから
なる直列回路と第2の同調コイルとにより構成された並
列共振回路とを設け、前記第2のスイッチダイオードの
みを導通させる第1のモードと前記第1のスイッチダイ
オードのみを導通させ、前記可変容量ダイオードに逆バ
イアス同調電位を印加する第2のモードとを選択可能に
構成したことを特徴とするものである。
Means for Solving the Problems To solve the above problems, an input tuning filter of the present invention comprises a first filter interposed between a high-frequency signal input terminal and a ground.
A series resonant circuit composed of a switch diode, a tuning capacitor, and a first tuning coil, and a variable capacitance diode, a coupling capacitor, and a second switch diode interposed between the high frequency signal input terminal and the output terminal. And a parallel resonance circuit formed of a series circuit and a second tuning coil, wherein a first mode in which only the second switch diode conducts and a first mode in which only the first switch diode conducts, and the variable capacitance A second mode in which a reverse bias tuning potential is applied to the diode is selectable.

作用 上記構成により、VHFローチャンネルを受信するとき
に、第1のモードを選択し、第2のスイッチダイオード
を導通させることによって、並列共振回路で受信周波数
の2倍のチャンネル周波数、たとえばチャンネル6から
チャンネル11のハイチャンネルの周波数信号が減衰し、
またVHFハイチャンネルを受信するときで、かつ同一地
域にローチャンネルの局が置局されている場合に、第2
のモードを選択し、第1のスイッチダイオードを導通さ
せることによって、直列共振回路で受信周波数の1/2の
チャンネル周波数、たとえばチャンネル1からチャンネ
ル3の周波数が減衰し、よって受信時に発生する2次歪
が検知限以下に抑えられる。
Operation According to the above configuration, when the VHF low channel is received, the first mode is selected, and the second switch diode is turned on. Channel 11 high channel frequency signal is attenuated,
When receiving a VHF high channel and a low channel station is located in the same area, the second
Is selected, and the first switch diode is turned on, so that the series resonance circuit attenuates half the channel frequency of the reception frequency, for example, the frequency of channel 1 to channel 3, and thus the secondary frequency generated during reception. The distortion is suppressed below the detection limit.

実施例 以下、本発明の一実施例を図面に基づいて説明する。Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示す入力同調フィルタを
用いた映像検波装置の構成図である。
FIG. 1 is a block diagram of a video detector using an input tuning filter according to an embodiment of the present invention.

映像検波装置において、入力端子31より入力されたVH
F帯の入力信号dは入力同調フィルタ32で同調、増幅さ
れてTVチューナ33へ出力され、TVチューナ33に供給され
た高周波信号は、所望信号が選択受信され、第一中間周
波数に変換されて映像検波回路34に供給され、映像検波
回路34により映像検波されたビデオ信号eは出力端子35
から次段に供給されるとともに、信号検出装置36により
ビデオ信号eが存在するかどうかが検出され、その出力
は入力同調フィルタ/TVチューナ制御装置37に検出信号
として与えられる。制御装置37は初期状態において受信
地域の信号周波数のサーチを行ない、信号周波数の有無
をビデオ信号eの有無により確認している。
In the video detector, VH input from input terminal 31
The F-band input signal d is tuned and amplified by the input tuning filter 32 and output to the TV tuner 33.The high-frequency signal supplied to the TV tuner 33 is selectively received by a desired signal and converted to a first intermediate frequency. The video signal e supplied to the video detection circuit 34 and detected by the video detection circuit 34 is output to an output terminal 35.
Is supplied to the next stage, and the presence or absence of the video signal e is detected by the signal detection device 36, and the output is supplied to the input tuning filter / TV tuner control device 37 as a detection signal. The control device 37 searches the signal frequency in the reception area in the initial state, and confirms the presence or absence of the signal frequency by the presence or absence of the video signal e.

第2図に入力同調フィルタ32の回路図を示す。 FIG. 2 shows a circuit diagram of the input tuning filter 32.

入力同調フィルタ32は、入力端子41に接続され、直流
成分を接地するチョークコイル42と、第1のスイッチ電
圧端子43から印加される切り替え電位により導通される
第1のスイッチダイオード44、同調コンデンサ45および
第1の同調コイル46とから構成され、入力端子41に接続
された直列共振回路と、同調電圧端子47より逆バイアス
電位が印加される可変容量ダイオード48、結合コンデン
サ49および第2のスイッチ電圧端子50から印加される切
り替え電位により導通する第2のスイッチダイオード51
からなる直列回路と第2の同調コイル52とから構成され
た並列共振回路と、増幅回路53と、スイッチダイオード
44,51の両端に接続された同調コンデンサ54,55と、バイ
アス抵抗56,57,58と、増幅回路53に接続された出力端子
59とから形成されている。直列共振回路のトラップ中心
周波数はチャンネル2(99MHz)あたりに設定され、並
列共振回路のトラップ中心周波数は、可変容量ダイオー
ド48の逆バイアスコンデンサ、結合コンデンサ49および
第2の同調コイル52により定まり、チャンネル6(181.
25MHz)からチャンネル11(211.25MHz)の周波数が減衰
するように設定されている。
The input tuning filter 32 is connected to an input terminal 41 and has a choke coil 42 for grounding a DC component, a first switching diode 44 and a tuning capacitor 45 which are turned on by a switching potential applied from a first switching voltage terminal 43. And a first tuning coil 46, a series resonance circuit connected to the input terminal 41, a variable capacitance diode 48 to which a reverse bias potential is applied from a tuning voltage terminal 47, a coupling capacitor 49, and a second switch voltage. A second switching diode 51 which is rendered conductive by a switching potential applied from a terminal 50;
, A parallel resonance circuit composed of a series circuit consisting of
Tuning capacitors 54, 55 connected to both ends of 44, 51, bias resistors 56, 57, 58, and an output terminal connected to the amplification circuit 53
59 and is formed from. The trap center frequency of the series resonance circuit is set around channel 2 (99 MHz), and the trap center frequency of the parallel resonance circuit is determined by the reverse bias capacitor of the variable capacitance diode 48, the coupling capacitor 49, and the second tuning coil 52. 6 (181.
It is set so that the frequency of channel 11 (211.25 MHz) is attenuated from 25 MHz).

上記構成により、制御装置37は、チャンネル1からチ
ャンネル3を受信するとき第2のスイッチダイオード51
へ第2のスイッチ電圧端子50より高電位を印加する。す
ると、チャンネル1からチャンネル3の受信周波数の2
倍、すなわちチャンネル6からチャンネル11の周波数が
並列共振回路で減衰される。また、制御装置37は、チャ
ンネル6からチャンネル11を受信するときで、かつ同一
地域にチャンネル1からチャンネル3が置局されている
場合、第1のスイッチダイオード44へ第1のスイッチ電
圧端子43を介して高電位を印加する。すると、チャンネ
ル6からチャンネル11の受信周波数の1/2、すなわちチ
ャンネル1からチャンネル3の周波数が直列共振回路で
減衰され、またチャンネル1からチャンネル3が置局さ
れていないときに第1のスイッチダイオード44を導通し
ないことにより、直列共振回路のトラップに起因する通
過損失(1dB程度)が軽減される。なお、可変容量ダイ
オード48へは同調電圧端子47を介して逆バイアス電位が
印加される。
With the above configuration, the control device 37 receives the second switch diode 51 when receiving the channel 1 to the channel 3.
, A higher potential than the second switch voltage terminal 50 is applied. Then, the reception frequency of channel 1 to channel 3 is 2
Double, ie, the frequencies of channels 6 to 11 are attenuated by the parallel resonance circuit. Further, when receiving the channel 11 from the channel 6 and when the channels 1 to 3 are set in the same area, the control device 37 connects the first switch voltage terminal 43 to the first switch diode 44. A high potential is applied through. Then, a half of the reception frequency of channels 6 to 11, ie, the frequencies of channels 1 to 3, is attenuated by the series resonance circuit, and when the channels 1 to 3 are not stationed, the first switch diode By not conducting 44, the passage loss (about 1 dB) caused by the trap of the series resonance circuit is reduced. A reverse bias potential is applied to the variable capacitance diode 48 via the tuning voltage terminal 47.

このように、2次歪の存在する周波数関係で高い妨害
排除能力を有しており、画面上にビートが発生すること
を防止することができる。
As described above, it has a high interference rejection ability in relation to the frequency where the secondary distortion exists, and can prevent occurrence of a beat on the screen.

発明の効果 以上のように本発明によれば、VHF帯のチャンネル1
からチャンネル3を受信するときには、第1のモードを
選択し、第2のスイッチダイオードを導通させ、VHF帯
の6からチャンネル11を受信するときで、かつ同一地域
にVHF帯のチャンネル1からチャンネル3が置局されて
いる場合には、第2のモードを選択し、第1のスイッチ
ダイオードのみを導通させることによって、2次歪の存
在する周波数関係で高い妨害排除能力を発揮でき、画面
にビートが発生することを防止することができる。ま
た、同一地域にVHF帯のチャンネル1からチャンネル3
が置局されていない場合には第1のスイッチダイオード
を導通させないことによって、直列共振回路のトラップ
に起因する通過損失を軽減できる。
Effect of the Invention As described above, according to the present invention, channel 1 in the VHF band
When receiving the channel 3 from the VHF band, the first mode is selected, the second switch diode is turned on, the channel 11 is received from the VHF band 6 and the channel 1 to the channel 3 is received in the same area. When the station is stationed, the second mode is selected and only the first switch diode is turned on, thereby exhibiting a high interference rejection ability in relation to the frequency in which the second-order distortion exists. Can be prevented from occurring. In the same area, VHF channel 1 to 3
By not conducting the first switch diode when is not stationed, the passage loss caused by the trap of the series resonance circuit can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の入力同調フィルタを用いた
映像検波装置のブロック図、第2図は同入力同調フィル
タの回路図、第3図は従来の入力同調フィルタの回路図
である。 32……入力同調フィルタ、44……第1のスイッチダイオ
ード、45……同調コンデンサ、46……第1の同調コイ
ル、48……可変容量ダイオード、49……結合コンデン
サ、51……第2のスイッチダイオード、52……第2の同
調コイル。
FIG. 1 is a block diagram of a video detector using an input tuning filter according to an embodiment of the present invention, FIG. 2 is a circuit diagram of the input tuning filter, and FIG. 3 is a circuit diagram of a conventional input tuning filter. . 32: input tuning filter, 44: first switch diode, 45: tuning capacitor, 46: first tuning coil, 48: variable capacitance diode, 49: coupling capacitor, 51: second Switch diode, 52... Second tuning coil.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】高周波信号入力端子と接地との間に介装さ
れた第1のスイッチダイオードと同調コンデンサと第1
の同調コイルにより構成され直列共振回路と、前記高周
波信号入力端子と出力端子との間に介装された、可変容
量ダイオード、結合コンデンサ、第2のスイッチダイオ
ードからなる直列回路と第2の同調コイルとにより構成
された並列共振回路とを設け、前記第2のスイッチダイ
オードのみを導通させる第1のモードと、前記第1のス
イッチダイオードのみを導通させ、前記可変容量ダイオ
ードに逆バイアス同調電位を印加する第2のモードとを
選択可能にしたことを特徴とする入力同調フィルタ。
A first switch diode and a tuning capacitor interposed between a high-frequency signal input terminal and ground;
And a second tuning coil, a series circuit comprising a tuning coil, a series resonant circuit, a variable capacitor diode, a coupling capacitor, and a second switch diode interposed between the high frequency signal input terminal and the output terminal. And a first mode in which only the second switch diode is conducted, and a reverse bias tuning potential is applied to the variable capacitance diode. And a second mode for selecting the input tuning filter.
JP17340189A 1989-07-05 1989-07-05 Input tuning filter Expired - Lifetime JP2911136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17340189A JP2911136B2 (en) 1989-07-05 1989-07-05 Input tuning filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17340189A JP2911136B2 (en) 1989-07-05 1989-07-05 Input tuning filter

Publications (2)

Publication Number Publication Date
JPH0338107A JPH0338107A (en) 1991-02-19
JP2911136B2 true JP2911136B2 (en) 1999-06-23

Family

ID=15959735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17340189A Expired - Lifetime JP2911136B2 (en) 1989-07-05 1989-07-05 Input tuning filter

Country Status (1)

Country Link
JP (1) JP2911136B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524274A (en) * 2002-04-26 2005-08-11 トムソン ライセンシング ソシエテ アノニム Tuner input filter with electronically adjustable center frequency to adapt to antenna characteristics

Also Published As

Publication number Publication date
JPH0338107A (en) 1991-02-19

Similar Documents

Publication Publication Date Title
US4048598A (en) Uhf tuning circuit utilizing a varactor diode
US4380828A (en) UHF MOSFET Mixer
JPH01252019A (en) Tuner
US4249261A (en) Superheterodyne radio receiver with nearby-station interference detection
US6950152B2 (en) Television tuner which has leveled a gain deviation in the same band
JP3481115B2 (en) Receiving machine
US3942120A (en) SWD FM receiver circuit
US7283795B2 (en) Receiver device having improved selectivity characteristics
JP2911136B2 (en) Input tuning filter
US6864924B2 (en) Television tuner input circuit having satisfactory selection properties at high band reception
JPS6043696B2 (en) VHF tuner interstage tuning coupling circuit
KR100465489B1 (en) Television receiver
JP3053150B2 (en) TV tuner input tuning circuit
JP2814248B2 (en) High frequency amplifier
JPH0730456A (en) Television tuner
JP3106513B2 (en) Electronic tuning tuner
JPH0724826Y2 (en) Tuner device
JP2814247B2 (en) High frequency amplifier
US2880282A (en) U.h.f.-v.h.f.r.f. amplifier for use in tuners
JPH0631789Y2 (en) Antenna input circuit
JPH0546349Y2 (en)
JP2584612Y2 (en) Television tuner
KR0119005Y1 (en) Switching circuit of high frequency modulator
JPH046274Y2 (en)
JPH03177119A (en) Television tuner