JPH0782431B2 - 浮動小数点演算処理装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、数値演算処理装置に係り、特に関数演算処理
に好的な浮動小数点演算処理装置に関する。

〔従来の技術〕

従来の浮動小数点演算処理装置は、文献「日経エレクト
ロニクス1986.7.14（No.399）」のp171〜178に記載のご
とく、関数演算の為の必要な定数値を有するデータ用RO
Mを、マイクロシーケンサがそのアドレス入力値を制御
線により直接指令する形式で保持し、構成されていた。
また、実際の関数演算は、同文献p179〜p185に示されて
いる様に、関数演算用収束式、又はチヨビシエフ級数展
開等の級数展開による近似式が使用されている。上記デ
ータ用ROMは、上記収束式又は、近似求解用級数の固定
された定数値を与える定数ROMである。

〔発明が解決しようとする問題点〕

上記従来技術は、マイクロシーケンサが直接アドレスを
指命する方式の定数ROMしか有しておらず、したがつ
て、関数に対応して与える定数値は一定であり関数の引
数Ｘに対応して最適な定数値を選択することはできな
い。ゆえに、関数の計算は、収束式の反復実行か又は、
定数ROM内の固定された係数値を利用した級数展開によ
る近似求解によつていた。

上記方式によれば、関数を十分な精度で求解するために
必要な基本演算、すなわち、加減算及び乗算はかなりの
演算回数を必要とし、基本演算の実行時間に対して、関
数演算の実行時間が非常に大きくなるという問題があ
る。たとえば、機構系の運動制御に代表される様な座標
変換等の関数演算を多用する用途では、加減算，乗算の
負荷よりも関数演算の負荷の方がはるかに大きくなる傾
向にあり、サンプリングレートを高速化する場合のネツ
クとなつている。

本発明の目的は、マクロ命令として関数ｆ（Ｘ）の演算
を、基本演算数回で実行することができる高速な関数演
算処理機能を有した浮動小数点演算処理装置を提供する
ことにある。

〔問題点を解決するための手段〕

上記目的は、求める関数ｆ（Ｘ）の引数Ｘの近傍値を
Ｘ′としたとき、ｆ（Ｘ）をＸ′のみで表現される係数
関数a_n（Ｘ′）を各項の係数として持つ関数ｆ（Ｘ）の （例えばテーラー展開を変形し、整理する）で表現し、
Ｘ′によりインデツクス可能なa_n（Ｘ′）の値を収納し
たテーブルメモリを用意して、それによりa_n（Ｘ′）の
値を直接得てｆ（Ｘ）の近似解 を求め、求解に必要となる基本演算の回数を大幅に減少
させることによつて達成される。

〔作用〕

上記テーブルメモリを演算実行ユニツトと独立した制御
線によりマイクロシーケンサが操作できる様に構成して
いるため、テーブルを引く操作を基本演算の実行と並行
して行うことができ、テーブルを引き必要なa_n（Ｘ′）
を得るまでの無駄待つ時間を実質的に減少させ、関数演
算の実行時間を短縮することができる。

さらに、各項の係数a₀（Ｘ′）,a₁（Ｘ′）,a
₂（Ｘ′），…,a_m（Ｘ′）のうち演算中に同時刻に必要
となる係数関数を独立なテーブルメモリに格納してお
き、マイクロシーケンサが独立した制御線によつて並列
制御することで、必要な係数関数を同時に引くことによ
り実行時間の短縮を図ることができる。

と表わし、a_n（Ｘ′）をテーブルメモリにてテーブル化
することにより、例えば、ｆ（Ｘ）≒a₀（Ｘ′）＋a
₁（Ｘ′）・Ｘと表現可能な十分な分解能を有したＸ′
にてインデツクスできるa₀（Ｘ′）及びa₁（Ｘ′）をテ
ーブルメモリ内に持つた場合を考えると、１回の乗算と
１回の加算にて処理を完了し、ｆ（Ｘ）を求めることが
可能となる。反復法による場合又は固定した係数を有す
る級数展開による方法では、数十回基本演算を必要とす
る。

また、演算実行ユニツトと、テーブルメモリを独立に操
作可能な様に構成すると、a₁（Ｘ′）・Ｘの演算を実行
中に、並行してa₀（Ｘ′）をテーブル・メモリから引い
ておくことができる。したがつて、実行ユニツトは、待
ち時間無く次の演算を直ちに始めることが可能となり、
演算時間を短縮できる。

実行ユニツトの基本演算時間が非常に短い場合、低速の
テーブルメモリを用いると、テーブルを引く操作の為の
オーバーヘツド時間が問題となり、実行ユニツトが待た
されることがある。この場合、例えば、a₁（Ｘ′）,a₀
（Ｘ′）を別のテーブルメモリに格納しておき、並列に
引ける様に構成しておけば、次の演算処理を直ちに開始
することができ、演算実行時間を短縮することができ
る。

〔実施例〕

以下、本発明の一実施例を第１図〜第２図により説明す
る。

第１図は、本発明の浮動小数点演算処理装置の基本構成
を示している。加減算及び乗算等の基本演算を実行する
実行ユニツト1,水平マイクロコードにより各ユニツトの
制御及び演算シーケンスの制御を行うマイクロシーケン
サ２（この中にクイクロコード用メモリも含む）、求め
る関数ｆ（Ｘ）をＸの近傍値Ｘ′の関数として表現した
ときの一次近似における係数関数a₀（Ｘ′）を格納する
テーブルメモリ３及びa₁（Ｘ）を格納するテーブルメモ
リ４、テーブルメモリへＸ′に対したアドレス情報を与
えるテーブルアドレスレジスタ5,6、演算用データをや
りとりするための内部データバス７、演算用のデータや
結果データを格納するレジスタフアイル８及び演算に必
要な定数を格納する定数メモリ９とから成る。マイクロ
シーケンサは、制御線l₁〜l₇により、演算実行ユニツト
１、テーブルメモリ3,4、テーブルアドレスレジスタ5,
6、レジスタフアイル８等、定数メモリ９等を並行制御
することができる。

例えば、SIN（Ｘ）関数を求めることを考える。

ｆ（Ｘ）をテーラー展開すると、 とできる。ここでこれを と表わし、１次近似すれば、 ｆ（Ｘ）≒a₀（Ｘ′）＋a₁（Ｘ′）・Ｘ すなわち、上記テーラー展開から、 ｆ（Ｘ）≒ｆ（Ｘ′）＋ｆ′（Ｘ′）・（Ｘ−Ｘ′） ＝（ｆ（Ｘ′）−ｆ′（Ｘ′）・Ｘ′）＋ｆ′（Ｘ′）
・Ｘ これより、 a₀（Ｘ′）＝ｆ（Ｘ′）−ｆ′（Ｘ′）・Ｘ′ a₁（Ｘ′）＝ｆ′（Ｘ′）となる。

ｆ（Ｘ）＝SIN（Ｘ）ゆえ、ｆ（Ｘ′）＝SIN （Ｘ′）,f′（Ｘ′）＝COS（Ｘ′） したがって、 a₀（Ｘ′）＝SIN（Ｘ′）−COS（Ｘ′）・Ｘ′ a₁（Ｘ′）＝COS（Ｘ′） となり、a₀（Ｘ′）をテーブルメモリ３に格納し、a
₁（Ｘ′）をテーブルメモリ４に格納しておく。

このとき、テーブル・アドレス・レジスタ５及び６は、
Ｘをこのレジスタにロードした段階で、Ｘにテーブルの
分解最小単位βの逆数を掛け、整数化した値X_Xを与える
様にハードウエア上で構成するか、又は、演算実行ユニ
ツトでこの演算を時前に実行してからテーブル・アドレ
ス・レジスタ５及び６にN_Xをロードする様にする。本例
では、後者によつてN_X算出することにする。この場合、
N_Xを求める演算は次の様になる。

は定数ゆえ定数メモリ９により求める。このとき近傍値
Ｘ′は、 Ｘ′＝N_X・β となる。テーブルメモリ3,4のアドレスとしてN_Xをテー
ブル・アドレス・レジスタ5,6にロードし、テーブルメ
モリ3,4のアドレスの一部としてテーブルメモリ3,4のア
ドレス入力にマイクロシーケンサからの制御線l₃,l₄の
指令により入力する。テーブルメモリ3,4のN_Xに対する
出力値をそれぞれTROM3（N_X）,TROM4（N_X）とすると、
それが近傍値Ｘ′に対応する係数値a₀（Ｘ′）,a
₁（Ｘ′）を出力する様に、テーブルメモリ３及び４の
内容を決めておく。すなわち、 TROM3（N_X）＝a₀（Ｘ′）＝SIN（Ｘ′）−COS（Ｘ′）
・Ｘ′ TROM4（N_X）＝a₁（Ｘ′）＝COS（Ｘ′） 以上によりｆ（Ｘ）＝SIN（Ｘ）は、実際の演算では、 ｆ（Ｘ）≒TROM3（N_X）＋TROM4（N_X）・Ｘ と近似演算し、求めることができる。テーブルの最小分
解単位βは、上記の近似式が十分な精度を与える様に、
十分小さな値を選ぶ。もし、テーブルメモリの容量が不
足する場合は、２次近似以上を選び上記と同様にすれば
テーブルメモリの容量を少なくすることができる。

第２図に、本例の実際のSIN（Ｘ）を求める演算フロー
を示す。フローは上位から下位に向けて処理が進行す
る。各ユニツトの実行状態を斜線で示している。定数メ
モリ及びa₁（Ｘ′）を格納している係数用テーブルメモ
リ４（TROM4）は、高速のROMを使用し、２クロツクでア
クセスできるものを使用している。a₀（Ｘ′）を格納し
ている係数用テーブルメモリ３（TROM3）は、低速ROMを
使用し、５クロツクでアクセスできる。横方向の矢印は
データの流れを示している。レジスタフアイル８とのデ
ータのやりとりは１クロツクで可能であり、加減算及び
乗算等の基本演算は２クロツクで実行できるとする。な
お、右側にはクロツクピリオドを記載した。

処理の流れを演算実行ユニツト１を中心にして追つてみ
る。まず、クロツクピリオド０で定数メモリ９より1/β
を引く操作を開始し、同時にレジスタフアイル８よりＸ
の値を呼び出し、クロツクピリオド１で演算実行ユニツ
ト１へロードする。続いて、クロツクピリオド２で定数
メモリ９からの値、すなわち1/βが確定するので、それ
を演算実行ユニツト１にロードする。演算実行ユニツト
１で （図中）を演算し、クロツクピリオド４でテーブルア
ドレスレジスタ5,6に出力し、クロツクピリオド５でラ
ツチする。クロツクピリオド６で、もう一度レジスタフ
アイル８よりＸ値をロードし、ついで、テーブルメモリ
４の出力値a₁（Ｘ′）が確定するのでクロツクピリオド
７で演算実行ユニツト１にロードして、a₁（Ｘ′）・Ｘ
（図中）の演算を開始する。次に、低速テーブルメモ
リ３の出力値a₀（Ｘ）がクロツクピリオド10で確定する
ため、これを演算実行ユニツト１内にロードし、a
₁（Ｘ′）・Ｘの演算結果とa₀（Ｘ′）を加算（図中
）して、クロツクピリオド13で最終の関数演算結果SI
N（Ｘ）をレジスタフアイル８に戻す。

演算実行ユニツト１テーブルメモリ3,4及び、定数メモ
リ９を並列に運転できるため、演算実行ユニツト１を連
続的に動作させることが可能であり、演算時間を短縮す
ることがきている。また、本例の場合、基本演算３回で
SIN（Ｘ）関数が求まつており、並列処理により演算時
間短縮効果と合まつて、大幅な演算時間の短縮が可能と
なつている。

また、２次近似式上の近似解を用いる場合、例えば２次
近似を例にとれば、 ｆ（Ｘ）≒a₀（Ｘ′）＋（a₁（Ｘ′）＋a₂（Ｘ′）・
Ｘ）・Ｘ と変形し、a₀（Ｘ′）,a₁（Ｘ′）,a₂（Ｘ′）をテーブ
ルメモリに格納しておいて、カツコ内から演算して行け
ば、１次近似の例で説明した処理フローの繰り返しで処
理を進めていくことができる。この時、演算回路は常に
最少で済むこになる。

〔発明の効果〕

本発明によれば、関数ｆ（Ｘ）をＸの近傍値Ｘ′のみの
関数として表現できる係数関数a_n（Ｘ′）を用いること
により と近似して表わし、a_n（Ｘ′）をテーブルメモリに格納
しておいて基本演算数回で を求める方式を採ることによつて、関数ｆ（Ｘ）を求め
るために必要な基本演算回数を最少化することが可能で
あり、高速な関数演算処理機能を有した浮動小数点演算
処理装置を提供することができる。

また、テーブルメモリからa_n（Ｘ′）を引く操作を演算
実行ユニツトの動作と並行して行つたり、a_n（Ｘ′）の
うち必要な複数の係数関数を別の独立したテーブルメモ
リに格納しておき、テーブルを引く操作自体を並列化す
ることにより、テーブル処理の為のオーバーヘツドを小
さくすることができ、関数演算処理速度をさらに高速化
することができる。

【図面の簡単な説明】

第１図は本発明のハードウエアブロツク図、第２図は本
発明による代表的な関数演算処理フローを示す図であ
る。 １……演算実行ユニツト、２……マイクロシーケンサ、
３……テーブルメモリ（TROM3）、４……テーブルメモ
リ（TROM4）、５……テーブルアドレスレジスタ、６…
…テーブルアドレスレジスタ、７……内部データバス、
８……レジスタフアイル、９……定数メモリ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】加減乗算等の基本演算を実行する演算実行
   ユニットと、計算対象の関数ｆ（Ｘ）を引数Ｘとその近
   傍値Ｘ′とで多項式展開した近似式 の各係数項a_n（Ｘ′）の値をそれぞれ異なる複数の近傍
   値Ｘ′に対応させて格納してあるテーブルメモリと、 それらの各装置の制御及び演算の制御を行うマイクロシ
   ーケンサとを備え、 前記マイクロシーケンサは前記計算対象の関数ｆ（Ｘ）
   に対応して予め設定された手順に基づいて前記演算実行
   ユニットを駆動するとともに、与えられたＸに近い近傍
   値Ｘ′で前記テーブルメモリをインデックス参照してa_n
   （Ｘ′）の値を得、これらにより関数ｆ（Ｘ）の値を求
   めることを特徴とする浮動小数点演算処理装置。
2. 【請求項２】特許請求の範囲第１項記載の浮動小数点演
   算処理装置において、前記マイクロシーケンサは前記演
   算実行ユニットと前記テーブルメモリに対し各々独立し
   た制御線で連絡し、これらを独立して制御する構成にし
   たことを特徴とする浮動小数点演算処理装置。
3. 【請求項３】特許請求の範囲第１項記載の浮動小数点演
   算処理装置において、前記テーブルメモリは複数個に分
   割されており、前記マイクロシーケンサは各テーブルメ
   モリに対し各々独立した制御線で連絡し、これらを独立
   して制御する構成にしたことを特徴とする浮動小数点演
   算処理装置。