JPH0779179A - Echo canceller and communication equipment - Google Patents
Echo canceller and communication equipmentInfo
- Publication number
- JPH0779179A JPH0779179A JP22083693A JP22083693A JPH0779179A JP H0779179 A JPH0779179 A JP H0779179A JP 22083693 A JP22083693 A JP 22083693A JP 22083693 A JP22083693 A JP 22083693A JP H0779179 A JPH0779179 A JP H0779179A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- echo
- tap coefficient
- processing
- canceller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明はエコーキャンセラや通
信装置などに関し、タップ係数の更新(修正)に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an echo canceller, a communication device, etc., and relates to updating (correction) of tap coefficients.
【0002】[0002]
【従来の技術】近年、エコーキャンセラは通信システム
の構成要素として、重要な装置としていろいろな技術開
発が行われている。2. Description of the Related Art In recent years, an echo canceller has been variously developed as an important device as a constituent element of a communication system.
【0003】この様なエコーキャンセラの技術として、
文献:株式会社 日本工業技術センター発行、昭和61
年12月20日、初版発行、『エコーキャンセラ技術』
などに示されている。As a technique of such an echo canceller,
Reference: Published by Japan Industrial Technology Center Co., Ltd., 1986
December 20, 2012, first edition issued, "Echo Canceller Technology"
Etc.
【0004】そこで、このエコーキャンセラの一例の基
本的な構成を図2に示す。この図2において、送信デー
タはハイブリッドトランス51を通じて電話回線へ出力
される。ここで、送信データのハイブリッドトランス5
1への供給に伴って、近端エコーが発生し、この近端エ
コー成分は減算回路52に与えられる。同時に電話回線
からの受信データはハイブリッドトランス51を通じ
て、減算回路52に与えられる。更に、送信データの電
話回線への出力によって、電話回線側での遠端エコーも
発生し、受信データと共にハイブリッドトランス51を
通じて、減算回路52に与えられる。Therefore, a basic configuration of an example of this echo canceller is shown in FIG. In FIG. 2, the transmission data is output to the telephone line through the hybrid transformer 51. Here, the hybrid transformer 5 of the transmission data
Along with the supply to 1, the near-end echo is generated, and this near-end echo component is given to the subtraction circuit 52. At the same time, the received data from the telephone line is given to the subtraction circuit 52 through the hybrid transformer 51. Further, a far-end echo on the telephone line side is also generated by the output of the transmission data to the telephone line, and it is given to the subtraction circuit 52 through the hybrid transformer 51 together with the reception data.
【0005】即ち、減算回路52の入力52aには、受
信データの他の近端エコー成分と遠端エコー成分とが与
えられる。これらのエコー成分を受信データから取り除
かなければ、受信データを正しく使用することが出来な
い。That is, the input 52a of the subtraction circuit 52 is supplied with other near-end echo components and far-end echo components of the received data. The received data cannot be used correctly unless these echo components are removed from the received data.
【0006】そこで、一般にはこれらの近端エコー成分
や遠端エコー成分を除去する構成が採られている。即
ち、図2に示す様に、近端用エコーキャンセラ53や遠
端用エコーキャンセラ54などが備えられている。これ
らの構成によって、例えば、近端用エコーキャンセラ5
3は、送信データから近端エコー経路の伝達特性をトラ
ンスバーサルフィルタなどを用いて予測し、擬似近端エ
コー信号を生成し、加算回路55を通じて減算回路52
に与える。Therefore, generally, a configuration is adopted in which these near-end echo components and far-end echo components are removed. That is, as shown in FIG. 2, a near-end echo canceller 53, a far-end echo canceller 54, and the like are provided. With these configurations, for example, the near-end echo canceller 5
Reference numeral 3 predicts the transfer characteristic of the near-end echo path from the transmission data by using a transversal filter or the like to generate a pseudo near-end echo signal, and the subtractor circuit 52 through the adder circuit 55.
Give to.
【0007】更に、電話回線側からの遠端エコー成分を
除去するため、送信データをバルクディレイ回路56で
必要な時間(遠端エコー成分が到来するまでの時間)遅
延させ、遠端用エコーキャンセラ54へ与える。そし
て、遠端用エコーキャンセラ54は、遠端エコー経路の
伝達特性をトランスバーサルフィルタなどを使用して予
測し、擬似遠端エコー信号を生成し、加算回路55を通
じて減算回路52に与える。Further, in order to remove the far-end echo component from the telephone line side, the transmission data is delayed by the bulk delay circuit 56 for a required time (the time until the far-end echo component arrives), and the far-end echo canceller. Give to 54. Then, the far-end echo canceller 54 predicts the transfer characteristic of the far-end echo path using a transversal filter or the like, generates a pseudo far-end echo signal, and supplies the pseudo far-end echo signal to the subtraction circuit 52 through the addition circuit 55.
【0008】そして、減算回路52は、ハイブリッドト
ランス51からの受信信号から、上記擬似近端エコー信
号と擬似遠端エコー信号とを除去し、この除去された信
号を受信データとして出力している。Then, the subtraction circuit 52 removes the pseudo near-end echo signal and the pseudo far-end echo signal from the received signal from the hybrid transformer 51, and outputs the removed signal as received data.
【0009】ところで、上述の様な近端用エコーキャン
セラ53や遠端用エコーキャンセラ54は、一般によく
トランスバーサルフィルタ(串型フィルタ)を用い、こ
のトランスバーサルフィルタのタップ数を適当なタップ
数に選定し、各タップのタップ係数を適当に設定するこ
とによって、実際のエコー信号に近づく(収束する)様
にある期間にトレーニングが行われる。By the way, the near-end echo canceller 53 and the far-end echo canceller 54 generally use a transversal filter (skew filter), and the number of taps of this transversal filter is set to an appropriate number of taps. By selecting and appropriately setting the tap coefficient of each tap, training is performed in a certain period so as to approach (converge) the actual echo signal.
【0010】このトレーニングの方法については、CC
ITT勧告V.32bisなどにも示されていて、例え
ば、ハンドシェーク中のエコーキャンセラのトレーニン
グ時間などが設定されている。For the method of this training, see CC
ITT Recommendation V. It is also shown in 32 bis and the like, and for example, the training time of the echo canceller during the handshake is set.
【0011】そして、上述のエコーキャンセラは、一般
にトランスバーサルフィルタ回路で構成されると共に、
タップ修正回路も同時に構成される。The above echo canceller is generally composed of a transversal filter circuit and
A tap correction circuit is also configured at the same time.
【0012】ところで、図3は、サブキャンセラの構成
図である。この図3において、エコーキャンセラ(サブ
キャンセラ1〜n)のタップ入力に送信シンボルを使用
する場合、実際にタップに入力されるのは、ボーレート
(baud rate)bとなり、サンプリング周波数
aの1/nになる。例えば、V.32モデムの場合は、
ボーレートbは2400ボーであるので、各サブキャン
セラのタップ入力は、4回に1回となり、後の3回はゼ
ロが入力される。By the way, FIG. 3 is a block diagram of the sub-canceller. In FIG. 3, when a transmission symbol is used for tap input of an echo canceller (sub cancellers 1 to n), what is actually input to the tap is a baud rate b, which is 1 / n of the sampling frequency a. become. For example, V. For a 32 modem,
Since the baud rate b is 2400 baud, the tap input of each sub-canceller is once in four times, and zero is input in the subsequent three times.
【0013】そこで、実際には、図3に示す様に、エコ
ーキャンセラを4つのサブキャンセラ1〜4に分け、サ
ンプリング周波数ごとにそのうちの1つのサブキャンセ
ラの演算を行うという手法が採られることが多い。Therefore, in practice, as shown in FIG. 3, the echo canceller is divided into four subcancellers 1 to 4, and one of the subcancellers is operated for each sampling frequency. Many.
【0014】[0014]
【発明が解決しようとする課題】そして、上述のエコー
キャンセラのタップ数Nは、例えば、次の様な関係から
決定される。即ち、実際のエコー経路の最大インパルス
応答時間をDとし、タップ時間間隔をTとすると、次の
様な関係がある。The tap number N of the echo canceller described above is determined, for example, from the following relationship. That is, assuming that the maximum impulse response time of the actual echo path is D and the tap time interval is T, the following relationship exists.
【0015】D=N×T このタップ数Nは、エコーキャンセラの性能を表すパラ
メータである。従って、このタップ数Nを必要以上に大
きくすると、演算誤差の累積によって、エコー消去量の
低下や、収束速度の低下を招くという問題がある。D = N × T The number N of taps is a parameter indicating the performance of the echo canceller. Therefore, if the number of taps N is made larger than necessary, there is a problem that the accumulation of calculation errors causes a reduction in the echo cancellation amount and a reduction in the convergence speed.
【0016】逆に、タップ数Nが不足すると、擬似エコ
ー経路で得られるインパルス応答時間が、実際のエコー
経路のインパルス応答時間よりも短くなり、エコー消去
量が低下するという問題が起きる。On the contrary, if the number of taps N is insufficient, the impulse response time obtained in the pseudo echo path becomes shorter than the impulse response time in the actual echo path, which causes a problem that the amount of echo cancellation decreases.
【0017】以上の様な種々の問題が起き得ることか
ら、タップ数Nは必要にして最小限とすることが好まし
いが、実際にはこのタップ数Nのデジタル信号処理(D
SP)による演算は複雑で膨大となっている。このた
め、モデムの変復調処理に必要なデジタル信号処理は、
上述のタップ数Nの処理回路とは、別のデジタル信号処
理(DSP)を用いて、両方の処理を並行的に行わなけ
ればならないという問題もあった。Since various problems as described above may occur, it is preferable that the number of taps N is necessary and minimized, but in actuality, the digital signal processing (D
Calculation by SP) is complicated and enormous. Therefore, the digital signal processing required for modem modulation / demodulation processing is
There is also a problem that both processes must be performed in parallel by using a digital signal process (DSP) different from the above-described processing circuit with the number of taps N.
【0018】例えば、従来のDSP用LSIとして、沖
電気工業製のMSM699210などを使用してエコー
キャンセラ付きのモデムシステムを実現する場合、図4
は、従来例のモデムシステムの一構成例の図である。こ
の図4において、エコーキャンセラ61はDSP1のL
SIで構成していた。また、減算回路52からの誤差信
号eから復調する復調回路57と、符号化データを変調
する変調回路とを上述のLSIのDSP2で構成出来
た。更に、データを符号化するトレリス符号化回路60
と、復調信号から復号化を行うビタビ復号化回路58と
を上述のLSIのDSP3で構成することが出来た。For example, when a modem system with an echo canceller is realized by using MSM699210 manufactured by Oki Electric Industry Co., Ltd. as a conventional DSP LSI, FIG.
FIG. 1 is a diagram showing an example of the configuration of a conventional modem system. In FIG. 4, the echo canceller 61 is an L of the DSP 1.
It consisted of SI. Further, the demodulation circuit 57 that demodulates the error signal e from the subtraction circuit 52 and the modulation circuit that modulates the encoded data can be configured by the DSP 2 of the above-described LSI. Further, a trellis encoding circuit 60 for encoding data
And the Viterbi decoding circuit 58 for decoding from the demodulated signal can be configured by the DSP 3 of the above LSI.
【0019】そして、この図4の動作タイミングを図5
に示している。この図5において、クロック周波数(サ
ヌンプリング周波数)を例えば7.2kHzとすると、
この時間の間にDSP1は、モデムプログラムの処理を
行う。そして、この処理に並行してDSP2は、エコー
キャンセラのプログラムの処理を7.2kHzの時間に
行う。更にまた、この7.2kHzの期間に、上述の2
つの処理と並行してデータ伝送中においては、トレリス
符号化やビタビ復号化のためのプログラム処理などを行
っている。The operation timing of FIG. 4 is shown in FIG.
Is shown in. In FIG. 5, assuming that the clock frequency (sanunpling frequency) is 7.2 kHz,
During this time, DSP1 processes the modem program. Then, in parallel with this processing, the DSP 2 performs the processing of the echo canceller program at a time of 7.2 kHz. Furthermore, during this 7.2 kHz period, the above-mentioned 2
During data transmission in parallel with one processing, program processing for trellis coding and Viterbi decoding is performed.
【0020】そして、この図5から解るように、特に図
5(C)に示している、エコーキャンセランの処理時間
が一番長く掛かっている。このような処理時間を短くす
ることが出来るならば、DSP1〜3によるこのモデム
システムの体制を更に能率的なものにすることが出来る
かもしれない。このような改善が望まれている。As can be seen from FIG. 5, the processing time of the echo canceller shown in FIG. 5C is the longest. If the processing time can be shortened, it may be possible to make the system of the modem system by the DSPs 1 to 3 more efficient. Such improvements are desired.
【0021】以上の様な問題から、エコーキャンセラの
演算処理において、膨大となっているタップ数演算の演
算量を、エコー消去量を減少させずに、タップ数演算量
を減少させる仕組みが要請されている。しかも、同じデ
ジタル信号処理(DSP)内に、モデムに必要な変復調
の演算処理なども組み込まれ、処理回路の小形化などの
仕組みも要請されている。Due to the above problems, in the arithmetic processing of the echo canceller, a mechanism for reducing the enormous amount of tap number calculation without reducing the echo cancellation amount is required. ing. Moreover, the modulation / demodulation arithmetic processing required for the modem is incorporated in the same digital signal processing (DSP), and a mechanism for downsizing the processing circuit is also required.
【0022】この発明は、以上の課題に鑑み為されたも
のであり、その目的とする所は、エコー除去量を低下さ
せることなく、エコーキャンセル処理を能率的に行い、
処理時間を低下させるエコーキャンセラ及び通信装置を
提供することである。The present invention has been made in view of the above problems, and an object of the present invention is to efficiently perform echo cancellation processing without reducing the echo removal amount,
An object of the present invention is to provide an echo canceller and a communication device that reduce processing time.
【0023】[0023]
【課題を解決するための手段】第1の発明は、以上の目
的を達成するために、複数のタップ係数を用いて擬似エ
コー信号を生成する擬似エコー信号発生手段を備え、こ
の擬似エコー発生手段のタップ係数の更新を行いながら
擬似エコー信号を生成し、この擬似エコー信号と受信信
号とからエコーを除去するエコーキャンセラにおいて、
以下の特徴的な構成で実現した。In order to achieve the above object, the first invention comprises a pseudo echo signal generating means for generating a pseudo echo signal by using a plurality of tap coefficients, and the pseudo echo generating means. In an echo canceller that generates a pseudo echo signal while updating the tap coefficient of, and removes the echo from this pseudo echo signal and the received signal,
It was realized with the following characteristic configuration.
【0024】即ち、上記擬似エコー信号発生手段の複数
のタップのタップ係数の更新をグループ化し、このグル
ープごとに更新を行わせるタップ係数更新グループ化手
段を備えたことを特徴とする。That is, the tap coefficient update grouping means for grouping the update of the tap coefficients of the plurality of taps of the pseudo echo signal generating means and performing the update for each group is provided.
【0025】また、第2の発明は、複数のタップ係数を
用いて擬似エコー信号を生成する擬似エコー信号発生手
段を備え、この擬似エコー発生手段のタップ係数の更新
を行いながら擬似エコー信号を生成し、この擬似エコー
信号と受信信号とからエコーを除去する通信装置におい
て、以下の特徴的な構成で実現した。The second invention further comprises a pseudo echo signal generating means for generating a pseudo echo signal using a plurality of tap coefficients, and the pseudo echo signal is generated while updating the tap coefficient of the pseudo echo generating means. However, the communication device that removes the echo from the pseudo echo signal and the received signal has the following characteristic configuration.
【0026】即ち、上記擬似エコー信号発生手段の複数
のタップのタップ係数の更新をグループ化し、しかも通
信状態に応じて、タップ係数更新のグループ化を変化さ
せるタップ係数更新グループ化手段を備えたことを特徴
とする。That is, the tap coefficient updating grouping means for grouping the updating of the tap coefficients of the plurality of taps of the pseudo echo signal generating means and changing the grouping of the tap coefficient updating according to the communication state is provided. Is characterized by.
【0027】尚、上記通信状態とは、例えば、トレーニ
ング中状態とか、データ伝送中状態とか、無伝送中状態
などを意味する。The communication state means, for example, a training state, a data transmission state, a non-transmission state, or the like.
【0028】また、上記通信装置とは、例えば、モデム
や、データ端末装置や、音声装置などエコーキャンセル
機能を必要とする種々の通信装置に適用し得る。The communication device can be applied to various communication devices that require an echo canceling function, such as a modem, a data terminal device, and a voice device.
【0029】[0029]
【作用】第1の発明の構成のエコーキャンセラによれ
ば、複数のタップのタップ係数の更新をグループ化する
ことで、タップ係数の更新を一度に全タップ行うのでは
なく、必要に応じてグループごとに行うことで、エコー
除去量を余り劣化させることなく適切な擬似エコーを、
タップ係数の更新の処理量を低減させながら生成するこ
とが出来る。According to the echo canceller of the first aspect of the invention, by updating the tap coefficients of a plurality of taps into groups, the tap coefficients are not updated at once for all the taps but are grouped as needed. By doing this for each time, an appropriate pseudo echo can be generated without significantly deteriorating the echo removal amount.
It can be generated while reducing the processing amount of updating the tap coefficient.
【0030】これによって、受信信号から上記適切な擬
似エコー信号を除去することで、最適な受信信号に整形
することが出来る。Thus, by removing the appropriate pseudo echo signal from the received signal, the received signal can be shaped into an optimum received signal.
【0031】第2の発明の構成の通信装置によれば、複
数のタップのタップ係数の更新をグループ化し、しか
も、通信状態、例えば、トレーニング中やデータ伝送中
などの状態に応じて、上記グループ化の状態を変化させ
ることで、この状態に応じたタップ係数グループで係数
更新を行うことが出来る。このため、通信状態に応じて
エコー除去量を余り劣化させることなく適切な擬似エコ
ーを、タップ係数の更新の処理量を低減させながら生成
することが出来る。According to the communication device of the second invention, the update of the tap coefficient of a plurality of taps is grouped, and further, according to the communication state, for example, training or data transmission, the group is updated. By changing the conversion state, the coefficient can be updated in the tap coefficient group corresponding to this state. Therefore, it is possible to generate an appropriate pseudo echo while reducing the processing amount for updating the tap coefficient without significantly deteriorating the echo removal amount according to the communication state.
【0032】例えば、通信状態がトレーニング中におい
ては、係数の更新のグループ数を少なく変化させたり、
データ伝送中においては、係数更新のグループ数を多く
変化させることもできる。これによって、トレーニング
中の係数更新は、比較的に粗く(例えば、グループ数4
で)タップ係数を更新しても、データ伝送に必要な最低
レベルの消去量が得られれば支障なく、しかも更新処理
量を軽減することも出来るので、処理時間を短縮するこ
とも出来る。For example, when the communication state is training, the number of groups for updating the coefficient is changed to a small number,
During data transmission, the number of coefficient update groups can be changed many. This allows the coefficient update during training to be relatively coarse (eg, 4 groups).
Even if the tap coefficient is updated, there is no problem if the minimum level of erasure amount necessary for data transmission is obtained, and the update processing amount can be reduced, so that the processing time can be shortened.
【0033】また、データ伝送中は、係数更新のグルー
プ数を更に多く(例えば、4から2に)変化させること
で、タップ係数を更に粗く更新しても、精度良く擬似エ
コー信号を生成して、最適な受信信号に整形することが
出来る。Further, during data transmission, by changing the number of groups for coefficient update more (for example, from 4 to 2), even if the tap coefficient is updated more coarsely, a pseudo echo signal is generated with high accuracy. , Can be shaped into the optimum received signal.
【0034】[0034]
【実施例】次にこの発明をエコーキャンセル機能を有す
るモデムシステムに適用した場合の好適な一実施例を図
面を用いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of the present invention applied to a modem system having an echo canceling function will be described with reference to the drawings.
【0035】(モデムシステムの構成): 図6は、
一実施例のモデムシステムの機能ブロック図である。こ
の図6において、従来の図4の構成と特徴的に異なると
ころは、DSP4内にサブキャンセラSQa〜SQc
と、変復調回路2、4と、トレリス符号化回路5、ビタ
ビ符号化回路3などの処理を行うように構成しているこ
とである。(Structure of Modem System): FIG.
It is a functional block diagram of the modem system of one Example. 6 is different from the conventional configuration of FIG. 4 in that the DSP 4 has sub-cancellers SQa to SQc.
And the modulation / demodulation circuits 2 and 4, the trellis coding circuit 5, the Viterbi coding circuit 3, and the like.
【0036】そして、減算回路1の誤差信号eをスイッ
チS3でサンプリング周波数(例えば、7.2kHz)
で順次切り替えられ、サブキャンセラSQa〜SQcに
与える。Then, the error signal e of the subtraction circuit 1 is sampled by the switch S3 at a sampling frequency (for example, 7.2 kHz).
Are sequentially switched by and are given to the sub cancellers SQa to SQc.
【0037】そして、制御回路8は、通信状態に応じ
て、通信状態情報をサブキャンセラSQa〜SQcの各
タップ係数修正部7に与え、タップ係数修正のグループ
化を制御する。Then, the control circuit 8 gives communication state information to the tap coefficient correction units 7 of the sub-cancellers SQa to SQc in accordance with the communication state, and controls the grouping of tap coefficient correction.
【0038】(サブキャンセラの構成): 図1は、
一実施例の機能ブロック図である。この図1において、
サブキャンセラSQa〜SQcの具体的な構成例を示し
ている。尚、この図1においては、代表としてサブキャ
ンセラSQaについて、詳細に構成を示す。他のサブキ
ャンセラSQb、SQcもサブキャンセラSQaの構成
と同様である。(Structure of Sub Canceller): FIG.
It is a functional block diagram of one example. In this FIG.
The specific structural example of subcancellers SQa-SQc is shown. Incidentally, in FIG. 1, the configuration of the sub-canceller SQa is shown in detail as a representative. The other sub-cancellers SQb and SQc have the same configuration as the sub-canceller SQa.
【0039】そこで、サブキャンセラSQaは、擬似エ
コー発生部6と、タップ修正部7とから構成されてい
る。そして、擬似エコー発生部6は、タップレジスタ6
1と、積分回路62と、送信データレジスタ63とから
構成されている。そして、タップ係数修正部7は、タッ
プ係数修正回路T1〜T4と、スイッチS4〜S5から
構成されている。Therefore, the sub-canceller SQa is composed of a pseudo echo generating section 6 and a tap correcting section 7. Then, the pseudo echo generating unit 6 uses the tap register 6
1, an integrating circuit 62, and a transmission data register 63. The tap coefficient correction unit 7 is composed of tap coefficient correction circuits T1 to T4 and switches S4 to S5.
【0040】そして、誤差信号eはスイッチS3を通じ
てスイッチS4に与えられ、ここで、7.2kHzのサ
ンプリング周波数で切り替えられ、タップ係数修正回路
T1〜T4に与えられる。Then, the error signal e is given to the switch S4 through the switch S3, where it is switched at the sampling frequency of 7.2 kHz and given to the tap coefficient correction circuits T1 to T4.
【0041】そして、7.2kHzのサンプリング周期
ごとに、順次タップ係数修正回路T1〜T4が動作し、
タップ係数修正回路T1〜T4は、割り当てられたタッ
プレジスタ61のレジスタTR1〜TR40のタップ係
数修正を行う。Then, the tap coefficient correction circuits T1 to T4 sequentially operate at every sampling frequency of 7.2 kHz,
The tap coefficient correction circuits T1 to T4 correct the tap coefficients of the assigned registers TR1 to TR40 of the tap register 61.
【0042】そして、タップ修正が行われたタップ係数
と、送信データレジスタ63のデータとの積分を積分回
路62で行い、擬似エコー信号y*a〜y*cを生成
し、減算回路1に与える。そして、減算回路1は、受信
信号yから擬似エコー信号y*a〜y*cを減算し、誤
差信号eを復調回路2に与える。Then, the tap coefficient corrected for taps and the data of the transmission data register 63 are integrated by the integrating circuit 62 to generate pseudo echo signals y * a to y * c, which are given to the subtracting circuit 1. . Then, the subtraction circuit 1 subtracts the pseudo echo signals y * a to y * c from the reception signal y and gives the error signal e to the demodulation circuit 2.
【0043】そして、制御回路8からの通信状態情報に
よって、タップ係数修正部7は、タップ係数修正のグル
ープ化を変更する。即ち、トレーニング(ハンドシェー
ク)中情報やデータ伝送中情報などによって、タップ係
数修正部7のタップ修正グループを変更するものであ
る。Then, according to the communication status information from the control circuit 8, the tap coefficient correction unit 7 changes the grouping of tap coefficient correction. That is, the tap correction group of the tap coefficient correction unit 7 is changed according to training (handshake) information, data transmission information, and the like.
【0044】(擬似エコー発生部6の構成): 図7
は、一実施例の擬似エコー発生部6の機能ブロック図で
ある。この図7において、擬似エコー発生部6は、タッ
プレジスタ61と、積分回路62と、データレジスタ6
3とから構成されている。そして、タップレジスタ61
は、例えば、40タップのレジスタTR1〜TR40か
ら構成されている。そして、積分回路62は、40個の
乗算回路J1〜J40と、加算器62aとから構成され
ている。そして、データレジスタ63は、シフトレジス
タDR1〜DR40から構成されている。(Structure of Pseudo Echo Generator 6): FIG.
FIG. 3 is a functional block diagram of a pseudo echo generation unit 6 according to an embodiment. In FIG. 7, the pseudo echo generating unit 6 includes a tap register 61, an integrating circuit 62, and a data register 6
3 and 3. Then, the tap register 61
Is composed of, for example, 40-tap registers TR1 to TR40. The integration circuit 62 is composed of 40 multiplication circuits J1 to J40 and an adder 62a. The data register 63 is composed of shift registers DR1 to DR40.
【0045】そして、タップ係数修正部7からの40個
のタップ係数TK1〜TK40はそれぞれ対応するタッ
プレジスタ61のレジスタTR1〜TR40に格納され
て設定される。そして、タップレジスタ61のレジスタ
TR1〜TR40に設定されたタップ係数はそれぞれ、
積分回路62の乗算器J1〜J40に与えられる。The 40 tap coefficients TK1 to TK40 from the tap coefficient correction unit 7 are stored and set in the registers TR1 to TR40 of the corresponding tap register 61. Then, the tap coefficients set in the registers TR1 to TR40 of the tap register 61 are respectively
It is given to the multipliers J1 to J40 of the integrating circuit 62.
【0046】一方、図7の送信用のデータはデータレジ
スタ63のシフトレジスタDR1〜DR40に順次与え
られ、設定される。そして、データレジスタ63のシフ
トレジスタDR1〜DR40に設定されたデータは、積
分回路62の乗算器J1〜J40に与えられる。そし
て、これらの乗算器J1〜J40は、タップレジスタ6
1からのタップ係数TK1〜TK40と、データXi
(i=1〜n)との乗算を行い、それぞれの乗算結果を
加算器62aに与える。On the other hand, the data for transmission in FIG. 7 is sequentially given to the shift registers DR1 to DR40 of the data register 63 and set. Then, the data set in the shift registers DR1 to DR40 of the data register 63 are given to the multipliers J1 to J40 of the integrating circuit 62. The multipliers J1 to J40 are connected to the tap register 6
Tap coefficients TK1 to TK40 from 1 and data Xi
(I = 1 to n) is multiplied, and each multiplication result is given to the adder 62a.
【0047】そして、図7の積分回路62の加算器62
aは、乗算器J1〜J40の乗算結果を全て加算し、こ
の加算結果をサブキャンセラSQaの擬似エコー信号y
*aとして減算回路1へ与える。Then, the adder 62 of the integrating circuit 62 of FIG.
a adds all the multiplication results of the multipliers J1 to J40, and adds the addition result to the pseudo echo signal y of the sub canceller SQa.
It is given to the subtraction circuit 1 as * a.
【0048】そして、上述のタップレジスタ61のタッ
プ係数は、40個設定されるように構成しているが、こ
の一実施例で特徴的なことは、40個を一度に修正する
のではなく、タップ係数修正回路T1〜T4によって、
40個を4グループに分け、1グループ10個として、
1サンプリング周期ごとに1グループ10個ごとにタッ
プ係数に修正を行う。例えば、この4グループ構成は、
データ伝送中に行う。これは、データ伝送中は、エコー
キャンセル処理以外の、モデム処理や、トレリス符号化
処理やビタビ復号化処理もしなければならないので、分
割数を多くし、タップ係数の修正量を少なくさせるもの
である。The above-described tap coefficient of the tap register 61 is configured to be set to 40 taps. What is characteristic of this embodiment is that 40 taps are not corrected at one time. By the tap coefficient correction circuits T1 to T4,
Divide 40 pieces into 4 groups, 10 pieces per group,
The tap coefficient is corrected every 10 samplings in one sampling cycle. For example, this 4 group structure is
Performed during data transmission. During data transmission, modem processing, trellis coding processing and Viterbi decoding processing other than echo cancellation processing must be performed, so the number of divisions is increased and the amount of tap coefficient modification is reduced. .
【0049】また、トレーニング中においては、エコー
キャンセル処理と、モデム処理だけを行えば良いので、
グループ数を例えば2グループにして、タップ係数の修
正量を多くし、精度良くエコーキャンセル処理を行う構
成を採ることも出来る。Also, during training, only echo cancellation processing and modem processing need be performed.
It is also possible to adopt a configuration in which the number of groups is set to, for example, two, the correction amount of the tap coefficient is increased, and the echo cancellation processing is performed with high accuracy.
【0050】(サブキャンセラの動作): 図8は、
一実施例のサブキャンセラの動作タイミングチャートで
ある。この図8において、サブキャンセラSQaのタッ
プ係数修正部7のスイッチS4、S5などの切り替えを
例えば、クロック7.2kHzで行っている場合(図8
(A))を表す。そして、図6の制御回路8は、通信状
態情報として例えば、トレーニングモード情報を与えい
る場合は、図8(B)に示すように、7.2kHzの周
期の間にモデムプログラム処理とエコーキャンセルプロ
グラム処理とを行う。この場合は、例えば、タップ修正
のグループ数を2グループにして、40個のタップを2
グループ20個に分け、サンプリング周波数7.2kH
zごとにタップ修正を行う。(Operation of Sub Canceller): FIG.
7 is an operation timing chart of the sub-canceller of one embodiment. In FIG. 8, when the switches S4 and S5 of the tap coefficient correction unit 7 of the sub canceller SQa are switched at, for example, a clock of 7.2 kHz (FIG. 8).
(A)). Then, when the control circuit 8 of FIG. 6 gives, for example, training mode information as the communication state information, as shown in FIG. 8B, the modem program processing and the echo cancellation program are performed during the period of 7.2 kHz. And processing. In this case, for example, the number of tap correction groups is set to 2 and 40 taps are set to 2
Divided into 20 groups, sampling frequency 7.2kH
Perform tap correction for each z.
【0051】一方、データ伝送にはいると、図6の制御
回路8は、通信状態情報として、データ伝送中情報をタ
ップ係数修正部7に与えている場合は、図8(C)に示
すように、7.2kHzの周期の間に、モデムプログラ
ム処理とエコーキャンセルプログラム処理とトレリス符
号化プログラム処理とビタビ復号化プログラム処理とを
行う。このれらの処理を行うため、エコーキャンセル処
理の処理量を軽減するため、タップ係数修正のグループ
数を4グループ10個ごとに修正を行う。On the other hand, when the data transmission is started, the control circuit 8 in FIG. 6 gives the data in the data transmission to the tap coefficient correcting section 7 as the communication state information, as shown in FIG. 8C. In addition, the modem program processing, the echo cancellation program processing, the trellis coding program processing, and the Viterbi decoding program processing are performed during the period of 7.2 kHz. Since these processes are performed, the number of tap coefficient correction groups is corrected every 4 groups in order to reduce the processing amount of the echo cancellation processing.
【0052】(タップ係数の修正グループの構成):
図9は、一実施例のタップ係数の修正の順序の説明図
である。この図9において、タップレジスタ61のレジ
スタTR1〜TR40を4グループG1〜G4に分け、
タップ係数の修正の順序を表している。(Structure of tap coefficient correction group):
FIG. 9 is an explanatory diagram of the order of tap coefficient correction according to the embodiment. In FIG. 9, the registers TR1 to TR40 of the tap register 61 are divided into four groups G1 to G4,
The tap coefficient correction sequence is shown.
【0053】即ち、先ずグループG1では、例えば、タ
ップ係数修正回路T1が行うグループであって、ここで
は、レジスタTR1、5、9、13、17、21、2
5、29、33、37のタップ係数を修正する。That is, first, the group G1 is, for example, a group performed by the tap coefficient correction circuit T1, and here, the registers TR1, 5, 9, 13, 17, 21, 2 are used.
Correct the tap coefficients of 5, 29, 33, and 37.
【0054】次のサンプリング周期(クロック)では、
グループG2で、タップ係数修正回路T2によって、レ
ジスタTR2、6、10、14、18、22、26、3
0、34、38のタップ係数を修正する。In the next sampling period (clock),
In the group G2, the registers TR2, 6, 10, 14, 18, 22, 26, 3 are set by the tap coefficient correction circuit T2.
Modify the tap factors of 0, 34, 38.
【0055】次のサンプリング周期(クロック)では、
グループG3で、タップ係数修正回路T3によって、レ
ジスタTR3、7、11、15、19、23、27、3
1、35、39のタップ係数を修正する。In the next sampling period (clock),
In the group G3, the tap coefficient correction circuit T3 allows the registers TR3, 7, 11, 15, 19, 23, 27, 3 to be registered.
Correct the tap coefficient of 1, 35, 39.
【0056】次のサンプリング周期(クロック)では、
グループG4で、タップ係数修正回路T3によって、レ
ジスタTR4、8、12、16、20、24、28、3
2、36、40のタップ係数を修正する。In the next sampling period (clock),
In the group G4, the tap coefficient correction circuit T3 allows the registers TR4, 8, 12, 16, 20, 24, 28, 3 to be registered.
Modify the tap factors of 2, 36, 40.
【0057】以上の図9においては、4グループのとき
の係数修正の順序を説明したが、今度は2グループに分
ける場合は、例えば、第1グループでは、例えば、レジ
スタTR(2n+1)、n=0〜19を修正し、第2グ
ループでは、例えば、レジスタTR(2n+2)、n=
0〜19を修正することであっても良い。In FIG. 9 described above, the order of coefficient correction in the case of four groups has been described, but when dividing into two groups this time, for example, in the first group, for example, registers TR (2n + 1), n = 0 to 19 are corrected, and in the second group, for example, register TR (2n + 2), n =
It may be to modify 0 to 19.
【0058】(エコーキャンセルの処理): 図10
は、エコーキャンセルの処理フローチャートである。こ
の図10において、先ず、初期タップ係数(例えば、0
又は1など)をタップレジスタ61に設定する(S1
1)。次にタップ係数修正回路T1〜T4内にタップ係
数演算用係数β(例えば、0≦β≦1)を設定する(S
12)。次に減算回路1出力の前回の誤差信号eに対し
てこの係数βを乗算する(S13)。(Echo cancellation processing): FIG.
6 is a processing flowchart of echo cancellation. In FIG. 10, first, an initial tap coefficient (for example, 0
Or 1) is set in the tap register 61 (S1
1). Next, a tap coefficient calculation coefficient β (for example, 0 ≦ β ≦ 1) is set in the tap coefficient correction circuits T1 to T4 (S).
12). Next, the previous error signal e output from the subtraction circuit 1 is multiplied by this coefficient β (S13).
【0059】図10において、次にタップ係数修正回路
T1〜T4で、前のタップ係数とS13で求めた(e・
β)との差を求め、この差をAとして(S14)、この
タップ係数Aを新しいタップ係数として、タップレジス
タ61の対応するグループのレジスタに設定する(S1
5)。この新しく設定されたタップ係数を用いて擬似エ
コー信号y*を生成する(S16)。この擬似エコー信
号y*を用いて減算回路1で減算を行い、新たな誤差信
号eを求める(S17)。In FIG. 10, the tap coefficient correction circuits T1 to T4 determine the previous tap coefficient and S13 (e.multidot.e).
β) and the difference is set as A (S14), and this tap coefficient A is set as a new tap coefficient in the register of the corresponding group of the tap register 61 (S1).
5). The pseudo echo signal y * is generated using the newly set tap coefficient (S16). Subtraction is performed by the subtraction circuit 1 using this pseudo echo signal y * to obtain a new error signal e (S17).
【0060】以下同様にして、上述のS13〜S17の
処理を行い、最適タップ係数で擬似エコー信号を生成し
て、エコーキャンセルを行う。In the same manner, the above-described processes of S13 to S17 are performed, a pseudo echo signal is generated with the optimum tap coefficient, and echo cancellation is performed.
【0061】(一実施例の効果): 以上の一実施例
によれば、グループごとに係数修正(更新)を行うよう
に制御していることでエコーキャンセル処理の処理量を
従来に比べ低減できる。しかも、トレーニング中はグル
ープ数を多くし、係数更新数を少なくし、データ伝送中
はグループ数を更に多くし、係数更新数を更に少なくし
て、必要に応じて能率的にタップ係数処理量を調整する
ことができるので、益々処理量を軽減し得る。(Effect of One Embodiment): According to the above one embodiment, since the coefficient correction (update) is performed for each group, the processing amount of echo cancellation processing can be reduced as compared with the conventional case. . Moreover, the number of groups is increased during training, the number of coefficient updates is reduced, the number of groups is increased during data transmission, the number of coefficient updates is further reduced, and the tap coefficient processing amount is efficiently increased as necessary. Since it can be adjusted, the processing amount can be reduced more and more.
【0062】以上のようにエコーキャンセル処理の処理
量を軽減できるため、一つのDSP用LSIを使用する
ことで、エコーキャンセル処理とモデム処理とビタビ復
号化処理やトレリス符号化処理などのプログラム処理も
行い得る。Since the processing amount of the echo cancellation processing can be reduced as described above, by using one DSP LSI, the program processing such as the echo cancellation processing, the modem processing, the Viterbi decoding processing and the trellis coding processing can be performed. You can do it.
【0063】(他の実施例): (1)尚、以上の一
実施例において、エコーキャンセラやモデムの構成とし
て、図1や図6や図7の構成に限定するものでは無い。
他の機能部などが追加構成されることであても良い。(Other Embodiments) (1) In the above embodiment, the configuration of the echo canceller and the modem is not limited to the configurations shown in FIGS. 1, 6 and 7.
Other functional units may be added.
【0064】(2)また、以上の一実施例では、エコー
キャンセラをモデムに適用する一例を示したが、これに
限定するものでは無い。例えば、音声認識装置や、デー
タ端末装置や、電話装置などにも適用することが出来
る。(2) Further, in the above embodiment, an example in which the echo canceller is applied to the modem is shown, but the invention is not limited to this. For example, it can be applied to a voice recognition device, a data terminal device, a telephone device, and the like.
【0065】(3)更に、以上の一実施例の図7や図9
においてタップ数を40としたが、これに限定しない。
また、グループ数も4や2に限定するものでは無い。(3) Furthermore, FIG. 7 and FIG. 9 of the above-mentioned embodiment.
In the above, the number of taps is 40, but the number is not limited to this.
Also, the number of groups is not limited to 4 or 2.
【0066】(4)更にまた、動作タイミングも図8の
動作順序などに限定するものではない。そして、係数修
正の処理フローチャートも図10に示したが、この処理
の流れに限定するものでは無い。(4) Furthermore, the operation timing is not limited to the operation order shown in FIG. A processing flow chart for coefficient correction is also shown in FIG. 10, but the flow of processing is not limited to this.
【0067】以上のように、この発明の趣旨を変更しな
い範囲で、いろいろな構成を実現することが出来る。As described above, various configurations can be realized without changing the gist of the present invention.
【0068】[0068]
【発明の効果】以上述べた様に第1の発明のエコーキャ
ンセラによれば、上記擬似エコー信号発生手段の複数の
タップのタップ係数の更新をグループ化し、このグルー
プごとに更新を行わせるタップ係数更新グループ化手段
を備えたことで、エコー除去量を低下させることなく、
エコーキャンセル処理を能率的に行い、処理時間を低下
させることが実現できる。As described above, according to the echo canceller of the first invention, the update of the tap coefficients of the plurality of taps of the pseudo echo signal generating means is grouped, and the tap coefficient for making the update for each group. By providing the update grouping means, without reducing the echo removal amount,
It is possible to efficiently perform the echo cancellation processing and reduce the processing time.
【0069】また、第2の発明の通信装置においても、
上記擬似エコー信号発生手段の複数のタップのタップ係
数の更新をグループ化し、しかも通信状態に応じて、タ
ップ係数更新のグループ化を変化させるタップ係数更新
グループ化手段を備えたことで、エコー除去量を低下さ
せることなく、エコーキャンセル処理を能率的に行い、
処理時間を低下させることが実現でき、最適な受信信号
を得ることが出来る。Also, in the communication device of the second invention,
Echo removal amount is provided by grouping the tap coefficient updates of the plurality of taps of the pseudo echo signal generating means, and further by providing the tap coefficient update grouping means for changing the grouping of the tap coefficient updates according to the communication state. Echo cancellation processing efficiently without reducing
The processing time can be reduced, and the optimum received signal can be obtained.
【図1】この発明の一実施例のサブキャンセラの機能ブ
ロック図である。FIG. 1 is a functional block diagram of a sub-canceller according to an embodiment of the present invention.
【図2】従来例のエコーキャンセラの機能ブロック図で
ある。FIG. 2 is a functional block diagram of a conventional echo canceller.
【図3】従来例のサブキャンセラの機能ブロック図であ
る。FIG. 3 is a functional block diagram of a conventional sub canceller.
【図4】従来例のモデムシステムの機能ブロック図であ
る。FIG. 4 is a functional block diagram of a conventional modem system.
【図5】従来例のモデムシステムの動作タイミングチャ
ートである。FIG. 5 is an operation timing chart of a conventional modem system.
【図6】一実施例のモデムシステムの機能ブロック図で
ある。FIG. 6 is a functional block diagram of a modem system according to an embodiment.
【図7】一実施例の擬似エコー発生部の機能ブロック図
である。FIG. 7 is a functional block diagram of a pseudo echo generating unit according to an embodiment.
【図8】一実施例のモデムシステムの動作タイミングチ
ャートである。FIG. 8 is an operation timing chart of the modem system according to the embodiment.
【図9】一実施例のタップ係数の修正の順序の説明図で
ある。FIG. 9 is an explanatory diagram of a tap coefficient correction sequence according to an embodiment.
【図10】一実施例のエコーキャンセルの処理フローチ
ャートである。FIG. 10 is a processing flowchart of echo cancellation according to an embodiment.
1…減算回路、2…復調回路、3…ビタビ復号化回路、
4…変調回路、5…トレリス符号化回路、6…擬似エコ
ー発生部、7…タップ係数修正部、51…ハイブリッド
トランス(HYB)、61…タップレジスタ、62…積
分回路、63…送信データレジスタ、SQa〜SQc…
サブキャンセラ、S1〜S3…スイッチ、T1〜T4…
タップ係数修正回路、y*a〜y*c…擬似エコー信
号。1 ... Subtraction circuit, 2 ... Demodulation circuit, 3 ... Viterbi decoding circuit,
4 ... Modulation circuit, 5 ... Trellis coding circuit, 6 ... Pseudo echo generation unit, 7 ... Tap coefficient correction unit, 51 ... Hybrid transformer (HYB), 61 ... Tap register, 62 ... Integration circuit, 63 ... Transmission data register, SQa-SQc ...
Sub cancellers, S1 to S3 ... Switches, T1 to T4 ...
Tap coefficient correction circuit, y * a to y * c ... Pseudo echo signal.
Claims (2)
号を生成する擬似エコー信号発生手段を備え、この擬似
エコー発生手段のタップ係数の更新を行いながら擬似エ
コー信号を生成し、この擬似エコー信号と受信信号とか
らエコーを除去するエコーキャンセラにおいて、 上記擬似エコー信号発生手段の複数のタップのタップ係
数の更新をグループ化し、このグループごとに更新を行
わせるタップ係数更新グループ化手段を備えたことを特
徴とするエコーキャンセラ。1. A pseudo echo signal generating means for generating a pseudo echo signal by using a plurality of tap coefficients, wherein the pseudo echo signal is generated while updating the tap coefficient of the pseudo echo generating means. In the echo canceller for removing echo from the received signal and the received signal, the tap coefficient update grouping means for grouping the update of the tap coefficient of the plurality of taps of the pseudo echo signal generating means and performing the update for each group is provided. Echo canceller featuring.
号を生成する擬似エコー信号発生手段を備え、この擬似
エコー発生手段のタップ係数の更新を行いながら擬似エ
コー信号を生成し、この擬似エコー信号と受信信号とか
らエコーを除去する通信装置において、 上記擬似エコー信号発生手段の複数のタップのタップ係
数の更新をグループ化し、しかも通信状態に応じて、タ
ップ係数更新のグループ化を変化させるタップ係数更新
グループ化手段を備えたことを特徴とする通信装置。2. A pseudo echo signal generating means for generating a pseudo echo signal by using a plurality of tap coefficients, the pseudo echo signal being generated while updating the tap coefficient of the pseudo echo generating means. In the communication device for removing echo from the received signal and the received signal, tap coefficients for updating the tap coefficients of the plurality of taps of the pseudo echo signal generating means are grouped, and the tap coefficient for changing the grouping of tap coefficient updates is changed according to the communication state. A communication device comprising update grouping means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22083693A JPH0779179A (en) | 1993-09-06 | 1993-09-06 | Echo canceller and communication equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22083693A JPH0779179A (en) | 1993-09-06 | 1993-09-06 | Echo canceller and communication equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0779179A true JPH0779179A (en) | 1995-03-20 |
Family
ID=16757310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22083693A Pending JPH0779179A (en) | 1993-09-06 | 1993-09-06 | Echo canceller and communication equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0779179A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100337535B1 (en) * | 1997-05-12 | 2002-07-18 | 사와무라 시코 | Echo canceler having adaptive filter and method of reinitiating coefficients of adaptive filter |
-
1993
- 1993-09-06 JP JP22083693A patent/JPH0779179A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100337535B1 (en) * | 1997-05-12 | 2002-07-18 | 사와무라 시코 | Echo canceler having adaptive filter and method of reinitiating coefficients of adaptive filter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6618739B1 (en) | Digital filter implementation suitable for execution, together with application code, on a same processor | |
US5894428A (en) | Recursive digital filter | |
AU734944B2 (en) | Adaptive filter and adapting method thereof | |
AU606392B2 (en) | Circuit for cancelling whole or part of a waveform using nonrecursive and recursive filters | |
US8619897B2 (en) | Method and apparatus of frequency domain echo canceller | |
JP2924762B2 (en) | Adaptive filter and adaptation method thereof | |
JPH0555959A (en) | Jitter compensation device | |
US4769808A (en) | Method of cancelling echoes in full-duplex data transmission system | |
JPH0758923B2 (en) | Noise canceling method and device | |
JP2000196507A (en) | Method and system for eliminating echo for multiplex channel | |
US4982428A (en) | Arrangement for canceling interference in transmission systems | |
JPH0779179A (en) | Echo canceller and communication equipment | |
JP4345225B2 (en) | Echo canceller | |
JPH0365826A (en) | Echo eliminator | |
JP2888121B2 (en) | Method and apparatus for identifying unknown system using adaptive filter | |
JPH11145878A (en) | Method and device for identifying unknown system by adaptive filter | |
JPH0738563B2 (en) | Adaptive filter adaptation method and apparatus | |
Gay-Bellile et al. | Architecture of a programmable FIR filter co-processor | |
JP2841952B2 (en) | Echo cancellation device | |
JP2669291B2 (en) | Method and apparatus for identifying unknown system using adaptive filter | |
JP3178864B2 (en) | Jitter compensation device | |
JPH0669836A (en) | Echo canceler | |
JPH05152999A (en) | Echo suppressing device | |
JPH02288718A (en) | Converging method for adaptive digital filter | |
JP2841950B2 (en) | Echo canceller |