JPH0779163B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JPH0779163B2
JPH0779163B2 JP1047630A JP4763089A JPH0779163B2 JP H0779163 B2 JPH0779163 B2 JP H0779163B2 JP 1047630 A JP1047630 A JP 1047630A JP 4763089 A JP4763089 A JP 4763089A JP H0779163 B2 JPH0779163 B2 JP H0779163B2
Authority
JP
Japan
Prior art keywords
conductivity type
semiconductor region
region
semiconductor
trench groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1047630A
Other languages
Japanese (ja)
Other versions
JPH02226734A (en
Inventor
彰 福本
隆博 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1047630A priority Critical patent/JPH0779163B2/en
Publication of JPH02226734A publication Critical patent/JPH02226734A/en
Publication of JPH0779163B2 publication Critical patent/JPH0779163B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電荷転送素子の高密度化に適した半導体装置
及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device suitable for increasing the density of charge transfer elements and a manufacturing method thereof.

従来の技術 近年、家庭用ビデオカメラの需要の増加が著しく、固体
撮像素子の需要が増加している。また、それに伴って低
価格で実現される高解像度化の要求も高まっている。そ
こで、固体撮像素子に利用される高密度化に適しかつ低
コストの半導体装置(電荷転送素子)が必要とされてい
る。
2. Description of the Related Art In recent years, the demand for home video cameras has increased remarkably, and the demand for solid-state imaging devices has increased. Along with this, there is an increasing demand for higher resolution that can be realized at a low price. Therefore, there is a need for a low-cost semiconductor device (charge transfer element) that is suitable for high density and is used for a solid-state image sensor.

従来の電荷転送素子の代表的なものとして、チャージ・
カップルド・デバイス(Charge Coupled Device、以
後、CCDと記す)がある。中でも、高密度化に対応する
ものとして、凹形状に転送チャンネルを形成したトレン
チCCDがある(特願昭61-156630出願)。また、転送ゲー
ト電極の構成の簡単なものとして単相駆動CCDがある
(ジャロスラブ・ハイネック:“ヴァーチュアルフェィ
ス”テクノロジー:ア ニューアプローチ トゥー フ
ァブリケイション オブラージーエリア シーシーディ
ーズ“(Jaroslav Hynecek:"Virtual Phase Technorog
y:A New apprpoch to Fabrication of Large Area CCD'
s"),アイイーイーイー トランジション オン エレ
クトロンデバイス(I EEE Transitions on electoron d
evices,VOL.ED-28,NO.5,p.483 May 1981))。
A typical charge transfer device is a charge transfer device.
There is a Coupled Device (hereinafter CCD). Among them, there is a trench CCD in which a transfer channel is formed in a concave shape as a device for high density (Japanese Patent Application No. 61-156630). In addition, there is a single-phase drive CCD as a simple structure of the transfer gate electrode (Jaroslav Hynecek: "Virtual Phase Technorog"
y: A New apprpoch to Fabrication of Large Area CCD '
s "), I EEE Transitions on electoron d
evices, VOL.ED-28, NO.5, p.483 May 1981)).

以下に従来のトレンチCCDと単相駆動CCDについて説明す
る。まず、従来のトレンチCCDについて、図面を参照し
ながら説明する。
The conventional trench CCD and single-phase drive CCD will be described below. First, a conventional trench CCD will be described with reference to the drawings.

第4図(a)に従来のトレンチCCDの模式図を示す。第
4図において、401はp型半導体、402は電荷転送チャン
ネルを構成するn-領域、403は絶縁膜、404は第一の転送
ゲート電極、405は第二の転送ゲート電極である。トレ
ンチ溝に沿ったT−T′断面構造を第4図(b)に示
す。第4図(b)においてA−A′、B−B′、C−
C′でのトレンチ溝に垂直な断面を第4図(c)、
(d)、(e)に示す。
FIG. 4 (a) shows a schematic view of a conventional trench CCD. In FIG. 4, 401 is a p-type semiconductor, 402 is an n region forming a charge transfer channel, 403 is an insulating film, 404 is a first transfer gate electrode, and 405 is a second transfer gate electrode. FIG. 4B shows a TT 'sectional structure along the trench groove. In FIG. 4 (b), AA ', BB', C-
A cross section perpendicular to the trench groove at C ′ is shown in FIG.
Shown in (d) and (e).

以上のように構成された従来のトレンチCCDについて、
その動作を説明する。
Regarding the conventional trench CCD configured as described above,
The operation will be described.

第一の転送ゲート電極404と第二の転送ゲート電極405に
転送パルスを加えることによりn-領域402内をトレンチ
溝に沿ってTからT′(または、T′からT)の方向に
信号電荷が転送される。
By applying a transfer pulse to the first transfer gate electrode 404 and the second transfer gate electrode 405, a signal charge is generated in the n region 402 along the trench groove in the direction from T to T ′ (or T ′ to T). Is transferred.

次に、単相駆動CCDについて図面を用いて説明する。Next, a single-phase drive CCD will be described with reference to the drawings.

第5図(a)に従来の単相駆動CCDの電荷転送方向の断
面図を示す。501はp型半導体、502はn1領域、503はn2
領域、504はn3領域、505はn4領域、506はp+領域、507は
絶縁膜、508は転送ゲート電極である。なお、n1領域502
とn2領域503とn3領域504とn4領域505は、主動作状態で
は空乏化状態にある。
FIG. 5A shows a cross-sectional view of the conventional single-phase drive CCD in the charge transfer direction. 501 is p-type semiconductor, 502 is n 1 region, 503 is n 2
A region, 504 is an n 3 region, 505 is an n 4 region, 506 is ap + region, 507 is an insulating film, and 508 is a transfer gate electrode. Note that n 1 region 502
The n 2 region 503, the n 3 region 504, and the n 4 region 505 are depleted in the main operation state.

以上のように構成された単相駆動CCDについて、以下に
その動作について説明する(転送ゲート電極への印加電
圧は、V1,V2とする。但し、V1<V2)。
The operation of the single-phase drive CCD configured as described above will be described below (the applied voltages to the transfer gate electrodes are V 1 and V 2 , where V 1 <V 2 ).

第5図(b)は、転送チャネルの転送方向に沿って見た
ポテンシャル図である。第5図(b)に示すように、ま
ず、転送ゲート電極508にV1を加えると不純物濃度の差
により電位の井戸がD>C>B>Aの順で深くなりDの
部分に信号電荷が蓄積される。転送ゲート電極508にV2
を加えるとp+領域506があるのでCとDの電位は変化せ
ずAとBの電位の井戸が深くなり、電位の井戸はB>A
>D>Cの順で深くなって、信号電荷はDからBへ転送
される。再び転送ゲート電極508にV1を加えると今度は
信号電荷はBからDへ転送される。これを繰り返すこと
により信号電荷がTからT′の方向に転送される。
FIG. 5B is a potential diagram seen along the transfer direction of the transfer channel. As shown in FIG. 5B, first, when V 1 is applied to the transfer gate electrode 508, the potential well becomes deeper in the order of D>C>B> A due to the difference in impurity concentration, and the signal charge is applied to the D portion. Is accumulated. V 2 on transfer gate electrode 508
, There is a p + region 506, so the potentials of C and D do not change and the wells of the potentials of A and B become deeper.
The signal charges are transferred from D to B by becoming deeper in the order of>D> C. When V 1 is again applied to the transfer gate electrode 508, the signal charge is transferred from B to D this time. By repeating this, the signal charges are transferred in the direction from T to T '.

発明が解決しようとする課題 トレンチCCDにおいては、トレンチ溝を深くした場合、
第4図に示すような複雑な転送ゲート電極を形成する製
造工程が困難になるので、製品の歩留まりが低くなると
いう欠点を有していた。
Problems to be Solved by the Invention In a trench CCD, when the trench groove is deep,
Since the manufacturing process for forming a complicated transfer gate electrode as shown in FIG. 4 becomes difficult, there is a drawback that the yield of products is low.

また、単相駆動CCDにおいては、転送チャネルの一部を
中間電位に固定して駆動するため信号電荷を蓄積する電
位の井戸が浅くなるので、多相駆動CCDに比べ転送でき
る最大信号電荷量が二分の一から四分の一程度と小さく
ダイナミックレンジが小さいという欠点を有していた。
Further, in the single-phase drive CCD, since a part of the transfer channel is driven by fixing it to an intermediate potential, the potential well for accumulating the signal charges becomes shallow, so that the maximum amount of signal charge that can be transferred is larger than that in the multi-phase drive CCD. It had the drawback of a small dynamic range, about one-half to one-quarter.

本発明は上記従来の問題点を解決すたもので、トレンチ
CCDと単相駆動CCDとのハイブリッド化により、各々の長
所を兼ね備えた、ダイナミックレンジの大きい、製造容
易な半導体装置およびその製造方法の提供を目的とす
る。
The present invention solves the above-mentioned conventional problems by forming a trench.
An object of the present invention is to provide a semiconductor device having a large dynamic range and easy to manufacture, and a manufacturing method thereof, which have respective advantages by hybridizing a CCD and a single-phase drive CCD.

課題を解決するための手段 本発明の半導体装置は、第一導電型の第一の半導体領域
と、前記第一導電型の第一の半導体領域に形成された第
一の方向に長い凹形状のトレンチ溝と、前記トレンチ溝
の側面及び底面に形成された第二導電型の第一の半導体
領域と、前記第二導電型の第一の半導体領域の内部に前
記第一の方向に直角な方向に前記トレンチ溝に沿って形
成された第二導電型の第二の半導体領域と、前記第二導
電型の第二の半導体領域の前記第一の方向の側に形成さ
れた第一導電型の第二の半導体領域と、前記第二導電型
の第一の半導体領域内部に前記第一導電型の第二の半導
体領域に接して前記第一の方向に直角な方向に形成され
た第二導電型の第三と第四の半導体領域と、半導体表面
に形成された絶縁膜と、前記絶縁膜を隔てて前記トレン
チ溝に連続して形成された転送ゲートを電極を有するこ
とを特徴する構成を有している。
Means for Solving the Problems The semiconductor device of the present invention has a first semiconductor region of a first conductivity type, and a concave shape long in the first direction formed in the first semiconductor region of the first conductivity type. A trench groove, a second conductivity type first semiconductor region formed on a side surface and a bottom surface of the trench groove, and a direction perpendicular to the first direction inside the second conductivity type first semiconductor region. A second conductive type second semiconductor region formed along the trench groove, and a first conductive type second semiconductor region of the second conductive type second semiconductor region formed on the first direction side. A second semiconductor region and a second conductivity formed inside the first semiconductor region of the second conductivity type in contact with the second semiconductor region of the first conductivity type and in a direction perpendicular to the first direction. The third and fourth semiconductor regions of the mold, the insulating film formed on the semiconductor surface, and the insulating film separated from each other. The transfer gate formed continuously with the trench groove has an electrode.

作用 この構成によって、素子表面のCCD占有面積は小さいま
まで、トレンチ溝により実効的な転送チャネル幅を増大
し、かつ、単一の転送ゲート電極だけでよいため、CCD
の高性能化と高集積化を、容易に実現できる。
Function With this configuration, the effective CCD transfer channel width is increased by the trench groove while the CCD occupation area on the device surface remains small, and only a single transfer gate electrode is required.
High performance and high integration of can be easily realized.

実施例 以下に、本発明の実施例について図面を参照しながら説
明する。
Embodiments Embodiments of the present invention will be described below with reference to the drawings.

第1図(a)は本発明の第一の実施例における半導体装
置の電荷転送方向の断面図である。第1図(c)(d)
(e)(f)は、それぞれ第1図(a)のA,B,C,Dでの
転送方向に垂直な断面図である。第1図において、101
はp型半導体、102はn1領域、103はn2領域、104はn3
域、105はn4領域、106はp+領域、107は絶縁膜、108は転
送ゲート電極である。なお、n1領域102とn2領域103とn3
領域104とn4領域105、主動作状態では空乏化状態にあ
る。
FIG. 1A is a sectional view of the semiconductor device in the first embodiment of the present invention in the charge transfer direction. Figure 1 (c) (d)
(E) and (f) are sectional views perpendicular to the transfer direction at A, B, C, and D in FIG. 1 (a), respectively. In FIG. 1, 101
Is a p-type semiconductor, 102 is an n 1 region, 103 is an n 2 region, 104 is an n 3 region, 105 is an n 4 region, 106 is ap + region, 107 is an insulating film, and 108 is a transfer gate electrode. Note that n 1 region 102, n 2 region 103, and n 3 region
The region 104 and the n 4 region 105 are in a depleted state in the main operating state.

以上のように構成された半導体装置について、以下その
動作を説明する。(転送ゲート電極への印加電圧は、V
,Vとする。但し、V1<V2) 第1図(b)は、転送チャネルの転送方向に沿って見た
ポテンシャル図である。第1図(b)に示すように、ま
ず、転送ゲート電極108にV1を加えると不純物濃度の差
により電位の井戸がA、B、C、Dの順で深くなりDの
部分に信号電荷が蓄積される。転送ゲート電極108にV2
を加えるとp+領域106があるのでCとDの電位は変化せ
ずAとBの電位の井戸が深くなり、電位の井戸はC、
D、A、Bの順で深くなって、信号電荷はDからBへ転
送される。再び転送ゲート電極108にV1を加えると今度
は信号電荷はBからDへ転送される、これを繰り返すこ
とにより信号電荷がTからT′の方向に転送される。
The operation of the semiconductor device configured as described above will be described below. (The voltage applied to the transfer gate electrode is V
1 and V 2 . However, V 1 <V 2 ) FIG. 1B is a potential diagram seen along the transfer direction of the transfer channel. As shown in FIG. 1B, first, when V 1 is applied to the transfer gate electrode 108, the potential well becomes deeper in the order of A, B, C, and D due to the difference in impurity concentration, and the signal charge is applied to the D portion. Is accumulated. V 2 on transfer gate electrode 108
Since there is added the p + region 106 of the potential of the C and D are a potential well A and B does not change becomes deep, a potential well is C,
The signal charges are transferred from D to B by becoming deeper in the order of D, A, and B. When V 1 is again applied to the transfer gate electrode 108, the signal charge is transferred from B to D this time. By repeating this, the signal charge is transferred in the direction from T to T ′.

以上のように本実施例によれば、p型半導体101(第一
導電型の第一の半導体領域)と、前記p型半導体101に
形成された第一の方向に長い凹形状のトレンチ溝と、前
記トレンチ溝の側面及び底面に形成されたn1領域102
(第二導電型の第一の半導体領域)と、前記n1領域102
の内部に前記第一の方向に直角な方向に前記トレンチ溝
に沿って形成されたn2領域103(第二導電型の第二の半
導体領域)と、n2領域103の前記第一の方向の側に形成
されたp+領域106(第一導電型の第二の半導体領域)
と、前記n1領域102の内部に前記p+領域106に接して前記
第一の方向に直角な方向に形成されたn3領域104(第二
導電型の第三の半導体領域)とn4領域105(第二導電型
の第四の半導体領域)と、半導体表面に形成された絶縁
膜107(絶縁膜)と、前記絶縁膜107を隔てて前記トレン
チ溝に連続して形成された転送ゲート電極108(転送ゲ
ート電極)を設けることにより、高歩留まりでダイナミ
ックレンジを大きくすることができる。
As described above, according to the present embodiment, the p-type semiconductor 101 (first semiconductor region of the first conductivity type) and the trench groove formed in the p-type semiconductor 101 and having a long concave shape in the first direction are formed. The n 1 region 102 formed on the side surface and the bottom surface of the trench groove
(First semiconductor region of second conductivity type), and the n 1 region 102
An n 2 region 103 (second semiconductor region of second conductivity type) formed along the trench groove in a direction perpendicular to the first direction, and the n 2 region 103 in the first direction P + region 106 formed on the side of (the second semiconductor region of the first conductivity type)
And n 3 region 104 (second conductivity type third semiconductor region) formed in the n 1 region 102 in contact with the p + region 106 in a direction perpendicular to the first direction, and n 4 A region 105 (second conductivity type fourth semiconductor region), an insulating film 107 (insulating film) formed on the semiconductor surface, and a transfer gate continuously formed in the trench groove with the insulating film 107 interposed therebetween. By providing the electrode 108 (transfer gate electrode), the dynamic range can be increased with high yield.

以下本発明の第二の実施例について図面を参照しながら
説明する。第2図(a)は第二の実施例におけるレイア
ウト図である。第2図(b)、(c)、(d)、
(e)、(f)は、各々、第2図(a)のA−A′、B
−B′、C−C′、D−D′、T−T′での断面図であ
る。
A second embodiment of the present invention will be described below with reference to the drawings. FIG. 2 (a) is a layout diagram in the second embodiment. 2 (b), (c), (d),
(E) and (f) are respectively AA 'and B of FIG. 2 (a).
It is sectional drawing in -B ', CC', DD ', and TT'.

第2図において、201はp型半導体、202はn1領域、203
はn2領域、204はn3領域、205はn4領域、206はp+領域、2
07は絶縁膜、208は転送ゲート電極で、以上は第1図の
構成と同様なものである。第1図の構成と異なるのは、
209のフォトダイオードのn-領域と、読みだしチャネル
のp-領域210を設け、208の転送ゲート電極が読みだしゲ
ート電極を兼ねる点である。なお、n1領域102とn2領域1
03とn3領域104とn4領域105は、主動作状態では空乏化状
態にある。
In FIG. 2, 201 is a p-type semiconductor, 202 is an n 1 region, 203
Is the n 2 region, 204 is the n 3 region, 205 is the n 4 region, 206 is the p + region, 2
Reference numeral 07 is an insulating film, 208 is a transfer gate electrode, and the above is the same as the configuration of FIG. The difference from the configuration of FIG. 1 is that
The point is that the n region of the photodiode 209 and the p region 210 of the read channel are provided, and the transfer gate electrode 208 also serves as the read gate electrode. Note that n 1 region 102 and n 2 region 1
The 03, n 3 region 104, and n 4 region 105 are depleted in the main operating state.

以上のように構成された半導体装置について、以下その
動作を説明する。
The operation of the semiconductor device configured as described above will be described below.

入射光により発生した電子がフォトダイオードのn-領域
209に蓄積する。読みだしゲート電極208に高電圧VH(た
だし、VH>>V2>V1)が印加されると、フォトダイオー
ドのn-領域209から単相トレンチCCDの転送チャネルn1
域202に信号電荷が読みだされる。転送ゲート電極208に
転送パルスV1,V2を印加することにより第一の実施例と
同様にして信号電荷が転送される。
The electrons generated by the incident light are the n - region of the photodiode.
Accumulate in 209. When a high voltage V H (where V H >> V 2 > V 1 ) is applied to the read gate electrode 208, a signal is transferred from the n region 209 of the photodiode to the transfer channel n 1 region 202 of the single-phase trench CCD. The charge is read out. By applying the transfer pulses V 1 and V 2 to the transfer gate electrode 208, the signal charges are transferred in the same manner as in the first embodiment.

以上のように本実施例によれば、p型半導体201(第一
導電型の第一の半導体領域)と、前記p型半導体201に
形成された第一の方向に長い凹形状のトレンチ溝と、前
記トレンチ溝の側面及び底面に形成されたn1領域202
(第二導電型の第一の半導体領域)と、前記n1領域202
の内部に前記第一の方向に直角な方向に前記トレンチ溝
に沿って形成されたn2領域203(第二導電型の第二の半
導体領域)と、n2領域203の前記第一の方向の側に形成
されたp+領域206(第一導電型の第二の半導体領域)
と、前記n1領域内部に前記p+領域に接して前記第一の方
向に直角な方向に形成されたn3領域204(第二導電型の
第三の半導体領域)とn4領域205(第二導電型の第四の
半導体領域)と、p型半導体201に形成されたフォトダ
イオードのn-領域209(第二導電型の光電変換領域)
と、読みだしチャネルのp-領域210(第一導電型の第三
の半導体領域)とを有し、半導体表面に形成された絶縁
膜207(絶縁膜)と、前記絶縁膜207を隔てて前記トレン
チ溝に連続して形成された転送ゲート電極208(転送ゲ
ート電極)を有し、転送ゲート電極208が読みだしゲー
ト電極を兼ねるように設けることにより、高歩留まりで
ダイナミックレンジの大きい固体撮像素子とすることが
できる。
As described above, according to the present embodiment, the p-type semiconductor 201 (first conductivity type first semiconductor region) and the trench groove formed in the p-type semiconductor 201 and having a long concave shape in the first direction are formed. The n 1 region 202 formed on the side surface and the bottom surface of the trench groove
(First semiconductor region of second conductivity type), and the n 1 region 202
And n 2 region 203 formed along the trench in the direction perpendicular to the first direction within the (second semiconductor region of a second conductivity type), the first direction of the n 2 region 203 P + region 206 formed on the side of (the second semiconductor region of the first conductivity type)
An n 3 region 204 (second conductivity type third semiconductor region) and an n 4 region 205 (which are formed in the n 1 region in contact with the p + region in a direction perpendicular to the first direction). Second conductivity type fourth semiconductor region) and n region 209 (second conductivity type photoelectric conversion region) of the photodiode formed on the p-type semiconductor 201.
And an insulating film 207 (insulating film) formed on the semiconductor surface and having the p region 210 (third semiconductor region of the first conductivity type) of the read channel and the insulating film 207. By providing the transfer gate electrode 208 (transfer gate electrode) formed continuously in the trench groove so that the transfer gate electrode 208 also serves as the read gate electrode, a solid-state imaging device having a high yield and a large dynamic range can be obtained. can do.

なお、第1の実施例、第2の実施例いずれの実施例も半
導体の導電型を反対にしてもよい。
Note that the conductivity types of the semiconductors may be reversed in both the first embodiment and the second embodiment.

次に、本発明の半導体装置の製造方法について図面を参
照しながら説明する。
Next, a semiconductor device manufacturing method of the present invention will be described with reference to the drawings.

以下では、第1図の実施例と同じ数字を用いる。第3図
(a)(b)(c)(d)(e)(f)(g)(h)に
おいて左図は転送方向の断面図、右図は転送方向に垂直
な断面図である。
In the following, the same numbers as in the embodiment of FIG. 1 are used. 3 (a), (b), (c), (d), (e), (f), (g), and (h), the left diagram is a sectional view in the transfer direction, and the right diagram is a sectional view perpendicular to the transfer direction.

(1) 第3図(a)に示すように、ボロンを1014〜10
16cm-3含み抵抗率10-1〜102Ω・cmのp型シリコン基板1
01の一部をプラズマエッチングして、第一方の向に長い
凹形状のトレンチ溝を形成する。
(1) As shown in FIG. 3 (a), boron 10 14-10
P-type silicon substrate with a resistivity of 10 cm -1 to 10 2 Ω · cm including 16 cm -3 1
A part of 01 is plasma-etched to form a trench groove having a long concave shape in the first direction.

(2) 第3図(b)に示すように、トレンチ溝の側面
及び底面にリンを回転イオン注入(ドーズ量N=1×10
11〜1013cm-2、打ち込みエネルギーE=50〜200keV)し
n1領域102を形成する。
(2) As shown in FIG. 3 (b), rotary ion implantation of phosphorus (dose amount N = 1 × 10 6) is performed on the side surface and the bottom surface of the trench groove.
11 to 10 13 cm -2 , implantation energy E = 50 to 200 keV)
An n 1 region 102 is formed.

(3) 第3図(c)に示すように、n1領域102の内部
にリンを回転イオン注入(ドーズ量N=1.2×1011〜10
13cm-2、打ち込みエネルギ−E=50〜150keV)し前記第
一の方向に直角な方向に前記トレンチ溝に沿ってn2領域
103を形成する。
(3) As shown in FIG. 3C, phosphorus is ion-implanted into the n 1 region 102 by rotational ion implantation (dose amount N = 1.2 × 10 11 -10).
13 cm -2 , implantation energy -E = 50 to 150 keV) and n 2 region along the trench groove in a direction perpendicular to the first direction.
Form 103.

(4) 第3図(d)に示すように、n1領域102の内部
にリンを回転イオン注入(ドーズ量N=1.4×1011〜10
13cm-2、打ち込みエネルギーE=50〜200keV)し前記第
一の方向に直角な方向に前記トレンチ溝に沿ってn3領域
104を形成する。
(4) As shown in FIG. 3D, phosphorus is rotationally ion-implanted into the n 1 region 102 (dose amount N = 1.4 × 10 11 to 10 10).
13 cm -2 , implantation energy E = 50 to 200 keV) and n 3 region along the trench groove in a direction perpendicular to the first direction.
Form 104.

(5) 第3図(e)に示すように、n1領域102の内部
にリンを回転イオン注入(ドーズ量N=1.6〜1011〜10
13cm-2、打ち込みエネルギーE=50〜200keV)し前記第
一の方向に直角な方向に前記トレンチ溝に沿ってn4領域
105を形成する。
(5) As shown in FIG. 3 (e), rotational ion implantation of phosphorus into the n 1 region 102 (dose amount N = 1.6 to 10 11 to 10)
13 cm -2 , implantation energy E = 50 to 200 keV) and n 4 region along the trench groove in a direction perpendicular to the first direction.
Form 105.

(6) 第3図(f)に示すように、n3領域103とn4
域104の表面にボロンを回転イオン注入(ドーズ量N=
1.0×1011〜1013cm-2、打ち込みエネルギーE=50〜150
keV)しp+領域106を形成する。
(6) As shown in FIG. 3 (f), rotary ion implantation of boron (dose amount N =) is performed on the surfaces of the n 3 region 103 and the n 4 region 104.
1.0 × 10 11 to 10 13 cm -2 , implantation energy E = 50 to 150
keV) to form the p + region 106.

(7) 第3図(g)に示すように、一度半導体表面の
酸化膜を除去した後、半導体表面に三層構造(SiO2/SiN
/SiO2)の厚さ1〜2μmの絶縁膜107を形成する。
(7) As shown in FIG. 3 (g), once the oxide film on the semiconductor surface is removed, a three-layer structure (SiO 2 / SiN) is formed on the semiconductor surface.
An insulating film 107 having a thickness of / SiO 2 of 1 to 2 μm is formed.

(8) 第3図(h)に示すように、トレンチ溝に絶縁
膜107を隔ててポリシリコンを堆積させ転送ゲート電極1
08を形成する。
(8) As shown in FIG. 3H, transfer gate electrode 1 is formed by depositing polysilicon in the trench with an insulating film 107 interposed therebetween.
Forming 08.

以上のように本実施例によれば、単相駆動可能な電荷転
送チャネルをトレンチ溝に形成することができる。
As described above, according to this embodiment, the charge transfer channel capable of single-phase driving can be formed in the trench groove.

なお、製造方法において、回転イオン注入の代わりに固
相拡散を用いてもよい。
In the manufacturing method, solid phase diffusion may be used instead of rotary ion implantation.

発明の効果 以上のように本発明は、単相駆動型のトレンチCCDとす
ることにより大きなダイナミックレンジ特性と、製造方
法が容易という特徴を兼ね備え、高性能と高集積化を実
現出来るものである。
EFFECTS OF THE INVENTION As described above, according to the present invention, a single-phase drive type trench CCD has a large dynamic range characteristic and an easy manufacturing method, and can achieve high performance and high integration.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)は本発明の第一の実施例における半導体装
置(CCD)の電荷転送方向の断面図、第1図(b)は本
発明の第一の実施例における半導体装置の電荷転送方向
のポテンシャル図、第1図(c),(d),(e)、
(f)は電荷転送方向に直角な断面図、第2図(a)は
本発明第二の実施例における半導体装置(固体撮増素
子)のレイアウト図、第2図(b)、(c)、(d)、
(e)、(f)は本発明の第二の実施例における半導体
装置の断面図、第3図(a)、(b)、(c)、
(d)、(e)、(f)、(g)、(h)は、本発明の
第一の実施例における半導体装置の製造過程図、第4図
(a)は、従来のトレンチCCDの概観図、第4図(b)
は、従来のトレンチCCDの転送方向の断面図、第4図
(c)、(d)、(e)は、従来のトレンチCCDの電荷
転送方向に直角な断面図、第5図(a)は、従来の単相
駆動CCDの電荷転送方向の断面図、第5図(b)は、従
来の単相駆動CCDのポテンシャル図である。 101……p型半導体、102……n1領域、103……n2領域、1
04……n3領域、105……n4領域、106……p+領域、107…
…絶縁膜、108……転送ゲート電極、201……p型半導
体、202……n1領域、203……n2領域、204……n3領域、2
05……n4領域、206……p+領域、207……絶縁膜、208…
…転送ゲート電極、209……フォトダイオードのn-
域、210……読みだしチャネルのp-領域、401……p型半
導体、402……電荷転送チャネルを構成するn-領域、403
……絶縁膜、404……第一の転送ゲート電極、405……第
二の転送ゲート電極、501……p型半導体、502……n1
域、503……n2領域、504……n3領域、505……n4領域、5
06……p+領域、507……絶縁膜、508……転送ゲート電
極。
1A is a sectional view of the semiconductor device (CCD) in the charge transfer direction in the first embodiment of the present invention, and FIG. 1B is a charge transfer of the semiconductor device in the first embodiment of the present invention. Direction potential diagram, FIG. 1 (c), (d), (e),
2F is a cross-sectional view perpendicular to the charge transfer direction, FIG. 2A is a layout diagram of a semiconductor device (solid-state image pickup device) according to the second embodiment of the present invention, and FIGS. 2B and 2C. , (D),
(E) and (f) are cross-sectional views of the semiconductor device according to the second embodiment of the present invention, and FIGS. 3 (a), (b), (c),
(D), (e), (f), (g) and (h) are manufacturing process diagrams of the semiconductor device in the first embodiment of the present invention, and FIG. 4 (a) is a conventional trench CCD. Overview, Fig. 4 (b)
Is a sectional view of the conventional trench CCD in the transfer direction, FIGS. 4 (c), (d), and (e) are sectional views perpendicular to the charge transfer direction of the conventional trench CCD, and FIG. 5 (a) is FIG. 5B is a potential diagram of the conventional single-phase driving CCD, and FIG. 5B is a potential diagram of the conventional single-phase driving CCD. 101 …… p-type semiconductor, 102 …… n 1 area, 103 …… n 2 area, 1
04 …… n 3 areas, 105 …… n 4 areas, 106 …… p + areas, 107…
... insulating film, 108 ...... transfer gate electrode, 201 ...... p-type semiconductor, 202 ...... n 1 regions, 203 ...... n 2 regions, 204 ...... n 3 regions, 2
05 …… n 4 area, 206 …… p + area, 207 …… insulating film, 208…
... transfer gate electrode, 209 ...... photodiode n - region 210 ...... read channel p - region, 401 ...... p-type semiconductor, constituting 402 ...... charge transfer channel n - region, 403
...... Insulating film, 404 ...... First transfer gate electrode, 405 ...... Second transfer gate electrode, 501 ...... P type semiconductor, 502 ...... n 1 area, 503 ...... n 2 area, 504 ...... n 3 areas, 505 …… n 4 areas, 5
06 …… p + region, 507 …… insulating film, 508 …… transfer gate electrode.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】第一導電型の第一の半導体領域と、前記第
一導電型の第一の半導体領域に形成された第一の方向に
長い凹形状のトレンチ溝と、前記トレンチ溝の側面及び
底面に形成された第二導電型の第一の半導体領域と、前
記第二導電型の第一の半導体領域の内部に前記第一の方
向に直角な方向に前記トレンチ溝に沿って形成された第
二導電型の第二の半導体領域と、前記第二導電型の第二
の半導体領域の前記第一の方向の側に形成された第一導
電型の第二の半導体領域と、前記第二導電型の第一の半
導体領域内部に前記第一導電型の第二の半導体領域に接
して前記第一の方向に直角な方向に形成された第二導電
型の第三と第四の半導体領域と、半導体表面に形成され
た絶縁膜と、前記絶縁膜を隔てて前記トレンチ溝に連続
して形成された転送ゲート電極を有することを特徴とす
る半導体装置。
1. A first semiconductor region of a first conductivity type, a trench groove formed in the first semiconductor region of the first conductivity type and having a long recess in a first direction, and a side surface of the trench groove. And a second semiconductor region of the first conductivity type formed on the bottom surface, and formed inside the first semiconductor region of the second conductivity type along the trench groove in a direction perpendicular to the first direction. A second semiconductor region of the second conductivity type, a second semiconductor region of the first conductivity type formed on the side of the second direction of the second semiconductor region of the second conductivity type, Second conductivity type third and fourth semiconductors formed inside the first conductivity type second semiconductor region in contact with the first conductivity type second semiconductor region in a direction perpendicular to the first direction. A region, an insulating film formed on the semiconductor surface, and a transfer film continuously formed in the trench groove with the insulating film interposed therebetween. Wherein a has a gate electrode.
【請求項2】第二導電型の第二の半導体領域と第三の半
導体領域が接し、前記第二導電型の第三の半導体領域と
第四の半導体領域が接することを特徴とする請求項1記
載の半導体装置。
2. The second semiconductor region of the second conductivity type and the third semiconductor region are in contact with each other, and the third semiconductor region of the second conductivity type and the fourth semiconductor region are in contact with each other. 1. The semiconductor device according to 1.
【請求項3】第一導電型の第一の半導体領域と、前記第
一導電型の第一の半導体領域に形成された第一の方向に
長い凹形状のトレンチ溝と、前記トレンチ溝の側面及び
底面に形成された第二導電型の第一の半導体領域と、前
記第二導電型の第一の半導体領域の内部に前記第一の方
向に直角な方向に前記トレンチ溝に沿って形成された第
二導電型の第二の半導体領域と、前記第二導電型の第二
の半導体領域の前記第一の方向の側に形成された第一導
電型の第二の半導体領域と、前記第二導電型の第一の半
導体領域内部に前記第一導電型の第二の半導体領域に接
して前記第一の方向に直角な方向に形成された第二導電
型の第三と第四の半導体領域と、前期第一導電型の第一
の半導体領域に形成された第二導電型の光電変換領域
と、前記第二導電型の光電変換領域と前記第二導電型の
第一の半導体領域との間に形成された第一導電型の第三
の半導体領域と、半導体表面に形成された絶縁膜と、前
記絶縁膜を隔てて前記トレンチ溝に連続して形成された
転送ゲート電極を有し、前期転送ゲート電極が前記第一
電導型の第三の半導体領域を被覆するように突き出して
形成され読みだしゲート電極を兼ねることを特徴とする
半導体装置。
3. A first semiconductor region of a first conductivity type, a trench groove formed in the first semiconductor region of the first conductivity type and having a concave shape elongated in a first direction, and a side surface of the trench groove. And a second semiconductor region of the first conductivity type formed on the bottom surface, and formed inside the first semiconductor region of the second conductivity type along the trench groove in a direction perpendicular to the first direction. A second semiconductor region of the second conductivity type, a second semiconductor region of the first conductivity type formed on the side of the second direction of the second semiconductor region of the second conductivity type, Second conductivity type third and fourth semiconductors formed inside the first conductivity type second semiconductor region in contact with the first conductivity type second semiconductor region in a direction perpendicular to the first direction. A region, a second-conductivity-type photoelectric conversion region formed in the first semiconductor region of the first-conductivity type, and the second-conductivity type A third semiconductor region of the first conductivity type formed between the photoelectric conversion region and the first semiconductor region of the second conductivity type, an insulating film formed on the semiconductor surface, and the insulating film separated from each other. It has a transfer gate electrode continuously formed in the trench groove, and the transfer gate electrode is formed so as to project so as to cover the third semiconductor region of the first conductivity type and also serves as a read gate electrode. Characteristic semiconductor device.
【請求項4】第一導電型の半導体基板に、第一の方向に
長い凹形状のトレンチ溝を形成する第一の工程と、前記
トレンチ溝の側面及び底面に第二導電型の第一の半導体
領域を形成する第二の工程と、前記第二導電型の第一の
半導体領域に前記第一の方向に直角な方向に前記トレン
チ溝に沿って第二導電型の第二の半導体領域を形成する
第三の工程と、第二導電型の第三の半導体領域を形成す
る第四の工程と、第二導伝型の第四の半導体領域を形成
する第五の工程と、前記第二導電型の第三の半導体領域
と第四の半導体領域の表面側に第一導電型の第二の半導
体領域を形成する第六の工程と、半導体表面に絶縁膜を
形成する第七の工程と、前記トレンチ溝に前記絶縁膜を
隔てて転送ゲート電極を形成する第八の工程を含むこと
を特徴とする半導体装置の製造方法。
4. A first step of forming a trench groove having a long concave shape in a first direction on a semiconductor substrate of a first conductivity type, and a first conductivity type first groove on a side surface and a bottom surface of the trench groove. A second step of forming a semiconductor region, a second semiconductor region of the second conductivity type along the trench groove in a direction perpendicular to the first direction in the first semiconductor region of the second conductivity type. A third step of forming, a fourth step of forming a third semiconductor region of a second conductivity type, a fifth step of forming a fourth semiconductor region of a second conductivity type, and the second step A sixth step of forming a second semiconductor region of the first conductivity type on the surface side of the third semiconductor region of the conductivity type and the fourth semiconductor region, and a seventh step of forming an insulating film on the semiconductor surface And an eighth step of forming a transfer gate electrode in the trench groove with the insulating film interposed therebetween. Manufacturing method of the device.
JP1047630A 1989-02-28 1989-02-28 Semiconductor device and manufacturing method thereof Expired - Fee Related JPH0779163B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1047630A JPH0779163B2 (en) 1989-02-28 1989-02-28 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1047630A JPH0779163B2 (en) 1989-02-28 1989-02-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH02226734A JPH02226734A (en) 1990-09-10
JPH0779163B2 true JPH0779163B2 (en) 1995-08-23

Family

ID=12780542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1047630A Expired - Fee Related JPH0779163B2 (en) 1989-02-28 1989-02-28 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0779163B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011506A (en) * 2001-08-03 2003-02-11 최태현 Charge coupled device having trench structured electrode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229752A (en) * 1978-05-16 1980-10-21 Texas Instruments Incorporated Virtual phase charge transfer device
JPH0714050B2 (en) * 1986-06-09 1995-02-15 富士写真フイルム株式会社 Charge transfer device

Also Published As

Publication number Publication date
JPH02226734A (en) 1990-09-10

Similar Documents

Publication Publication Date Title
US6023293A (en) Active type solid-state imaging device
JPH02164072A (en) Solid-state image sensing device, charge transfer device therefor, and manufacture thereof
US5289022A (en) CCD shift register having a plurality of storage regions and transfer regions therein
EP0174133B1 (en) A solid-state image sensor
JPH10135439A (en) Solid state imaging device and its manufacture
JPH0779163B2 (en) Semiconductor device and manufacturing method thereof
JP2964571B2 (en) Solid-state imaging device
JP2909158B2 (en) Charge coupled device
JP2812003B2 (en) Solid-state imaging device and driving method thereof
JP5030323B2 (en) Solid-state image sensor
JPH0714050B2 (en) Charge transfer device
JPS6312162A (en) Semiconductor device and manufacture thereof
JPS639968A (en) Element isolation of electrostatic induction transistor image sensor
JP2901328B2 (en) Solid-state imaging device
JP3176300B2 (en) Solid-state imaging device and manufacturing method thereof
US5406101A (en) Horizontal charge coupled device
JP2538024B2 (en) Semiconductor device and manufacturing method thereof
JP2897284B2 (en) Solid-state imaging device
JPH05190828A (en) Solid-state image-sensing element
JPH1197666A (en) Solid-state image-pickup device and manufacture thereof
CN115863373A (en) Image sensor with a light-emitting element
JP2713975B2 (en) Solid-state imaging device and method of manufacturing the same
JPH04207077A (en) Manufacture of solid-state image pickup element
JPH09223787A (en) Solid-state image pickup device and its manufacture
JPH0513470A (en) Charge coupled device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees