JPH0777443B2 - Television receiver - Google Patents
Television receiverInfo
- Publication number
- JPH0777443B2 JPH0777443B2 JP60017493A JP1749385A JPH0777443B2 JP H0777443 B2 JPH0777443 B2 JP H0777443B2 JP 60017493 A JP60017493 A JP 60017493A JP 1749385 A JP1749385 A JP 1749385A JP H0777443 B2 JPH0777443 B2 JP H0777443B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- frequency
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表示しようとする信号に応じて水平発振周
波数の切り換えを可能にしたテレビジヨン受像機に関す
る。Description: TECHNICAL FIELD The present invention relates to a television receiver capable of switching a horizontal oscillation frequency according to a signal to be displayed.
RGB入力端子付きのテレビジヨン受像機は、RGB信号（原
色映像信号）を供給するパーソナルコンピユータからの
水平同期信号の周波数が、テレビジヨン信号と同じ15.7
5kHzであれば、問題なくパーソナルコンピユータに接続
することができるが、パーソナルコンピユータの方は、
機種によつてモニタ出力に付随する水平同期信号の周波
数が、24.8kHzとされたものもあり、高解像度タイプの
ものほど、水平同期信号として周波数が高いものが用い
られる。A television receiver with an RGB input terminal has a horizontal sync signal frequency of 15.7, which is the same as that of the television signal, from the personal computer that supplies the RGB signal (primary color video signal).
If it is 5kHz, you can connect to the personal computer without problems, but if you are using a personal computer,
Depending on the model, the frequency of the horizontal sync signal that accompanies the monitor output may be 24.8 kHz, and the higher the resolution type, the higher the frequency of the horizontal sync signal used.
上記従来のテレビジヨン受像機は、ワードプロセツサと
しても使用することができるパーソナルコンピユータの
ように、高解像度を得るために、水平発振周波数を24.8
kHzのように高い周波数に設定してある機種を接続した
場合、画面に表示される文字が縦長になつてしまい、画
質の劣化が著しい、あるいは、テレビジョン受像機を通
電中に、周波数を切り換えるような場合には、最悪の場
合、水平出力トランジスタを破壊してしまう等の問題が
生ずる。The above-mentioned conventional television receiver has a horizontal oscillation frequency of 24.8 in order to obtain high resolution like a personal computer that can be used as a word processor.
If you connect a model with a high frequency setting such as kHz, the characters displayed on the screen will be vertically long and the image quality will be significantly degraded, or the frequency will be switched while the TV receiver is energized. In such a case, in the worst case, a problem such as destruction of the horizontal output transistor occurs.
この発明は、上記問題点を解決したものであり、水平発
振周波数が放送電波の水平同期信号と同周波数もしくは
それ以上の周波数に切り換えることができる水平偏向回
路と、切り換えられた水平同期信号に対応して垂直振幅
を切り換える垂直振幅切り換え回路と、外部接続機器か
ら供給される水平同期信号の周波数を自動的に判別する
周波数弁別回路と、その周波数が前記放送電波の水平同
期信号の周波数より大である場合に、前記水平偏向回路
の水平発振周波数を対応する周波数に切り換え、切り換
える瞬間には、水平駆動回路を中断させる機能を有する
切り換え手段とを具備し、前記切り換え手段は、前記周
波数弁別回路によって判別された判別出力信号のエッジ
を検出するエッジ検出回路と判別出力信号を遅延して素
子の切り換え信号とする遅延回路と前記エッジ検出回路
の出力から水平駆動回路を中断させるパルスを発生する
単安定マルチバイブレータから構成されることを要旨と
するものである。The present invention solves the above-mentioned problems, and supports a horizontal deflection circuit capable of switching the horizontal oscillation frequency to a frequency equal to or higher than the horizontal synchronization signal of broadcast radio waves, and to the switched horizontal synchronization signal. Vertical amplitude switching circuit for switching the vertical amplitude, and a frequency discriminating circuit for automatically determining the frequency of the horizontal synchronizing signal supplied from the externally connected device, and if the frequency is higher than the frequency of the horizontal synchronizing signal of the broadcast wave. In some cases, the horizontal oscillation frequency of the horizontal deflection circuit is switched to a corresponding frequency, and switching means having a function of interrupting the horizontal drive circuit at the moment of switching is provided, and the switching means is configured by the frequency discriminating circuit. An edge detection circuit that detects the edge of the discriminated discrimination output signal and a switching signal of the element by delaying the discrimination output signal It is an gist in that they are composed of monostable multivibrator for generating a pulse to interrupt the horizontal drive circuit from the output of the delay circuit and the edge detection circuit.
この発明は、外部接続機器から供給される水平同期信号
の周波数を判別し、その周波数が放送電波のそれと異な
る場合は、水平偏向回路の水平発振周波数が自動的に切
り換り、判別された周波数と同じ周波数で水平偏向が行
われる。The present invention discriminates the frequency of a horizontal synchronizing signal supplied from an externally connected device, and if the frequency is different from that of broadcast radio waves, the horizontal oscillation frequency of the horizontal deflection circuit is automatically switched and the discriminated frequency is determined. Horizontal deflection is performed at the same frequency as.
以下、この発明の実施例について、図面を参照して説明
する。図は、この発明のテレビジヨン受像機の一実施例
を示す概略回路構成図である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic circuit configuration diagram showing an embodiment of a television receiver of the present invention.
第１図中、テレビジヨン受像機１は、アンテナ２を経由
するテレビジヨン信号と、このテレビジヨン信号よりも
高周波の水平同期信号を必要とするパーソナルコンピユ
ータ３からのRGB信号を、随意映し出すことができるよ
う、水平偏向回路４を構成する水平発振回路５、水平駆
動回路６及び水平出力回路７内に、それぞれ水平発振周
波数の切り換え時に動作するスイツチS1,S2,S3及びS4が
設けてある。In FIG. 1, the television receiver 1 can optionally display a television signal via the antenna 2 and an RGB signal from the personal computer 3 which requires a horizontal synchronizing signal having a higher frequency than this television signal. In order to enable the horizontal deflection circuit 4, the horizontal oscillation circuit 5, the horizontal drive circuit 6 and the horizontal output circuit 7 are provided with switches S 1 , S 2 , S 3 and S 4 that operate when switching the horizontal oscillation frequency. There is.
水平発振回路５内のスイツチS1は、同期分離回路８が分
離した水平同期信号が供給される水平発振器（IC名；μ
PC1377C）９に外部接続した並列接続コンデンサC1とC2
の一方C1を開路又は閉路するためのものであり、後述す
る遅延回路31のハイレベルの出力により閉成する。水平
駆動回路６内のスイツチS2は、水平発振器９の水平発振
出力端子に抵抗R1を介してベース接続された水平駆動ト
ランジスタQ1のベースとアース間に設けてあり、後述す
る単安定マルチバイブレータ11の出力により閉成する。
なお、水平駆動トランジスタQ1のコレクタには、駆動ト
ランス12が接続してあり、この駆動トランス12の出力が
安定化コイル13を介して、水平出力回路７内の水平出力
トランジスタQ2のベースに印加される。The switch S 1 in the horizontal oscillation circuit 5 is a horizontal oscillator (IC name: μ) to which the horizontal synchronization signal separated by the synchronization separation circuit 8 is supplied.
PC1377C) 9 externally connected parallel-connected capacitors C 1 and C 2
One of the C 1 is opened or closed, and is closed by a high level output of a delay circuit 31 described later. The switch S 2 in the horizontal drive circuit 6 is provided between the base of the horizontal drive transistor Q 1 whose base is connected to the horizontal oscillation output terminal of the horizontal oscillator 9 via the resistor R 1 and the ground, and is a monostable multi-switch described later. It is closed by the output of the vibrator 11.
A drive transformer 12 is connected to the collector of the horizontal drive transistor Q 1 , and the output of the drive transformer 12 is supplied to the base of the horizontal output transistor Q 2 in the horizontal output circuit 7 via the stabilizing coil 13. Is applied.
水平出力回路７は、水平出力トランジスタQ2のコレクタ
に並列に、ダンパダイオードD1、直列接続共振コンデン
サC3とC4及び偏向コイルL1,S字補正用コンデンサCS、リ
ニヤコイルL2、ダミーコイルL3の直列接続回路を接続し
た構成であり、スイツチS3とS4は、それぞれ共振コンデ
ンサC3とダミーコイルL3の側路中に設けてある。スイツ
チS3は、スイツチS1同様遅延回路31のハイレベルの出力
により閉成し、スイツチS4は、遅延回路31に接続した反
転回路10のハイレベルの出力により閉成する。The horizontal output circuit 7 includes a damper diode D 1 , series connected resonance capacitors C 3 and C 4, a deflection coil L 1 , an S-shaped correction capacitor C S , a linear coil L 2 , and a dummy in parallel with the collector of the horizontal output transistor Q 2. The configuration is such that a series connection circuit of the coil L 3 is connected, and the switches S 3 and S 4 are provided in the side paths of the resonance capacitor C 3 and the dummy coil L 3 , respectively. The switch S 3 is closed by the high level output of the delay circuit 31 like the switch S 1 , and the switch S 4 is closed by the high level output of the inverting circuit 10 connected to the delay circuit 31.
垂直偏向回路14は、上記水平偏向回路４同様、垂直発振
回路15、垂直駆動回路16及び垂直出力回路17等からな
り、同期分離回路８が分離した垂直同期信号により動作
する。同期分離回路８の前段には、同期切り換え回路18
が設けてあり、アンテナ２、チユーナ回路19映像中間周
波数増幅回路20を通つたテレビジヨン信号に含まれる同
期信号もしくは、テレビジヨン受像機１に外部接続され
たパーソナルコンピユータ３からマトリクス回路21を介
して供給される同期信号の、いずれか一方を同期分離回
路８に供給する。この同期切り換え回路18を切り換える
ための信号は、テレビジヨン受像機１の操作パネル等に
設けたスイツチ22を閉成することにより得られる。Like the horizontal deflection circuit 4, the vertical deflection circuit 14 is composed of a vertical oscillation circuit 15, a vertical drive circuit 16, a vertical output circuit 17, etc., and operates by the vertical synchronization signal separated by the synchronization separation circuit 8. In front of the sync separation circuit 8, a sync switching circuit 18
Is provided, and the synchronizing signal included in the television signal transmitted through the antenna 2 and the tuner circuit 19 and the video intermediate frequency amplification circuit 20 or the personal computer 3 externally connected to the television receiver 1 through the matrix circuit 21. Either one of the supplied sync signals is supplied to the sync separation circuit 8. The signal for switching the synchronous switching circuit 18 is obtained by closing the switch 22 provided on the operation panel or the like of the television receiver 1.
ところで、マトリクス回路21は、パーソナルコンピユー
タ３から送られてくる垂直同期信号と水平同期信号を混
合するものであるが、この水平同期信号は、前記スイツ
チ22の閉成信号により導通する電界効果トランジスタQ3
を介して、周波数弁別回路23に供給される。周波数弁別
回路23は、電界効果トランジスタQ3の出力である水平同
期信号が、ノアゲートからなる反転回路24と一方の入力
端子が常時ハイレベルであるアンドゲート回路25を順次
介して、セツト入力端子に供給され、外部接続された時
定数回路26aの時定数を基準に入力である水平同期信号
を周波数弁別するフリツプフロツプ回路26を有してい
る。By the way, the matrix circuit 21 mixes the vertical synchronizing signal and the horizontal synchronizing signal sent from the personal computer 3, and the horizontal synchronizing signal is a field effect transistor Q which is turned on by the closing signal of the switch 22. 3
Is supplied to the frequency discriminating circuit 23 via. The frequency discriminating circuit 23 outputs the horizontal synchronizing signal output from the field effect transistor Q 3 to the set input terminal through the inverting circuit 24 composed of a NOR gate and the AND gate circuit 25 in which one input terminal is always high level. It has a flip-flop circuit 26 which discriminates the frequency of the horizontal synchronizing signal which is an input based on the time constant of the externally connected time constant circuit 26a.
フリツプフロツプ回路26の出力端子には、その出力
により切り換わり、抵抗R2とコンデンサC14からなる充
・放電回路27を動作させるスイツチングトランジスタQ4
が接続してあり、この充・放電回路27の出力が、ナンド
ゲートからなる反転回路28を介してエツジ検出回路29、
エツジ検出回路30及び遅延回路31に供給される。The output terminal of the flip-flop circuit 26 is switched by the output, and the switching transistor Q 4 for operating the charging / discharging circuit 27 including the resistor R 2 and the capacitor C 14
The output of the charging / discharging circuit 27 is connected to the edge detecting circuit 29 through an inverting circuit 28 formed of a NAND gate.
It is supplied to the edge detection circuit 30 and the delay circuit 31.
エツジ検出回路29は、反転回路28の出力を微分する微分
コンデンサC5を分流抵抗R3を介して整流用のダイオード
D2に接続した構成であり、エツジ検出回路30は、反転回
路28の出力を微分する微分コンデンサC6を、位相反転用
のトランジスタQ5を介して整流用のダイオードD3に接続
した構成とされている。これらの検出回路29,30の出力
は、ナンドゲートからなる反転回路32を介して単安定マ
ルチバイブレータ11に供給される。この単安定マルチバ
イブレータ11は、一対のナンドゲートの一方をトリガ回
路33とし他方を反転回路34としてたすき掛け接続したも
のであり、トリガ回路33の出力端子と反転回路34の入力
端子間に設けた微分回路11aの時定数が、保持時間に対
応する。The edge detection circuit 29 is a diode for rectifying a differential capacitor C 5 that differentiates the output of the inverting circuit 28 via a shunt resistor R 3.
A configuration connected to the D 2, edge detecting circuit 30, and a differentiating capacitor C 6 for differentiating the output of the inverting circuit 28, and connected to the diode D 3 for rectification via a transistor Q 5 for phase inverting configuration Has been done. The outputs of these detection circuits 29, 30 are supplied to the monostable multivibrator 11 via the inverting circuit 32 composed of a NAND gate. This monostable multivibrator 11 is one in which one of a pair of NAND gates is connected as a trigger circuit 33 and the other is connected as an inverting circuit 34, and a differential circuit provided between the output terminal of the trigger circuit 33 and the input terminal of the inverting circuit 34. The time constant of the circuit 11a corresponds to the holding time.
遅延回路31は、抵抗R4と積分コンデンサC7からなり、そ
の積分時定数が遅延時間に対応する。この遅延回路31の
出力は、スイツチS1とS3に供給され、さらにナンドゲー
トからなる反転回路10を介してスイツチS4と垂直振幅切
り換え回路35に供給される。The delay circuit 31 includes a resistor R 4 and an integrating capacitor C 7 , and the integration time constant corresponds to the delay time. The output of the delay circuit 31 is supplied to the switches S 1 and S 3 , and further to the switch S 4 and the vertical amplitude switching circuit 35 via the inverting circuit 10 composed of a NAND gate.
垂直振幅切り換え回路35は、垂直振幅切り換え信号を垂
直出力回路17に供給し、水平同期信号の周波数に応じて
垂直振幅を切り換える。The vertical amplitude switching circuit 35 supplies the vertical amplitude switching signal to the vertical output circuit 17, and switches the vertical amplitude according to the frequency of the horizontal synchronizing signal.
いま、テレビジヨン受像機１と同じ15.75kHzの水平同期
信号を用いるパーソナルコンピユータ３が、テレビジヨ
ン受像機１に接続された場合、スイツチ22を閉成したと
きに、周波数弁別回路23の出力はハイレベルとなる。こ
れは、15.75kHzの水平同期信号がそのまま周波数弁別回
路23内のフリツプフロツプ回路26の出力となるためで
あり、充・放電回路27の時定数との関係で、トランジス
タQ4のコレクタ出力がロウレベルとされる結果、反転回
路28によりハイレベルとされた信号が、周波数弁別回路
23の出力として、前縁検出回路29と後縁検出回路30及び
遅延回路31に供給される。Now, when the personal computer 3 that uses the same 15.75 kHz horizontal synchronizing signal as the television receiver 1 is connected to the television receiver 1, when the switch 22 is closed, the output of the frequency discrimination circuit 23 is high. It becomes a level. This is because the 15.75 kHz horizontal synchronizing signal is directly output to the flip-flop circuit 26 in the frequency discriminating circuit 23, and the collector output of the transistor Q 4 is low level in relation to the time constant of the charging / discharging circuit 27. As a result, the signal which is made high level by the inverting circuit 28 is
The output of 23 is supplied to the leading edge detection circuit 29, the trailing edge detection circuit 30, and the delay circuit 31.
この場合、遅延回路31の出力がハイレベルとなつたとき
に、スイツチS1,S3が閉成し、同時に反転回路10の出力
によりスイツチS4が閉成する。その結果、水平発振回路
５と水平出力回路７は、ともに15.75kHzの発振態様とさ
れる。In this case, when the output of the delay circuit 31 becomes high level, the switches S 1 and S 3 are closed, and at the same time, the output of the inverting circuit 10 closes the switch S 4 . As a result, both the horizontal oscillation circuit 5 and the horizontal output circuit 7 are set to the oscillation mode of 15.75 kHz.
これに対し、24.8kHzの水平同期信号を用いるパーソナ
ルコンピユータ３がテレビジヨン受像機１に接続された
場合、スイツチ22を閉成したときに、周波数弁別回路23
内のフリツプフロツプ回路26の出力は、ロウレベルと
なる。このため、反転回路28の出力もロウレベルとな
り、エツジ検出回路30のエツジ検出パルスが、反転回路
32を介して単安定マルチバイブレータ11をトリガする。
その結果、単安定マルチバイブレータ11の保持動作期間
中、スイツチS2が閉成して水平駆動回路６の駆動を中断
させる。On the other hand, when the personal computer 3 using the horizontal synchronizing signal of 24.8 kHz is connected to the television receiver 1, when the switch 22 is closed, the frequency discrimination circuit 23
The output of the flip-flop circuit 26 therein is at a low level. Therefore, the output of the inversion circuit 28 also becomes low level, and the edge detection pulse of the edge detection circuit 30 is changed to the inversion circuit.
Trigger monostable multivibrator 11 via 32.
As a result, during the holding operation period of the monostable multivibrator 11, the switch S 2 is closed to interrupt the driving of the horizontal drive circuit 6.
一方、遅延回路31のロウレベルの出力によりスイツチ
S1,S3が開成するとともに、反転回路10のハイレベルの
出力により、スイツチS4が閉成するため、水平発振回路
５と水平出力回路７は、ともに24.8kHz発振態様とされ
る。On the other hand, the low-level output of the delay circuit 31 causes the switch to switch.
Since S 1 and S 3 are opened and the switch S 4 is closed due to the high level output of the inverting circuit 10, both the horizontal oscillation circuit 5 and the horizontal output circuit 7 are in the 24.8 kHz oscillation mode.
なお、この場合、スイツチS1,S3,S4が切り換わり終えて
から、単安定マルチバイブレータ11の出力によりスイツ
チS2が開成するから、発振態様が定まらないうちに水平
駆動回路12が動作するようなことはない。このことは、
前述した15.75kHzの水平同期信号を用いるパーソナルコ
ンピユータ３を、テレビジヨン受像機１に接続した場合
も同様である。In this case, after the switches S 1 , S 3 , and S 4 have been switched, the switch S 2 is opened by the output of the monostable multivibrator 11, so that the horizontal drive circuit 12 operates before the oscillation mode is determined. There is nothing to do. This is
The same applies when the personal computer 3 using the 15.75 kHz horizontal synchronizing signal is connected to the television receiver 1.
このように、上記テレビジヨン受像機１は、外部接続さ
れたパーソナルコンピユータ３等の機器から供給される
水平同期信号の周波数を周波数弁別回路23により弁別
し、その周波数が放送電波のそれと異なる場合は、水平
偏向回路４の水平発振周波数が、自動的に検出した水平
同期信号と同じ周波数に切り換わり、切り換える瞬間に
は、水平偏向回路に不具合が起きないよう、水平駆動回
路を中断させる機能を有するよう構成したから、解像度
を高めるため水平同期信号の周波数が放送電波のそれよ
りも高周波に設定されたパーソナルコンピユータ３等を
接続することができ、パーソナルコンピユータ３から出
力される文字信号も、縦長に間延びさせることなく、専
用のデイスプレイ装置に表示した場合と、同じ大きさで
鮮明に表示することができ、また、周波数切り換え時に
発振周波数が一時的に不安定になった場合においても、
水平出力回路には、悪影響を及ぼすことはなく、安定し
た切り換え動作が行える。As described above, the television receiver 1 discriminates the frequency of the horizontal synchronizing signal supplied from the externally connected device such as the personal computer 3 by the frequency discriminating circuit 23, and when the frequency is different from that of the broadcast radio wave. The horizontal deflection frequency of the horizontal deflection circuit 4 is switched to the same frequency as the automatically detected horizontal synchronization signal, and at the moment of switching, the horizontal drive circuit has a function of interrupting the horizontal drive circuit so that no trouble occurs in the horizontal deflection circuit. With this configuration, it is possible to connect a personal computer 3 or the like in which the frequency of the horizontal synchronizing signal is set to a higher frequency than that of broadcast radio waves in order to increase the resolution, and the character signal output from the personal computer 3 is also vertically long. Display the same size and sharply as when displayed on a dedicated display device without stretching. Can also, even when the oscillation frequency becomes temporarily unstable at the time of frequency switching,
The horizontal output circuit is not adversely affected and stable switching operation can be performed.
以上説明したように、この発明によれば、外部接続機器
から供給される水平同期信号の周波数を判別し、その周
波数が放送電波のそれと異なる場合は、水平偏向回路の
水平発振周波数が、自動的に検出した水平同期信号と同
じ周波数に切り換わるよう構成したから、解像度を高め
るため水平同期信号の周波数が放送電波のそれよりも高
周波に設定されたパーソナルコンピユータ等を接続する
ことができ、パーソナルコンピユータから出力される文
字信号も、縦長に間延びさせることなく、専用のデイス
プレイ装置に表示した場合と、同じ大きさで鮮明に表示
することができ、また、周波数切り換え時に発振周波数
が一時的に不安定になった場合においても、水平出力回
路には、悪影響を及ぼすことはなく、安定した切り換え
動作が行える等の優れた効果を奏する。As described above, according to the present invention, the frequency of the horizontal synchronizing signal supplied from the externally connected device is determined, and if the frequency is different from that of the broadcast radio wave, the horizontal oscillation frequency of the horizontal deflection circuit is automatically determined. Since it is configured to switch to the same frequency as the horizontal sync signal detected in step 1, it is possible to connect a personal computer, etc. in which the frequency of the horizontal sync signal is set to a higher frequency than that of broadcast radio waves in order to increase the resolution. The character signal output from the device can be displayed clearly in the same size as when it is displayed on a dedicated display device without extending vertically, and the oscillation frequency is temporarily unstable when the frequency is switched. In this case, the horizontal output circuit is not adversely affected and stable switching operation can be performed. Achieve the effect.
図は、この発明のテレビジヨン受像機の一実施例を示す
概略回路構成図である。 １……テレビジヨン受像機、３……パーソナルコンピユ
ータ、４……水平偏向回路、11……単安定マルチバイブ
レータ、23……周波数弁別回路、29,30……エツジ検出
回路、31……遅延回路、S1,S2,S3,S4……スイツチ。FIG. 1 is a schematic circuit configuration diagram showing an embodiment of a television receiver of the present invention. 1 ... Television receiver, 3 ... Personal computer, 4 ... Horizontal deflection circuit, 11 ... Monostable multivibrator, 23 ... Frequency discrimination circuit, 29, 30 ... Edge detection circuit, 31 ... Delay circuit , S 1 , S 2 , S 3 , S 4 ...... Switch.
Claims (1)
と同周波数もしくはそれ以上の周波数に切り換えること
ができる水平偏向回路と、切り換えられた水平同期信号
に対応して垂直振幅を切り換える垂直振幅切り換え回路
と、外部接続機器から供給される水平同期信号の周波数
を自動的に判別する周波数弁別回路と、その周波数が前
記放送電波の水平同期信号の周波数より大である場合
に、前記水平偏向回路の水平発振周波数を対応する周波
数に切り換え、切り換える瞬間には、水平駆動回路を中
断させる機能を有する切り換え手段とを具備し、前記切
り換え手段は、前記周波数弁別回路によって判別された
判別出力信号のエッジを検出するエッジ検出回路と判別
出力信号を遅延して素子の切り換え信号とする遅延回路
と前記エッジ検出回路の出力から水平駆動回路を中断さ
せるパルスを発生する単安定マルチバイブレータから構
成されることを特徴とするテレビジョン受像機。1. A horizontal deflection circuit capable of switching a horizontal oscillation frequency to a frequency equal to or higher than that of a horizontal synchronizing signal of broadcast radio wave, and a vertical amplitude switching for switching a vertical amplitude corresponding to the switched horizontal synchronizing signal. A circuit, a frequency discriminating circuit for automatically discriminating the frequency of a horizontal synchronizing signal supplied from an externally connected device, and a horizontal deflection circuit of the horizontal deflection circuit when the frequency is higher than the frequency of the horizontal synchronizing signal of the broadcast radio wave. The horizontal oscillation frequency is switched to a corresponding frequency, and switching means having a function of interrupting the horizontal drive circuit at the moment of switching is provided, and the switching means changes the edge of the discrimination output signal discriminated by the frequency discrimination circuit. An edge detection circuit for detecting and a delay circuit for delaying the discrimination output signal to be a switching signal of the element and the edge detection circuit. Television receiver, characterized in that it is composed of monostable multivibrator from the output generates a pulse to interrupt the horizontal drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60017493A JPH0777443B2 (en) | 1985-01-31 | 1985-01-31 | Television receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60017493A JPH0777443B2 (en) | 1985-01-31 | 1985-01-31 | Television receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61177070A JPS61177070A (en) | 1986-08-08 |
| JPH0777443B2 true JPH0777443B2 (en) | 1995-08-16 |
Family
ID=11945525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60017493A Expired - Lifetime JPH0777443B2 (en) | 1985-01-31 | 1985-01-31 | Television receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777443B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750822A1 (en) * | 1996-07-03 | 1998-01-09 | Philips Electronics Nv | METHOD FOR DISPLAYING A VGA IMAGE ON A TELEVISION |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58561U (en) * | 1981-06-26 | 1983-01-05 | 株式会社日立製作所 | horizontal oscillation circuit |
-
1985
- 1985-01-31 JP JP60017493A patent/JPH0777443B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61177070A (en) | 1986-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54105920A (en) | Picture display device | |
| KR830008597A (en) | Television receiver | |
| JPH0777443B2 (en) | Television receiver | |
| US4524387A (en) | Synchronization input for television receiver on-screen alphanumeric display | |
| US5121206A (en) | Clock signal generator for video signal capable of generating a stable clock signal | |
| EP0487072A2 (en) | Vertical deflection signal generator | |
| JPS62122471A (en) | Mode display device for portable color television receiver | |
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JP2725851B2 (en) | Video display device | |
| JPS6231278A (en) | Liquid crystal display | |
| JPH0728782Y2 (en) | Television receiver | |
| JPH048699Y2 (en) | ||
| JPH0724428B2 (en) | Chroma circuit | |
| JPH0260193B2 (en) | ||
| KR950007469A (en) | Image stabilization device | |
| JPH06165032A (en) | Video signal switching device | |
| JPH0630295A (en) | Synchronizing circuit for video signal | |
| JPH082085B2 (en) | Synchronization detection device | |
| JPS6134315B2 (en) | ||
| KR960039889A (en) | On Screen Display Stabilization Circuit | |
| JPH0620248B2 (en) | Vertical sync signal presence detection circuit | |
| KR920014264A (en) | Visitor confirmation device by TV receiver | |
| JPS6253110B2 (en) | ||
| JPH04192970A (en) | Video signal processor | |
| JPH04332277A (en) | Television receiver |