JP2725851B2 - Video display device - Google Patents
Video display deviceInfo
- Publication number
- JP2725851B2 JP2725851B2 JP1213958A JP21395889A JP2725851B2 JP 2725851 B2 JP2725851 B2 JP 2725851B2 JP 1213958 A JP1213958 A JP 1213958A JP 21395889 A JP21395889 A JP 21395889A JP 2725851 B2 JP2725851 B2 JP 2725851B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- synchronization
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、垂直帰線消去期間にコピー防止信号が多重
されたビデオテープの映像信号を画面再生する映像表示
装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video display device for reproducing a video signal of a video tape on which a copy protection signal is multiplexed during a vertical blanking period.
従来、とくにビデオカセットのダビング記録を防止す
るため、映像信号の垂直帰線消去期間に、等価パルス及
び垂直，水平同期パルス等の正規の同期パルス間隔0.5
又は1H（Ｈは水平走査期間）より十分短い微小パルス間
隔のパルス列信号をコピー防止信号として多重すること
が提案されている。Conventionally, in order to prevent dubbing recording of a video cassette, in particular, during a vertical blanking period of a video signal, a regular synchronization pulse interval of 0.5 such as an equivalent pulse and a vertical and horizontal synchronization pulse is used.
Alternatively, it has been proposed to multiplex pulse train signals at minute pulse intervals sufficiently shorter than 1H (H is a horizontal scanning period) as copy protection signals.
このコピー防止信号が多重されたNTSC方式の映像信号
は、同期分離して得られる負極同期信号（コンポジツト
信号）の垂直帰線消去期間の波形が、コピー防止信号と
しての負極性の前記パルス列信号の多重によつてほぼ第
３図（ａ）に示すようになる。In the NTSC video signal in which the copy protection signal is multiplexed, the waveform of the negative synchronizing signal (composite signal) obtained by synchronizing and separating the signal during the vertical blanking period is the negative polarity pulse train signal as the copy protection signal. FIG. 3 (a) shows the result of the multiplexing.
同図（ａ）の場合、コピー防止信号としてのパルス列
信号は、垂直帰線消去期間Taの後側の8Hの多重期間Tb
に、水平同期パルス後縁から長さτ（τ＜1H）ずつ多重
されるとともに、消去期間Taの最初の等価パルス期間の
1Hにも多重される。In the case of FIG. 7A, the pulse train signal as the copy protection signal is the multiplex period Tb of 8H on the rear side of the vertical blanking period Ta.
Are multiplexed by the length τ (τ <1H) from the trailing edge of the horizontal synchronization pulse, and the first equivalent pulse period of the erasing period Ta is
Multiplexed to 1H.
そして、前記のダビング記録の防止は、記録側のビデ
オテープレコーダにコピー防止信号の検出によつて記録
禁止に自己ラツクする制御機構を設けて行われる。Prevention of the dubbing recording is performed by providing a control mechanism in the video tape recorder on the recording side for self-tracking to recording prohibition by detecting a copy prevention signal.
一方、コピー防止信号が多重された映像信号の画面再
生は、従来、CRT,液晶パネル等を有するテレビジョン受
像機及び例えば特開昭61−150487号公報（H04N 9/31）
に記載の液晶ビデオプロジェクタ等の映像表示装置によ
り、コピー防止信号の多重されていない通常の映像信号
と同様、その同期信号の表示制御に基いて行われる。On the other hand, screen reproduction of a video signal in which a copy protection signal is multiplexed is conventionally performed by a television receiver having a CRT, a liquid crystal panel, and the like, for example, Japanese Patent Application Laid-Open No. 61-150487 (H04N 9/31).
The display is performed based on the display control of the synchronizing signal as in the case of the normal video signal in which the copy protection signal is not multiplexed by the video display device such as the liquid crystal video projector described in (1).
前記従来の映像表示装置の場合、コピー防止信号が多
重された映像信号の画面再生時には、コピー防止信号に
よつて毎フイールドの同期がその始端で乱れる問題点が
ある。In the case of the conventional video display device, when a video signal on which a copy protection signal is multiplexed is reproduced on a screen, there is a problem that the synchronization of each field is disturbed at the start end by the copy protection signal.
そして、液晶パネルを用いた装置においては、いわゆ
るフルスキヤン表示に基き、毎フイールドの表示初期
に、同期乱れに基く再生画面の乱れが必ず発生する。In a device using a liquid crystal panel, a reproduced screen is disturbed due to synchronization disturbance at the beginning of each field display based on so-called full scan display.
この再生画面の乱れは、とくに大画面表示を行う液晶
ビデオプロジエクタで目立ち、プロジエクタの表示性能
が低下する。This disorder of the playback screen is particularly noticeable in a liquid crystal video projector that displays a large screen, and the display performance of the projector deteriorates.
また、CRT等を用いたダブルスキヤン表示で画面再生
を行う装置においても、フルスキヤン表示よりは目立た
ないが、再生画面の乱れが発生する。Also, in a device that reproduces a screen by a double scan display using a CRT or the like, the reproduction screen is disturbed, though less noticeable than a full scan display.
さらに、通常再生時だけでなく、早送りや巻戻しの状
態で再生する特殊再生時にもコピー防止信号による再生
画面の乱れを防止する必要がある。Furthermore, it is necessary to prevent the reproduction screen from being disturbed by the copy protection signal not only during normal reproduction but also during special reproduction in which reproduction is performed in a fast-forward or rewind state.
本発明は、この種コピー防止信号が多重されたビデオ
テープの映像信号の画面再生時に、コピー防止信号に基
く同期乱れを確実に防止して再生画面の乱れを防止する
ことを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to surely prevent a synchronization disturbance based on a copy protection signal from occurring during a screen reproduction of a video signal of a video tape on which such a copy protection signal is multiplexed, thereby preventing a reproduction screen from being disturbed.
前記目的を達成するために、本発明の映像表示装置に
おいては、微小時定数に設定され，ビデオテープの再生
映像信号から同期分離された同期信号による充放電をく
り返し，コピー防止信号としてのパルス列信号に基く出
力がしきい値より小さくなる充放電手段と、 充放電手段の出力をしきい値を基準にして矩形波に整
形する波形整形手段と、 同期信号，波形整形手段の出力に基くセツト，リセツ
トによりパルス列信号のマスク信号を形成するマスク信
号形成手段と、 同期信号とマスク信号とをゲート処理し，同期信号に
多重されたパルス列信号を除去するマスクゲート手段と
を備える。In order to achieve the above object, in a video display device according to the present invention, a charge / discharge is repeated by a synchronization signal which is set to a minute time constant and is synchronously separated from a reproduced video signal of a video tape, and a pulse train signal as a copy protection signal is provided. Charging / discharging means whose output is smaller than a threshold value; waveform shaping means for shaping the output of the charging / discharging means into a rectangular wave with reference to the threshold value; Mask signal forming means for forming a mask signal of the pulse train signal by resetting, and mask gate means for performing gate processing on the synchronization signal and the mask signal and removing the pulse train signal multiplexed on the synchronization signal.
前記のように構成された本発明の映像表示装置の場
合、ビデオテープの再生映像信号を同期分離して得られ
た同期信号により充放電手段が充放電をくり返し、この
とき、コピー防止信号としてのパルス列信号の間は、瞬
時的な充放電のくり返しにより充放電出力がしきい値よ
り小さくなる。In the case of the video display device of the present invention configured as described above, the charging / discharging means repeats charging / discharging by the synchronization signal obtained by synchronizing and separating the reproduced video signal of the video tape. During the pulse train signal, the charging / discharging output becomes smaller than the threshold value due to the instantaneous repetition of charging / discharging.
そして、この充放電手段の出力は波形整形手段により
しきい値を基準にして波形整形され、この波形整形によ
り前記パルス列信号の部分の信号幅がこのパルス列信号
の長さに即して変化する矩形波パルス状の整形出力が形
成される。The output of the charging / discharging means is shaped by a waveform shaping means based on a threshold, and the waveform shaping causes the signal width of the pulse train signal to change in accordance with the length of the pulse train signal. A wave pulse shaped output is formed.
さらに、同期信号，波形整形手段の出力に基くセツ
ト，リセツトにより、マスク信号形成手段が正規の同期
パルスの後縁から前記パルス列信号の各多重区間の終端
までの幅のマスク信号を形成する。Further, the mask signal forming means forms a mask signal having a width from the trailing edge of the normal synchronizing pulse to the end of each multiplex section of the pulse train signal by setting and resetting based on the output of the synchronizing signal and the waveform shaping means.
そして、マスクゲート手段により同期信号とマスク信
号とをゲート処理して前記パルス列信号が除去され、本
来の同期信号が抽出される。Then, the synchronization signal and the mask signal are gated by the mask gate means to remove the pulse train signal, and the original synchronization signal is extracted.
このとき、マスク信号の信号幅が実際に多重されてい
るコピー防止信号としての前記パルス列信号の長さに即
して変化するとともに、その前縁が同期信号の本来の同
期パルスの後縁によつて規制されるため、通常再生時は
勿論、早送りや巻戻しの状態で再生する特殊再生時にお
いても、同期信号からコピー防止信号が正確にマスクし
て除去され、コピー防止信号による同期の乱れが確実に
防止されて再生画面の乱れが防止される。At this time, the signal width of the mask signal changes according to the length of the pulse train signal as the copy protection signal that is actually multiplexed, and the leading edge of the mask signal is caused by the trailing edge of the original synchronization pulse of the synchronization signal. Therefore, the copy protection signal is accurately masked and removed from the synchronization signal during normal playback as well as during special playback in which playback is performed in a fast-forward or rewind state, and synchronization disturbance due to the copy protection signal is prevented. As a result, the reproduced image is prevented from being disturbed.
１実施例について、第１図以下の図面を参照して説明
する。One embodiment will be described with reference to FIGS.
第２図は受像機能付きのカラー液晶ビデオプロジエク
タに適用した場合の全体構成を示し、同図において、
（１）はアンテナ、（２）はチユーナ、（３）は外部ビ
デオ入力端子、（４）は表示選択スイツチ、（５）は映
像検波回路、（６）は音声検波回路、（７）は音声出力
回路、（８）はスピーカである。FIG. 2 shows the overall configuration when applied to a color liquid crystal video projector with an image receiving function.
(1) is an antenna, (2) is a tuner, (3) is an external video input terminal, (4) is a display selection switch, (5) is a video detection circuit, (6) is an audio detection circuit, and (7) is audio. The output circuit, (8) is a speaker.
（９）は映像処理回路、（10）は同期分離回路、（1
1）はコピー防止信号を除去する不要信号除去回路、（1
2）は表示タイミング制御回路であり、位相検波器（12
a），電圧制御発振器（12b），カウンタ（12c）及び出
力ゲート回路（12d）からなる。(9) is a video processing circuit, (10) is a sync separation circuit, (1)
1) is an unnecessary signal removal circuit that removes the copy protection signal, and (1)
2) is a display timing control circuit, and a phase detector (12
a), a voltage controlled oscillator (12b), a counter (12c), and an output gate circuit (12d).
（13r），（13g），（13b）は３原色R,G,B用の透過型
液晶パネル（14r），（14g），（14b）はシフトレジス
タからなる液晶パネル（13r），（13g），（13b）の水
平駆動回路（Ｘドライバ）、（15r），（15g），（15
b）は液晶パネル（13r），（13g），（13b）の垂直駆動
回路（Ｙドライバ）である。(13r), (13g) and (13b) are transmissive liquid crystal panels for the three primary colors R, G and B (14r), (14g) and (14b) are liquid crystal panels (13r) and (13g) composed of shift registers , (13b) horizontal drive circuit (X driver), (15r), (15g), (15
b) is a vertical drive circuit (Y driver) for the liquid crystal panels (13r), (13g), and (13b).
また、不要信号除去回路（11）を示した第１図におい
て、（R1），（C1）は積分用の抵抗，コンデンサ、（11
a）はゲート信号形成用のＤ入力型フリツプフロツプ
（以下フリツプフロツプをFFという）、（11b）は同期
分離回路（10）の出力信号が抵抗（R2）を介してベース
に供給される反転バツフア用のトランジスタである。In FIG. 1 showing the unnecessary signal elimination circuit (11), (R1) and (C1) are resistors and capacitors for integration, and (11)
a) is a D-input type flip-flop for forming a gate signal (hereinafter, flip-flop is referred to as FF), and 11b is an inverting buffer for supplying an output signal of a sync separation circuit (10) to a base via a resistor (R2). It is a transistor.
（R3），（C2）は電源端子（＋Ｂ），アース間に直列
接続された充放電回路用の抵抗，コンデンサであり充放
電手段を形成する。，（11c）は抵抗（R3），コンデン
サ（C2）の接続点の信号の整形用のナンドゲートであ
り、波形整形手段を形成する。(R3) and (C2) are a resistor and a capacitor for a charge / discharge circuit connected in series between the power supply terminal (+ B) and the ground, and form charge / discharge means. , (11c) are NAND gates for shaping the signal at the connection point of the resistor (R3) and the capacitor (C2), and form a waveform shaping means.
（R4），（C3）はナンドゲート（11c）の出力信号の
立下りを検出する微分用の抵抗，コンデンサ、（11d）
はインバータ、（R5），（C4）はインバータ（11d）の
出力信号の立下りを検出する微分用の抵抗，コンデンサ
である。(R4) and (C3) are differential resistors and capacitors for detecting the fall of the output signal of the NAND gate (11c), (11d)
Is an inverter, and (R5) and (C4) are differential resistors and capacitors for detecting the fall of the output signal of the inverter (11d).
（11e）はRS型FF、（11f）はマスク信号形成用のナン
ドゲート、（11g）はインバータ（11d）とともにマスク
ゲート手段を形成するナンドゲートである。(11e) is an RS-type FF, (11f) is a NAND gate for forming a mask signal, and (11g) is a NAND gate forming a mask gate means together with the inverter (11d).
なお、第１図のFF（11a），（11e），ナンドゲート
（11f）及び抵抗（R1），（R4），（R5），コンデンサ
（C1），（C3），（C4）がマスク信号形成手段を構成す
る。The FFs (11a), (11e), NAND gate (11f), resistors (R1), (R4), (R5), capacitors (C1), (C3), and (C4) in FIG. Is configured.
そして、コピー防止信号が多重されたビデオカセツト
の再生映像信号を画面再生する場合、第２図の表示選択
スイツチ（４）が外部ビデオ入力端子（３）に切換えら
れ、この入力端子（３）に供給されたビデオカセツトの
再生映像信号が、表示選択スイツチ（４）を介して映像
検波回路（５）に入力される。When the reproduced video signal of the video cassette on which the copy protection signal is multiplexed is reproduced on the screen, the display selection switch (4) shown in FIG. 2 is switched to the external video input terminal (3), and the input terminal (3) is switched to the external video input terminal (3). The supplied reproduced video signal of the video cassette is input to the video detection circuit (5) via the display selection switch (4).
さらに、映像検波回路（５）を介した再生映像信号
は、音声検波回路（６），映像処理回路（９），同期分
離回路（11）に供給される。Further, the reproduced video signal via the video detection circuit (5) is supplied to an audio detection circuit (6), a video processing circuit (9), and a synchronization separation circuit (11).
そして、音声検波回路（６）の検波音声信号が音声出
力回路（７）を介してスピーカ（８）に供給され、スピ
ーカ（８）から再生音声が出力される。Then, the detected sound signal of the sound detection circuit (6) is supplied to the speaker (8) via the sound output circuit (7), and reproduced sound is output from the speaker (8).
また、映像処理回路（９）の輝度／色分離，マトリク
ス処理等に基き、前記再生映像信号がR,G,Bの３原色信
号に変換され、この３原色信号が表示信号として水平駆
動回路（14r），（14g），（14b）に供給される。The reproduced video signal is converted into three primary color signals of R, G, and B based on luminance / color separation, matrix processing, and the like of the video processing circuit (9), and the three primary color signals are used as display signals in a horizontal drive circuit ( 14r), (14g) and (14b).
さらに、同期分離回路（10）は前記再生映像信号を同
期分離し、第３図（ａ）の同期信号Siを不要信号除去回
路（11）に供給する。Further, the synchronization separation circuit (10) separates the reproduction video signal into synchronization and supplies the synchronization signal Si of FIG. 3 (a) to the unnecessary signal removal circuit (11).
このとき、不要信号除去回路（11）においては、同期
信号SiがFF（11a）のクロツク端子（▲▼）及びイ
ンバータ（11d）に供給されるとともに抵抗（R2）を介
してトランジスタ（11b）のベースに供給され、FF（11
a）が同期信号Siの立下りエツジでデータ端子（ｄ）の
レベルをラツチし、トランジスタ（11b）が同期信号Si
の立下りエツジ，立上りエツジでオン，オフする。At this time, in the unnecessary signal removing circuit (11), the synchronizing signal Si is supplied to the clock terminal (）) of the FF (11a) and the inverter (11d), and the transistor (11b) is connected via the resistor (R2). Supplied to the base, FF (11
a) latches the level of the data terminal (d) at the falling edge of the synchronization signal Si, and the transistor (11b) switches the synchronization signal Si.
It is turned on and off at the falling edge and rising edge of.
また、表示タイミング制御回路（12）の出力ゲート回
路（12d）から抵抗（R1），コンデンサ（C1）の積分回
路に、第３図（ｂ）に示す垂直帰線消去期間Taより少し
短いほぼ15Hの期間Tcの垂直ブランキングパルスSvが供
給される。In addition, the output gate circuit (12d) of the display timing control circuit (12) is connected to the integrating circuit of the resistor (R1) and the capacitor (C1) by approximately 15H which is slightly shorter than the vertical blanking period Ta shown in FIG. 3 (b). , The vertical blanking pulse Sv in the period Tc is supplied.
そして、抵抗（R1），コンデンサ（C1）の積分によ
り、垂直ブランキングパルスSvはコピー防止信号として
のパルス列信号の多重期間Tbを含むように2H程度遅れ方
向にずれてFF（11a）のデータ端子（ｄ）に供給され
る。Then, due to the integration of the resistor (R1) and the capacitor (C1), the vertical blanking pulse Sv is shifted in the delay direction by about 2H so as to include the multiplex period Tb of the pulse train signal as the copy protection signal, and the data terminal of the FF (11a) is shifted. (D).
そのため、FF（11a）のＱ出力端子（ｑ）からナンド
ゲート（11c），（11g）に、第３図（ｃ）に示すように
ほぼ垂直同期パルス期間直後から15Hの多重期間Tbを含
む前記パルス列信号の除去期間TdのゲートパルスS1が出
力される。Therefore, as shown in FIG. 3 (c), the pulse train including the multiplex period Tb of 15H from immediately after the vertical synchronizing pulse period is applied to the NAND gates (11c) and (11g) from the Q output terminal (q) of the FF (11a). gate pulse S 1 of removal period Td signal is output.
また、同期信号Siに基くトランジスタ（11b）のスイ
ツチングにより、コンデンサ（C2）は同期信号Siの立下
りで瞬時に放電するとともにその立上りで充電される。Further, by switching the transistor (11b) based on the synchronization signal Si, the capacitor (C2) is instantaneously discharged at the falling edge of the synchronization signal Si and charged at the rising edge.
このとき、抵抗（R3），コンデンサ（C2）の時定数が
微小値に設定され、この設定に基き、抵抗（R3），コン
デンサ（C2）の接続点の充放電信号S2は第３図（ｄ）に
示すように、コピー防止信号としてのパルス列信号によ
り瞬時の充放電がくり返され、このくり返しによつては
ナンドゲート（11c）のしきい値レベルVrに達しない信
号になる。In this case, the resistor (R3), the time constant of the capacitor (C2) is set to a minute value, based on this setting, the resistance (R3), the charge and discharge signal S 2 and the third view of a connection point of the capacitor (C2) ( As shown in d), instantaneous charge / discharge is repeated by the pulse train signal as the copy protection signal, and the repetition results in a signal that does not reach the threshold level Vr of the NAND gate (11c).
そして、充放電信号S2が供給されるナンドゲート（11
c）の出力信号S3は第３図（ｅ）の実線に示すように、
除去期間Tdにのみ充放電信号S2をしきい値レベルVrで整
形して反転した信号になり、除去期間Td以外にハイレベ
ルにロツクされる。Then, charging and discharging NAND gate signal S 2 is supplied (11
The output signal S 3 of c), as shown in solid line in FIG. 3 (e),
Only the discharge signal S 2 is shaped by the threshold level Vr to removal period Td becomes inverted signal is locking to a high level in addition to removal period Td.
このとき、多重期間Tbにおいては第３図（ｅ）の破線
の多重されていない場合に比し、出力信号S3の立下りが
ほぼ前記パルス列信号の長さτだけ遅れ、このパルス列
信号の長さに即して信号幅が変化する。At this time, in the overlapping period Tb compared with a case that is not multiplexed in the dashed line in FIG. 3 (e), falling only substantially the length of the pulse train signal τ of the output signal S 3 delays, length of the pulse train signal The signal width changes accordingly.
さらに、ナンドゲート（11c）の出力信号S3の立下り
が抵抗（R4），コンデンサ（C3）の微分で検出され、出
力信号S3の立下りに同期した抵抗（R4），コンデンサ
（C3）の接続点の信号の立下りにより、FF（11e）のリ
セツト端子（）がローレベルに反転してFF（11e）が
リセツトされる。Further, the NAND gate fall resistance of the output signal S 3 of (11c) (R4), is detected by the differential capacitor (C3), synchronized with the resistance to the falling of the output signal S 3 (R4), the capacitor (C3) Due to the fall of the signal at the connection point, the reset terminal () of the FF (11e) is inverted to low level, and the FF (11e) is reset.
また、同期信号Siを反転したインバータ（11d）の出
力信号の立下りが抵抗（R5），コンデンサ（C4）の微分
で検出され、同期信号Siの立上りに同期した抵抗（R
5），コンデンサ（C4）の接続点の信号の立下りによ
り、FF（11e）のセツト端子（）がローレベルに反転
してFF（11e）がセツトされる。In addition, the falling of the output signal of the inverter (11d), which has inverted the synchronization signal Si, is detected by the differentiation of the resistor (R5) and the capacitor (C4), and the resistance (R
5) When the signal at the connection point of the capacitor (C4) falls, the set terminal () of the FF (11e) is inverted to a low level, and the FF (11e) is set.
そのため、FF（11e）のＱ出力端子（ｑ）の出力信号S
4は第３図（ｆ）の実線に示すように、除去期間Tdに同
期信号Siの同期パルス後縁の立上り，出力信号S3の立下
りに同期して変化し、除去期間Td以外にハイレベルにロ
ツクされる。Therefore, the output signal S of the Q output terminal (q) of the FF (11e)
4, as shown in solid line in FIG. 3 (f), the rise of the sync pulse trailing edge of the synchronization signal Si removal period Td, synchronously changed to the falling of the output signal S 3, high in addition to removal period Td Locked to the level.
そして、出力信号S4がナンドゲート（11f）に供給さ
れ、このゲート（11f）により、ゲート信号S1に基いて
除去期間Tdの出力信号S4が反転して抽出され、第３図
（ｇ）の実線に示すマスク信号S5が形成される。Then, the output signal S 4 is supplied to the NAND gate (11f), this gate (11f), the output signal S 4 of the removal period Td on the basis of the gate signals S 1 are extracted inverted, FIG. 3 (g) mask signal S 5 shown in solid lines are formed.
このマスク信号S5は除去期間Tdにおいて、同期信号Si
の同期パルス後縁の立上りエツジに同期して立下るとと
もに、多重期間Tb以外のときに立下りからコンデンサ
（C2）の充電時定数に基く微小時間後に立上り、多重期
間Tbのときに立下りからほぼパルス列信号の長さτだけ
遅れて立上る。In this mask signal S 5 is removal period Td, the synchronizing signal Si
Falling in synchronization with the rising edge of the trailing edge of the synchronizing pulse, and rising after a short time based on the charging time constant of the capacitor (C2) from the falling outside of the multiplexing period Tb, and falling from the falling down during the multiplexing period Tb. It rises almost after a delay of the pulse train signal length τ.
すなわち、マスク信号S5はコピー防止信号としてのパ
ルス列信号が多重された部分で、同期信号Siの同期パル
スの後縁からのローレベルの期間が多重された部分をマ
スクするように長くなる。In other words, the mask signal S 5 in a portion where the pulse train signal is multiplexed as a copy protection signal, the low level period from the trailing edge of the sync pulse of the synchronization signal Si becomes long to mask the multiplexed portion.
そして、インバータ（11d）で反転された同期信号Si
とマスク信号S5とがナンドゲート（11g）に供給されて
ゲート処理され、このゲート処理に基き、ナンドゲート
（11g）の出力信号S0は第３図（ｈ）に示すように、マ
スク信号S5のハイレベルのときに同期信号Siと同様に変
化し、マスク信号S5のローレベルのときにハイレベルに
ロツクされる。Then, the synchronization signal Si inverted by the inverter (11d)
And a mask signal S 5 is supplied to the NAND gate (11g) is gated, based on the gating output signal S 0 of the NAND gate (11g), as shown in FIG. 3 (h), the mask signal S 5 changes similar to the synchronization signal S i at the high level, it is locking to a high level when the low level of the mask signal S 5.
このマスク信号S5のローレベルに基く出力信号S0のハ
イレベルロツクにより、多垂期間Tbのパルス列信号がマ
スクされて除去され、出力信号S0は同期信号Siから多重
期間Tbのコピー防止信号を除去した信号になる。The high-lock of the output signal S 0 based on the low level of the mask signal S 5, the pulse train signal of a multi-vertical period Tb is removed is masked, the output signal S 0 is a copy protection signal of the multiplex period Tb from the synchronization signal Si Is removed.
このとき、マスク信号S5は前縁が同期パルスの後縁で
規制され、しかも、その信号幅が実際に多重しているコ
ピー防止信号としての前記パルス列信号の長さに即して
変化し、通常再生時は勿論、早送りや巻戻しの状態で再
生する特殊再生時にも、コピー防止信号のみが同期信号
Siから確実に除去される。At this time, the mask signal S 5 is regulated at the trailing edge of the leading edge sync pulse, moreover, changed in line with the length of the pulse train signal as a copy protection signal that the signal width is actually multiplexed, Not only during normal playback, but also during special playback where fast forward or rewind is performed, only the copy protection signal is a synchronization signal.
Is reliably removed from the S i.
そして、出力信号S0が表示タイミング制御回路（12）
の位相比較器（12a）に供給され、この位相比較器（12
a）により、出力信号S0と出力ゲート回路（12d）の0.5H
周期の垂直駆動用の水平ブランキングパルスShとが、出
力信号S0を基準にして位相比較される。Then, the output signal S0 is supplied to the display timing control circuit (12).
Is supplied to the phase comparator (12a).
According to a), the output signal S 0 and the output gate circuit (12d) 0.5H
A horizontal blanking pulse Sh for driving the vertical period is a phase comparison on the basis of the output signal S 0.
また、位相比較器（12a）の位相差の信号によつて電
圧制御発振器（12b）の発振周波数が制御され、同期信
号Siに同期した発振器（12b）の発振出力をカウンタ（1
2c）が計数する。The oscillation frequency of the voltage-controlled oscillator (12b) is controlled by the phase difference signal of the phase comparator (12a), and the oscillation output of the oscillator (12b) synchronized with the synchronization signal Si is counted by the counter (1).
2c) is counted.
さらに、カウンタ（12c）のカウント出力が出力ゲー
ト回路（12d）に供給され、このゲート回路（12d）によ
り水平駆動用の画素周期のタイミングクロツクパルスP,
水平駆動リセツト用の水平ブランキングパルスSh′及び
垂直駆動用の水平ブランキングパルスSh,垂直駆動リセ
ツト用の垂直ブランキングパルスSvが形成される。Further, the count output of the counter (12c) is supplied to an output gate circuit (12d), and the gate circuit (12d) generates a timing clock pulse P, of a pixel cycle for horizontal driving.
A horizontal blanking pulse Sh 'for a horizontal drive reset, a horizontal blanking pulse Sh for a vertical drive, and a vertical blanking pulse Sv for a vertical drive reset are formed.
そして、タイミングクロツクパルスP,水平ブランキン
グパルスSh′が各水平駆動回路（14r），（14g），（14
b）に供給されるとともに、水平プランキングパルスSh,
垂直ブランキングパルスSvが各垂直駆動回路（15r），
（15g），（15b）に供給される。Then, the timing clock pulse P and the horizontal blanking pulse Sh 'are applied to each of the horizontal drive circuits (14r), (14g), (14
b) and a horizontal blanking pulse Sh,
The vertical blanking pulse Sv is applied to each vertical drive circuit (15r),
(15g) and (15b).
また、水平ブランキングパルスShが位相比較器（12
a）に帰還され、前記の位相比較に基き、各パルスP,S
h′,Sh,SvがいわゆるPLL制御で同期信号Siに同期する。The horizontal blanking pulse Sh is output from the phase comparator (12
a), and based on the phase comparison, each pulse P, S
h ′, Sh, Sv are synchronized with the synchronization signal Si by so-called PLL control.
このとき、同期信号Siのとくに毎フイールドの始端に
近い多重期間Tbのコピー防止信号が除去されて出力信号
S0が形成されるため、多重期間Tbのコピー防止信号に基
く毎フイールドの前記PLL制御の同期乱れがなく、液晶
パネル（13r），（13g），（13b）の表示駆動用の各パ
ルスP,Sh′,Sh,Svがコピー防止信号の影響を受けること
なく安定に形成される。At this time, the copy protection signal of the synchronizing signal Si, particularly the multiplex period Tb near the beginning of each field is removed, and the output signal
Since S 0 is formed, there is no disturbance of the PLL control in each field based on the copy protection signal during the multiplex period Tb, and each pulse P for display drive of the liquid crystal panels (13r), (13g), and (13b) is eliminated. , Sh ′, Sh, and Sv are formed stably without being affected by the copy protection signal.
そして、各水平駆動回路（14r），（14g），（14b）
は、タイミングクロツクパルスP,水平ブランキングパル
スSh′に基き、映像信号の毎ラインに各液晶パネル（13
r），（13g），（13b）に画素周期で３原色の表示信号
を印加する。And each horizontal drive circuit (14r), (14g), (14b)
Is based on the timing clock pulse P and the horizontal blanking pulse Sh ', and each liquid crystal panel (13
r), (13g), and (13b), display signals of three primary colors are applied at a pixel cycle.
また、各垂直駆動回路（15r），（15g），（15b）
は、水平ブランキングパルスSh,垂直ブランキングパル
スSvに基き、映像信号に同期して各液晶パネル（13
r），（13g），（13b）の各ラインを選択する。In addition, each vertical drive circuit (15r), (15g), (15b)
Is based on the horizontal blanking pulse Sh and the vertical blanking pulse Sv, and synchronizes each liquid crystal panel (13
r), (13g) and (13b) are selected.
そして、水平駆動回路（14r），（14g），（14b），
垂直駆動回路（15r），（15g），（15b）により、各液
晶パネル（13r），（13g），（13b）がフルスキヤン表
示駆動される。And horizontal drive circuits (14r), (14g), (14b),
The liquid crystal panels (13r), (13g), and (13b) are driven to perform full scan display by the vertical drive circuits (15r), (15g), and (15b).
このとき、各液晶パネル（13r），（13g），（13b）
が例えば光源の白光色を分光した３原色光の光路に設け
られるとともに、各液晶パネル（13r），（13g），（13
d）の透過光を合成したカラー再生画像光が投写用レン
ズからスクリーンに投写され、このスクリーンに映像信
号のカラー画像が大画面表示される。At this time, each liquid crystal panel (13r), (13g), (13b)
Are provided, for example, in the optical path of the three primary colors of light obtained by dispersing the white light color of the light source, and each of the liquid crystal panels (13r), (13g), (13)
The color reproduction image light obtained by combining the transmitted light of d) is projected from the projection lens onto a screen, and a color image of the video signal is displayed on a large screen on this screen.
つぎに、表示選択スイツチ（４）の切換えに基き、チ
ユーナ（２）の受信映像信号，すなわちコピー防止信号
が多重されていない通常の映像信号を画面再生する場合
について説明する。Next, a description will be given of a case where a received video signal of the tuner (2), that is, a normal video signal on which a copy protection signal is not multiplexed, is reproduced on the screen based on switching of the display selection switch (4).
この場合、表示選択スイッチ（４）から出力されたチ
ユーナ（２）の受信映像信号に基き、同期分離回路（1
0）の同期信号Siは第３図（ａ）の多重期間Tb等にコピ
ー防止信号としてのパルス列信号が多重されていない信
号になる。In this case, based on the received video signal of the tuner (2) output from the display selection switch (4), the sync separation circuit (1
The synchronization signal Si of (0) is a signal in which a pulse train signal as a copy protection signal is not multiplexed in the multiplexing period Tb or the like of FIG. 3 (a).
そのため、充放電信号S2,出力信号S3,S4が第３図
（ｄ），（ｅ）（ｆ）の破線に示すようになり、マスク
信号S5は同図（ｇ）の破線に示すように多重期間Tbのロ
ーレベル期間が短くなる。Therefore, the charge and discharge signal S 2, the output signal S 3, S 4 is Figure 3 (d), the dashed (e) is as indicated by the broken line in (f), the mask signal S 5 the figure (g) As shown, the low-level period of the multiplex period Tb is shortened.
そして、マスク信号S5による同期信号Siのマスクがほ
とんどなく、出力信号S0はほぼ同期信号Siそのものにな
る。Then, almost no mask synchronization signal Si by the mask signal S 5, the output signal S 0 is nearly synchronous signal Si itself.
しかも、ゲート信号S1の除去処理の制限に基き除去期
間Td以外は同期信号Siがそのまま出力信号S0として出力
されるため、例えば弱電界での受信によつて同期信号Si
のレベル変化が小くなるときにも、このレベル変化が不
用意に消滅したりせず、いわゆる同期信号の欠落が防止
される。Moreover, a gate signal for non-removal period Td based on the limit of the removal process of S 1 synchronous signal Si is output as an output signal S 0, for example, by the reception in a weak electric field connexion synchronization signals Si
Even when the level change becomes small, the level change does not disappear carelessly, so that the so-called loss of the synchronization signal is prevented.
さらに、出力信号S0に基くタイミング制御回路（12）
の各パルスP,Sh′,Sh,Svにより、各液晶パネル（13
r），（13g），（13b）がコピー防止信号の多重された
ときと同様に安定に表示駆動され、受信映像信号のカラ
ー画像がスクリーンに大画面表示される。Further, the timing control circuit based on the output signal S 0 (12)
Each of the liquid crystal panels (13
r), (13g) and (13b) are stably displayed and driven as in the case where the copy protection signal is multiplexed, and the color image of the received video signal is displayed on a large screen on the screen.
そして、前記実施例ではカラー液晶ビデオプロジエク
タに適用したが、液晶パネル等を用いたフタスキヤン表
示,CRT等を用いたダブルスキヤン表示で映像信号のカラ
ー再生又はモノクロ再生を行う種々の映像表示装置に適
用することができる。In the above embodiment, the present invention is applied to a color liquid crystal video projector. However, the present invention is applicable to various video display devices that perform color reproduction or monochrome reproduction of video signals by lid scan display using a liquid crystal panel or the like and double scan display using a CRT or the like. Can be applied.
また、コピー防止信号としてのパルス列信号の多重フ
オーマツト及び映像信号方式が実施例と異なる場合に適
用することもできる。Also, the present invention can be applied to the case where the multiplex format of the pulse train signal as the copy protection signal and the video signal system are different from those of the embodiment.
さらに、回路構成等は実施例に限定されるものではな
い。Further, the circuit configuration and the like are not limited to the embodiment.
そして、構成の簡素化等を図る場合、例えば不要信号
除去回路（11）において、抵抗（R1），コンデンサ（C
1）,FF（11a）を省くともにナンドゲート（11c），（11
f）をインバータに置換し、ゲート信号S1に基く除去処
理の制限を行うことなく、映像信号の全期間にマスク信
号を形成するようにしてもよい。To simplify the configuration, for example, in the unnecessary signal elimination circuit (11), the resistor (R1) and the capacitor (C
1), FF (11a) is omitted and NAND gates (11c), (11
replacing f) to the inverter, without limitation removal process based on the gate signals S 1, may be a mask signal to the entire period of the video signal.
この場合、例えば第３図（ａ）の垂直帰線消去期間の
始端のコピー防止信号としてのパルス列信号も除去され
る。In this case, for example, the pulse train signal as the copy protection signal at the beginning of the vertical blanking period in FIG. 3A is also removed.
本発明は、以上説明したように構成されているため、
以下に記載する効果を奏する。Since the present invention is configured as described above,
The following effects are obtained.
ビデオテープの再生映像信号を同期分離して得られた
同期信号により充放電手段が充放電をくり返し、このと
き、コピー防止信号としてのパルス列信号に基く充放電
出力はしきい値より小さくなり、この充放電手段の出力
が波形整形手段によりしきい値を基準にして波形整形さ
れ、この波形整形により前記パルス列信号の部分の信号
幅がこのパルス列信号の長さに即して変化する矩形波パ
ルス状の整形出力が形成される。The charging / discharging means repeats charging / discharging with a synchronization signal obtained by synchronously separating the reproduced video signal of the video tape, and at this time, the charging / discharging output based on the pulse train signal as the copy protection signal becomes smaller than the threshold value. The output of the charging / discharging means is shaped by a waveform shaping means based on a threshold value, and the waveform shaping causes the signal width of the pulse train signal to change in accordance with the length of the pulse train signal. Is formed.
さらに、同期信号，波形整形手段の出力に基くセツ
ト，リセツトにより、マスク信号形成手段が正規の同期
パルスの後縁から前記パルス列信号の各多重区間の終端
までの幅のマスク信号を形成し、マスクゲート手段によ
り同期信号とマスク信号とをゲート処理して前記パルス
列信号が除去され、本来の同期信号が抽出される。Further, the mask signal forming means forms a mask signal having a width from the trailing edge of the normal synchronization pulse to the end of each multiplex section of the pulse train signal by setting and resetting based on the output of the synchronization signal and the waveform shaping means. The pulse signal is removed by gate processing of the synchronization signal and the mask signal by the gate means, and the original synchronization signal is extracted.
このとき、マスク信号の信号幅が実際に多重している
コピー防止信号としての前記パルス列信号の長さに即し
て変化するとともに、その前縁が同期信号の本来の同期
パルスの後縁によって規制されるため、通常再生時は勿
論、早送りや巻戻しの状態で再生する特殊再生時におい
ても、同期信号からコピー防止信号を正確にマスクして
除去することができ、コピー防止信号による同期の乱れ
を確実に防止して再生画面の乱れを防止することがで
き、とくに液晶ビデオプロジエクタ等のフルスキヤン表
示で大画面再生を行う場合に著しい効果を奏する。At this time, the signal width of the mask signal changes in accordance with the length of the pulse train signal as the copy protection signal which is actually multiplexed, and its leading edge is regulated by the trailing edge of the original sync pulse of the sync signal. Therefore, not only during normal playback, but also during special playback in which playback is performed in a fast-forward or rewind state, the copy protection signal can be accurately masked and removed from the synchronization signal. Is reliably prevented to prevent the reproduction screen from being disturbed, and a remarkable effect is obtained particularly when a large screen is reproduced by full scan display of a liquid crystal video projector or the like.
図面は本発明の映像表示装置の１実施例を示し、第１図
は要部の結線図、第２図はブロツク図、第３図（ａ）〜
（ｈ）は動作説明用のタイミングチヤートである。 （10）……同期分離回路、（11）……不要信号除去回
路、（12）……表示タイミング制御回路、（13r），（1
3g），（13b）……液晶パネル。The drawings show an embodiment of the video display apparatus of the present invention, FIG. 1 is a connection diagram of the main part, FIG. 2 is a block diagram, and FIG.
(H) is a timing chart for explaining the operation. (10) Synchronization separation circuit, (11) Unwanted signal removal circuit, (12) Display timing control circuit, (13r), (1
3g), (13b) ... LCD panel.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−76679（ＪＰ，Ａ) 特開 昭62−190971（ＪＰ，Ａ) 実開 昭62−198776（ＪＰ，Ｕ) 実開 昭57−23638（ＪＰ，Ｕ) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-76679 (JP, A) JP-A-62-190971 (JP, A) Fully open Showa 62-198776 (JP, U) Really open Showa 57- 23638 (JP, U)
Claims (1)
間隔のパルス列信号がコピー防止信号として水平同期パ
ルス後縁から1H（Ｈは水平走査期間）より短い期間ずつ
多重されたビデオテープの映像信号を画面再生する映像
表示装置において、 微小時定数に設定され，前記ビデオテープの再生映像信
号から同期分離された同期信号による充放電をくり返
し，前記パルス列信号に基く出力がしきい値より小さく
なる充放電手段と、 前記充放電手段の出力を前記しきい値を基準にして矩形
波に整形する波形整形手段と、 前記同期信号，前記波形整形手段の出力に基くセツト，
リセツトにより前記パルス列信号のマスク信号を形成す
るマスク信号形成手段と、 前記同期信号と前記マスク信号とをゲート処理し，前記
同期信号に多重された前記パルス列信号を除去するマス
クゲート手段と を備えたことを特徴とする映像表示装置。An image of a video tape in which a pulse train signal at a minute pulse interval is multiplexed as a copy protection signal by a period shorter than 1H (H is a horizontal scanning period) from a trailing edge of a horizontal synchronization pulse as a synchronization signal in a vertical blanking period. In a video display device for reproducing a signal on a screen, charging and discharging are repeated by a synchronization signal set to a very small time constant and synchronously separated from a video signal reproduced from the video tape, and an output based on the pulse train signal becomes smaller than a threshold value. Charge / discharge means, waveform shaping means for shaping the output of the charge / discharge means into a rectangular wave based on the threshold value, a set based on the synchronizing signal and the output of the waveform shaping means,
Mask signal forming means for forming a mask signal of the pulse train signal by reset; and mask gate means for performing a gate process on the synchronization signal and the mask signal and removing the pulse train signal multiplexed on the synchronization signal. A video display device characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213958A JP2725851B2 (en) | 1989-08-19 | 1989-08-19 | Video display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213958A JP2725851B2 (en) | 1989-08-19 | 1989-08-19 | Video display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377494A JPH0377494A (en) | 1991-04-03 |
| JP2725851B2 true JP2725851B2 (en) | 1998-03-11 |
Family
ID=16647877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213958A Expired - Lifetime JP2725851B2 (en) | 1989-08-19 | 1989-08-19 | Video display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725851B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644755A (en) * | 1992-07-24 | 1994-02-18 | Sony Corp | Method for transmitting video signal and recorder therefor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62198776U (en) * | 1986-06-10 | 1987-12-17 | ||
| JPS6376679A (en) * | 1986-09-19 | 1988-04-06 | Matsushita Electric Ind Co Ltd | Video disk player |
-
1989
- 1989-08-19 JP JP1213958A patent/JP2725851B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377494A (en) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267990B2 (en) | On-screen display circuit | |
| JPS649791B2 (en) | ||
| JP2725851B2 (en) | Video display device | |
| GB2050729A (en) | Television horizontal afpc systems | |
| US5089898A (en) | Video blanking system for a video cassette recorder combined with a video camera | |
| JPH04115790A (en) | Synchronizing circuit | |
| JP4472098B2 (en) | Synchronization signal processing circuit and display device | |
| JP3091293B2 (en) | Video playback speed converter | |
| KR940011875B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP3048746B2 (en) | TV signal discrimination circuit | |
| JP2888551B2 (en) | Non-standard signal detection circuit | |
| KR200147281Y1 (en) | Synchronized signal polarity discrimination circuit for projector | |
| JPS59191970A (en) | Picture receiver | |
| JP3516573B2 (en) | Television signal discrimination device and television signal discrimination method | |
| JP2635669B2 (en) | Signal detection circuit | |
| JPH08191429A (en) | Vertical synchronization processing unit | |
| JP3101689B2 (en) | Synchronous signal generation circuit for video signal processing device | |
| JPH07322089A (en) | Circuit for detecting and reproducing vertical synchronizing signal | |
| JP3519878B2 (en) | Control circuit for vertical synchronous operation | |
| JPH06164975A (en) | Vertical canning period fluctuation detecting circuit | |
| KR100216916B1 (en) | Pseudo horizontal/vertical synchronized signal generating circuit | |
| JPS632472A (en) | Video display device | |
| JP2002199245A (en) | Vertical synchronizing circuit and image display device | |
| JPH0771257B2 (en) | Vertical synchronization circuit | |
| JPH01133487A (en) | Vertical synchronizing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |