JPH06165032A - Video signal switching device - Google Patents
Video signal switching deviceInfo
- Publication number
- JPH06165032A JPH06165032A JP33970992A JP33970992A JPH06165032A JP H06165032 A JPH06165032 A JP H06165032A JP 33970992 A JP33970992 A JP 33970992A JP 33970992 A JP33970992 A JP 33970992A JP H06165032 A JPH06165032 A JP H06165032A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- supplied
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、例えばマルチスキャ
ンモニタの映像出力信号を切り替える映像信号切り替え
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal switching device for switching video output signals of, for example, a multi-scan monitor.
【0002】[0002]
【従来の技術】異なる映像周波数を有する複数の映像信
号が入力可能とされるマルチスキャンモニタが実用化さ
れている。マルチスキャンモニタには、ディスプレイの
動作モードの異なるコンピュータが接続可能とされる。
コンピュータには、例えば、320ドット×200ドッ
ト、720ドット×400ドット、1024ドット×7
68ドット等のモードが使用されている。マルチスキャ
ンモニタにあるコンピュータから映像信号が入力された
場合、そのコンピュータと同一の周波数が用いられて再
生が行われる。また、映像入力信号が切り替えられて、
他のコンピュータから映像信号が入力された場合には、
その映像信号用の周波数が用いられて再生される。これ
により、入力された映像信号を最適な状態でモニタする
ことが可能になる。2. Description of the Related Art A multi-scan monitor capable of inputting a plurality of video signals having different video frequencies has been put into practical use. Computers having different display operation modes can be connected to the multi-scan monitor.
The computer has, for example, 320 dots × 200 dots, 720 dots × 400 dots, 1024 dots × 7.
A mode such as 68 dots is used. When a video signal is input from a computer on the multi-scan monitor, reproduction is performed using the same frequency as that of the computer. Also, the video input signal is switched,
If a video signal is input from another computer,
The frequency for the video signal is used for reproduction. This makes it possible to monitor the input video signal in an optimum state.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上述の
マルチスキャンモニタは、映像入力信号を切り替えた時
にのみ有効であり、任意の映像入力信号を選択した状態
で、その映像ソースのスキャン周波数が変化した場合に
は、何の効果もなく、従って、モニタから出力される映
像信号がノイズのために乱れた画像となってしまう。However, the above-mentioned multi-scan monitor is effective only when the video input signal is switched, and the scan frequency of the video source is changed in the state where an arbitrary video input signal is selected. In this case, there is no effect, and thus the video signal output from the monitor becomes a distorted image due to noise.
【0004】したがって、この発明の目的は、スキャン
周波数が変化した場合に現れるノイズを含んだ映像信号
を画面上に出力しないようし、また、その場合には、モ
ニタ画面を黒画面とする映像信号切り替え装置を提供す
ることである。Therefore, an object of the present invention is to prevent a video signal containing noise, which appears when the scan frequency is changed, from being output on the screen, and in that case, a video signal in which the monitor screen is a black screen. A switching device is provided.
【0005】[0005]
【課題を解決するための手段】この発明は、映像信号の
連続性を判別する判別手段と、判別手段の出力信号が供
給されるミューティング手段とからなり、判別手段の出
力信号に基づいてミューティング手段が映像信号をミュ
ーティングするようにした映像信号切り替え装置であ
る。SUMMARY OF THE INVENTION The present invention comprises discriminating means for discriminating the continuity of video signals and muting means to which the output signal of the discriminating means is supplied. This is a video signal switching device in which the starting means mutes the video signal.
【0006】[0006]
【作用】入力される映像信号のスキャン周波数の変化を
スキャン周波数変化検出器で検出する。スキャン周波数
が変化した場合には、映像信号ミュート回路が動作し、
映像信号にミュートをかける。The change in the scan frequency of the input video signal is detected by the scan frequency change detector. When the scan frequency changes, the video signal mute circuit operates,
Mute the video signal.
【0007】[0007]
【実施例】以下、この発明が適用された映像信号切り替
え装置の実施例を図面を参照して説明する。図1は、映
像信号切り替え装置が組み込まれた映像システムのブロ
ック図である。図1において、映像機器1からは、スキ
ャン周波数が異なる複数の映像信号が入力可能とされ、
そのうちの1つがスキャン周波数変化検出回路2及び映
像信号ミュート回路3のそれぞれに供給される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a video signal switching device to which the present invention is applied will be described below with reference to the drawings. FIG. 1 is a block diagram of a video system in which a video signal switching device is incorporated. In FIG. 1, a plurality of video signals having different scan frequencies can be input from the video device 1.
One of them is supplied to each of the scan frequency change detection circuit 2 and the video signal mute circuit 3.
【0008】スキャン周波数変化検出回路2では、映像
信号中のスキャン周波数の変化が検出され、その出力信
号は、映像信号ミュート回路3に供給される。スキャン
周波数が変化しない場合には、映像機器1の出力信号が
そのままモニタ装置4に供給される。従って、モニタ装
置4には、映像機器1からの映像がそのまま表示され
る。一方、スキャン周波数の変化が検出されると、スキ
ャン周波数変化検出回路2からの制御信号CS(例えば
Lレベル)が映像信号ミュート回路3に供給される。こ
れにより、映像信号ミュート回路3が動作状態となり、
映像信号に対してミュートがかけられる。この時のモニ
タ装置4の画面には、例えば黒のみが出力される。The scan frequency change detection circuit 2 detects a change in the scan frequency in the video signal, and the output signal is supplied to the video signal mute circuit 3. When the scan frequency does not change, the output signal of the video equipment 1 is directly supplied to the monitor device 4. Therefore, the video from the video equipment 1 is displayed on the monitor device 4 as it is. On the other hand, when a change in the scan frequency is detected, the control signal CS (for example, L level) from the scan frequency change detection circuit 2 is supplied to the video signal mute circuit 3. As a result, the video signal mute circuit 3 is in the operating state,
The video signal is muted. Only black, for example, is output to the screen of the monitor device 4 at this time.
【0009】図2には、スキャン周波数変化検出回路2
の詳細な回路ブロック図が示される。図2において、入
力端子11から供給される映像信号は、水平同期分離回
路12及び垂直同期分離回路13に供給される。水平同
期分離回路12で水平同期信号が分離される。この水平
同期信号(信号a)は、カウンタ14のリセット端子に
供給されると共に、Dフリップフロップ(以下、DFF
とする)15、DFF16及びDFF17、DFF18
及びDFF19のクロック端子に供給される。カウンタ
14には、クロック発生回路20からクロックが供給さ
れる。カウンタ14は、水平同期分離回路12からの水
平同期信号の立ち下がりエッジでリセットされ、それか
らクロック発生回路20から供給されるクロックをカウ
ントし、次の同期信号の立ち下がりエッジでリセットさ
れる。FIG. 2 shows a scan frequency change detection circuit 2
A detailed circuit block diagram of is shown. In FIG. 2, the video signal supplied from the input terminal 11 is supplied to the horizontal sync separation circuit 12 and the vertical sync separation circuit 13. The horizontal sync separation circuit 12 separates the horizontal sync signal. The horizontal synchronizing signal (signal a) is supplied to the reset terminal of the counter 14 and also the D flip-flop (hereinafter referred to as DFF).
15, DFF16, DFF17, DFF18
And a clock terminal of the DFF 19. A clock is supplied to the counter 14 from the clock generation circuit 20. The counter 14 is reset at the falling edge of the horizontal sync signal from the horizontal sync separation circuit 12, then counts the clock supplied from the clock generation circuit 20, and is reset at the next falling edge of the sync signal.
【0010】カウンタ14のカウント値(時間)は、D
FF15に転送される。このため、DFF15には、1
水平走査線分の時間が保持される。また、DFF16及
び17には、DFF15で保持された走査線の1水平走
査線及び2水平走査線前の時間が保持される。すなわ
ち、DFF15の出力信号(信号b)が次の同期信号の
立ち下がりエッジでDFF16に供給される。また、D
FF16の出力信号(信号c)がさらに次の同期信号の
立ち下がりエッジでDFF17に供給される。DFF1
6からの信号c及びDFF17の出力信号(信号d)が
比較器21の入力端子A及び入力端子Bにそれぞれ供給
される。比較器21の出力信号(信号e)は、DFF1
8を介してANDゲート22のローアクティブ入力端子
に供給されると共に、ANDゲート22の他方の入力端
子に直接供給される。The count value (time) of the counter 14 is D
It is transferred to FF15. Therefore, the DFF 15 has 1
The horizontal scanning line segment time is held. Further, the DFFs 16 and 17 hold the time before one horizontal scanning line and two horizontal scanning lines before the scanning line held by the DFF 15. That is, the output signal (signal b) of the DFF 15 is supplied to the DFF 16 at the next falling edge of the sync signal. Also, D
The output signal (signal c) of the FF 16 is further supplied to the DFF 17 at the next falling edge of the synchronization signal. DFF1
The signal c from 6 and the output signal (signal d) of the DFF 17 are supplied to the input terminal A and the input terminal B of the comparator 21, respectively. The output signal (signal e) of the comparator 21 is the DFF1
It is supplied to the low active input terminal of the AND gate 22 via 8 and is directly supplied to the other input terminal of the AND gate 22.
【0011】また、DFF15からの信号b及びDFF
17からの信号dが、比較器23の入力端子A及び入力
端子Bにそれぞれ供給される。比較器23の出力信号
(信号g)は、ANDゲート24に供給される。これと
共に、ANDゲート24には、ANDゲート22の出力
信号(信号f)及び垂直ブランキング信号発生器25の
出力信号が供給される。なお、垂直ブランキング信号発
生器25には、垂直同期分離回路13の出力信号が供給
されている。ANDゲート24の出力信号(信号h)は
DFF19で遅延された後で、出力信号iとしてモノス
テーブルマルチバイブレータ26に供給される。端子1
1から入力される映像信号のスキャン周波数が変化した
場合、モノステーブルマルチバイブレータ26からはL
レベルの信号(信号j)が出力される。信号jは、端子
27を介して図1に示される映像信号ミュート回路3に
供給される。The signal b from the DFF 15 and the DFF
The signal d from 17 is supplied to the input terminal A and the input terminal B of the comparator 23, respectively. The output signal (signal g) of the comparator 23 is supplied to the AND gate 24. At the same time, the AND gate 24 is supplied with the output signal (signal f) of the AND gate 22 and the output signal of the vertical blanking signal generator 25. The vertical blanking signal generator 25 is supplied with the output signal of the vertical sync separation circuit 13. The output signal (signal h) of the AND gate 24 is delayed by the DFF 19 and then supplied to the monostable multivibrator 26 as the output signal i. Terminal 1
When the scan frequency of the video signal input from 1 changes, the monostable multivibrator 26 outputs L
A level signal (signal j) is output. The signal j is supplied to the video signal mute circuit 3 shown in FIG.
【0012】図3には、上述で参照された信号a〜信号
jのタイミングチャートが示される。なお、図3(a)
が信号aに対応し、以下、図3(b)、(c)……
(j)は、信号b、信号c……信号jに対応する。信号
aは、入力端子11から入力された水平同期信号であ
り、その周波数はT1とされる。水平同期信号の周波数
がT1からT2に変わると(映像信号のスキャン周波数
が変化する)と、スキャン周波数の異なる映像信号が入
力信号として入力されたこととなる。換言すれば、信号
aの周波数T2の部分で映像信号のスキャン周波数が切
り替えられている。また、水平同期信号の周波数がT3
からT4に変わる時に、スキャン周波数は同じだが異な
る映像信号が入力信号として入力されたこととなる。換
言すれば、信号aの周波数T4の部分で映像信号が切り
替えられている。FIG. 3 shows a timing chart of the signals a to j referred to above. In addition, FIG.
Corresponds to the signal a, and hereinafter, FIGS. 3 (b), 3 (c) ...
(J) corresponds to signal b, signal c ... Signal j. The signal a is a horizontal synchronizing signal input from the input terminal 11, and its frequency is T1. When the frequency of the horizontal synchronizing signal changes from T1 to T2 (the scan frequency of the video signal changes), it means that the video signals having different scan frequencies are input as input signals. In other words, the scan frequency of the video signal is switched at the frequency T2 portion of the signal a. The frequency of the horizontal sync signal is T3.
When changing from T4 to T4, it means that a different video signal having the same scan frequency is input as the input signal. In other words, the video signal is switched in the frequency T4 portion of the signal a.
【0013】ところで、上述のように、クロック発生回
路20から出力されるクロック信号は、カウンタ14で
カウントされた後、DFF15に供給される。DFF1
5の出力信号bは、図3(b)に示すように、信号aに
対して1周期分遅延され出力される。また、DFF16
の出力信号である信号cは、図3(c)に示すように、
信号bに対して1周期分遅延され次段のDFF17に供
給される。さらに、DFF17の出力信号dは、図3
(d)に示すように、信号cに対して1周期分遅延され
た後に出力される。比較器21及び比較器23は、例え
ば、入力端子Aに入力される信号が、 (1−k)×B≦A≦(1+k)×B の範囲を超える場合に、その信号をHレベルとして出力
する。なお、「k」は、同期信号の安定度により決定さ
れる定数である。By the way, as described above, the clock signal output from the clock generation circuit 20 is counted by the counter 14 and then supplied to the DFF 15. DFF1
As shown in FIG. 3B, the output signal b of 5 is delayed by one cycle with respect to the signal a and is output. Also, DFF16
The signal c that is the output signal of
The signal b is delayed by one cycle and supplied to the DFF 17 in the next stage. Further, the output signal d of the DFF 17 is as shown in FIG.
As shown in (d), the signal c is output after being delayed by one cycle. For example, when the signal input to the input terminal A exceeds the range of (1-k) × B ≦ A ≦ (1 + k) × B, the comparator 21 and the comparator 23 output the signal as an H level. To do. Note that “k” is a constant determined by the stability of the synchronization signal.
【0014】比較器21の出力信号e及び比較器23の
信号gは、図3(e)及び図3(g)に示すようなタイ
ミングでHレベルとなる。信号eは、上述のようにAN
Dゲート22に供給され、図3(f)に示されるような
信号fとして出力される。また、ANDゲート24に
は、信号f、信号g及び垂直ブランキング信号発生回路
25の出力信号が供給されており、これらの信号に基づ
くANDゲート24の出力信号hは、図3(h)に示す
ようになる。このように、信号f及びgがHレベルの時
のみ信号hはHレベルとなり、スキャン周波数が異なる
映像信号が入力されたことが検出される。一方、スキャ
ン周波数が同じであるが異なる映像信号が入力された場
合には、信号gがLレベルとされ、従って、信号hはL
レベルとされる。なお、ANDゲート24に垂直ブラン
キング信号発生回路25からの信号を入力することによ
り、例えば、前後の同期がずれた垂直同期信号に対する
ANDゲート24の誤動作を防止することができる。す
なわち、垂直ブランキング期間では、垂直ブランキング
信号発生回路25の出力信号がLレベルとされ、これに
より、ANDゲート24の出力信号hがLレベルとされ
る。The output signal e of the comparator 21 and the signal g of the comparator 23 become H level at the timings shown in FIGS. 3 (e) and 3 (g). The signal e is the AN as described above.
It is supplied to the D gate 22 and output as a signal f as shown in FIG. Further, the AND gate 24 is supplied with the signals f, g and the output signal of the vertical blanking signal generation circuit 25, and the output signal h of the AND gate 24 based on these signals is shown in FIG. As shown. As described above, the signal h becomes H level only when the signals f and g are H level, and it is detected that the video signals having different scan frequencies are input. On the other hand, when different video signals having the same scan frequency are input, the signal g is set to the L level, and thus the signal h is set to the L level.
It is a level. By inputting the signal from the vertical blanking signal generating circuit 25 to the AND gate 24, it is possible to prevent the AND gate 24 from malfunctioning with respect to a vertical synchronizing signal whose front and rear synchronisms are deviated. That is, in the vertical blanking period, the output signal of the vertical blanking signal generation circuit 25 is set to L level, which causes the output signal h of the AND gate 24 to be set to L level.
【0015】信号hは、DFF19により所定の時間だ
け遅延され、信号i(図3(i)参照)としてモノステ
ーブルマルチバイブレータ26に供給される。モノステ
ーブルマルチバイブレータ26は、信号iによってトリ
ガされ、一定の時間だけLレベルにされた信号j(図3
(j)参照)を端子27を介して映像信号ミュート回路
27に出力する。これにより、映像信号ミュート回路3
がオンされる。映像入力信号中の同期信号のみがモニタ
装置4に供給される。従って、モニタ装置4は黒画面と
なる。The signal h is delayed by the DFF 19 for a predetermined time and supplied to the monostable multivibrator 26 as a signal i (see FIG. 3 (i)). The monostable multivibrator 26 is triggered by the signal i and is kept at the L level for a certain period of time (see FIG. 3).
(See (j)) is output to the video signal mute circuit 27 via the terminal 27. As a result, the video signal mute circuit 3
Is turned on. Only the synchronizing signal in the video input signal is supplied to the monitor device 4. Therefore, the monitor device 4 has a black screen.
【0016】図4には、この発明による映像信号切り替
え装置が適用されたRGB映像システムのブロック図が
示される。図4において、入力端子31からは、映像信
号の水平同期信号HDが入力される。また、入力端子3
2、33及び34からは、映像信号のR信号、G信号及
びB信号がそれぞれ入力される。同期信号HDは、スキ
ャン周波数変化検出回路35に供給されると共に、モニ
タ装置40に供給される。スキャン周波数変化検出回路
35の出力信号は、スイッチ36、37及び38に供給
され、これによってスイッチ36、37及び38が同期
して動作される。また、R信号はスイッチ36の端子3
6bに、G信号はスイッチ37の端子37bに、B信号
はスイッチ36の端子36bにそれぞれ供給される。一
方、スイッチ36、37及び38の端子36a、37a
及び38aは、電源電圧39が供給される。FIG. 4 is a block diagram of an RGB video system to which the video signal switching device according to the present invention is applied. In FIG. 4, the horizontal synchronizing signal HD of the video signal is input from the input terminal 31. Also, input terminal 3
The R, G and B signals of the video signal are input from 2, 33 and 34, respectively. The synchronization signal HD is supplied to the scan frequency change detection circuit 35 and the monitor device 40. The output signal of the scan frequency change detection circuit 35 is supplied to the switches 36, 37 and 38, whereby the switches 36, 37 and 38 are operated in synchronization. In addition, the R signal is the terminal 3 of the switch 36.
6b, the G signal is supplied to the terminal 37b of the switch 37, and the B signal is supplied to the terminal 36b of the switch 36. On the other hand, the terminals 36a and 37a of the switches 36, 37 and 38, respectively.
And 38a are supplied with the power supply voltage 39.
【0017】このような回路において、スキャン周波数
変化検出回路35に供給された同期信号の周波数に何の
変化もない場合には、R信号、G信号及びB信号が各ス
イッチ36、37及び38の端子36b、37b及び3
8bを介してモニタ装置40に供給されると共に、同期
信号HDがモニタ装置40に供給される。一方、スキャ
ン周波数変化検出回路35で同期信号の変化が検出され
た場合には、スイッチ36、37及び38に制御信号C
Sが印加され、スイッチ36、37及び38が端子36
b、37b及び38bから端子36a、37a及び38
aに切り替えられる。これにより、モニタ装置40に
は、R信号、G信号及びB信号の代わりに所定の電圧が
供給されると共に同期信号HDが供給される。従って、
モニタ装置40は、黒画面となる。In such a circuit, when there is no change in the frequency of the synchronizing signal supplied to the scan frequency change detecting circuit 35, the R signal, the G signal and the B signal are output from the respective switches 36, 37 and 38. Terminals 36b, 37b and 3
The synchronizing signal HD is supplied to the monitor device 40 while being supplied to the monitor device 40 via 8b. On the other hand, when a change in the sync signal is detected by the scan frequency change detection circuit 35, the control signal C is sent to the switches 36, 37 and 38.
S is applied and the switches 36, 37 and 38 are connected to the terminal 36.
b, 37b and 38b to terminals 36a, 37a and 38
Switched to a. As a result, the monitor device 40 is supplied with a predetermined voltage instead of the R signal, the G signal, and the B signal, and is also supplied with the synchronization signal HD. Therefore,
The monitor device 40 has a black screen.
【0018】図5には、この発明による映像信号切り替
え装置が適用されたコンポジット映像システムのブロッ
ク図が示される。図5において、入力端子41からは、
コンポジットビデオ信号が入力され、スイッチ42の端
子42b及び同期信号分離回路43に供給される。同期
信号分離回路43では、コンポジットビデオ信号から同
期信号HDが分離され、スイッチ42の端子42a及び
スキャン周波数変化検出回路44に供給される。スキャ
ン周波数変化検出回路44では、同期信号HDの周波数
変化が検出される。同期信号HDの周波数変化があった
場合には、スキャン周波数変化検出回路44からスイッ
チ42に制御信号CSが印加される。スイッチ42によ
って選択された信号は、モニタ装置45に供給されて映
像出力とされる。FIG. 5 is a block diagram of a composite video system to which the video signal switching device according to the present invention is applied. In FIG. 5, from the input terminal 41,
The composite video signal is input and supplied to the terminal 42b of the switch 42 and the sync signal separation circuit 43. The sync signal separation circuit 43 separates the sync signal HD from the composite video signal and supplies it to the terminal 42a of the switch 42 and the scan frequency change detection circuit 44. The scan frequency change detection circuit 44 detects the frequency change of the synchronization signal HD. When the frequency of the synchronizing signal HD changes, the control signal CS is applied from the scan frequency change detecting circuit 44 to the switch 42. The signal selected by the switch 42 is supplied to the monitor device 45 and is output as an image.
【0019】このような回路において、スキャン周波数
変化検出回路44で同期信号HDの周波数が何の変化も
ないと検出された場合には、コンポジットビデオ信号が
スイッチ42の端子42bを介してモニタ装置45に供
給される。これにより、通常の画像がモニタ装置45を
介して出力される。一方、スキャン周波数変化検出回路
44で同期信号HDの変化が検出された場合には、スイ
ッチ42が端子42bから端子42aに切り替えられ
る。これにより、モニタ装置45には、同期信号HDの
みが供給され、モニタ装置45は黒画面となる。In such a circuit, when the scan frequency change detecting circuit 44 detects that the frequency of the synchronizing signal HD has no change, the composite video signal is sent to the monitor device 45 via the terminal 42b of the switch 42. Is supplied to. As a result, a normal image is output via the monitor device 45. On the other hand, when the scan frequency change detection circuit 44 detects a change in the synchronization signal HD, the switch 42 is switched from the terminal 42b to the terminal 42a. As a result, only the synchronization signal HD is supplied to the monitor device 45, and the monitor device 45 has a black screen.
【0020】[0020]
【発明の効果】この発明に依れば、映像信号のスキャン
周波数の変化が検出された場合、ノイズが混入した乱れ
た映像の代わりに、同期信号のみをモニタ装置に供給し
てその画面を黒にする。これにより、スキャン周波数の
変化によって生じる目障りな映像が出力されるのを防止
できる。According to the present invention, when a change in the scan frequency of the video signal is detected, only the sync signal is supplied to the monitor device instead of the disturbed video in which noise is mixed, and the screen is blacked. To As a result, it is possible to prevent an unpleasant image from being output due to a change in scan frequency.
【図1】この発明による映像信号切り替え装置が組み込
まれた映像システムのブロック図である。FIG. 1 is a block diagram of a video system incorporating a video signal switching device according to the present invention.
【図2】スキャン周波数変化検出回路の詳細な回路ブロ
ック図である。FIG. 2 is a detailed circuit block diagram of a scan frequency change detection circuit.
【図3】スキャン周波数変化検出回路を構成する各回路
の出力信号のタイミングチャートである。FIG. 3 is a timing chart of output signals of each circuit included in the scan frequency change detection circuit.
【図4】この発明による映像信号切り替え装置が適用さ
れたRGB映像システムのブロック図である。FIG. 4 is a block diagram of an RGB video system to which a video signal switching device according to the present invention is applied.
【図5】この発明による映像信号切り替え装置が適用さ
れたコンポジット映像システムのブロック図である。FIG. 5 is a block diagram of a composite video system to which a video signal switching device according to the present invention is applied.
2、35、44 スキャン周波数変化検出回路 3 映像信号ミュート回路 12 水平同期分離回路 14 カウンタ 20 クロック発生回路 2, 35, 44 Scan frequency change detection circuit 3 Video signal mute circuit 12 Horizontal sync separation circuit 14 Counter 20 Clock generation circuit
Claims (3)
と、 上記判別手段の出力信号が供給されるミューティング手
段とからなり、 上記判別手段の出力信号に基づいて上記ミューティング
手段が上記映像信号をミューティングするようにした映
像信号切り替え装置。1. A discriminating means for discriminating the continuity of a video signal, and a muting means to which an output signal of the discriminating means is supplied. The muting means is based on the output signal of the discriminating means. Video signal switching device that mutes signals.
信号を分離する同期信号分離回路と、 水平期間の長さを比較する比較回路と、 上記比較回路の出力信号に基づいて上記ミューティング
手段の制御信号を出力する発振器とからなる請求項1記
載の映像信号切り替え装置。2. The discriminating means, a synchronizing signal separating circuit for separating a synchronizing signal from the video signal, a comparing circuit for comparing lengths of horizontal periods, and the muting means based on an output signal of the comparing circuit. 2. The video signal switching device according to claim 1, further comprising an oscillator that outputs the control signal.
記映像信号を所定のレベルに置き換えて出力するように
した請求項1記載の映像信号切り替え装置。3. The video signal switching device according to claim 1, wherein the video signal is replaced with a predetermined level and output based on the output signal of the discrimination means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33970992A JPH06165032A (en) | 1992-11-26 | 1992-11-26 | Video signal switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33970992A JPH06165032A (en) | 1992-11-26 | 1992-11-26 | Video signal switching device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06165032A true JPH06165032A (en) | 1994-06-10 |
Family
ID=18330067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33970992A Pending JPH06165032A (en) | 1992-11-26 | 1992-11-26 | Video signal switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06165032A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017037127A (en) * | 2015-08-07 | 2017-02-16 | 三菱電機株式会社 | Multiple screen display device |
-
1992
- 1992-11-26 JP JP33970992A patent/JPH06165032A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017037127A (en) * | 2015-08-07 | 2017-02-16 | 三菱電機株式会社 | Multiple screen display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20000014352A (en) | Video format mode detector | |
JPH06165032A (en) | Video signal switching device | |
US4612577A (en) | Video signal processor with selective clamp | |
KR100391580B1 (en) | Apparatus for generating vertical synchronous signal of complex signal | |
US6108043A (en) | Horizontal sync pulse minimum width logic | |
US3735038A (en) | Means for superimposing a marker signal onto a composite video signal | |
JP3638762B2 (en) | Synchronization signal generating apparatus and field determination apparatus using the same | |
JP2667599B2 (en) | Television receiver with multi-screen display function | |
KR0124385B1 (en) | Apparatus of compensating position on screen display | |
KR960003443B1 (en) | Letter display apparatus | |
JP3445297B2 (en) | Multi-system digital television receiver | |
KR900002697B1 (en) | On sreen display stabilizing circuit | |
JPH08251445A (en) | Weak electric field detection circuit | |
GB2221816A (en) | Television picture-in-picture display system | |
US5844626A (en) | HDTV compatible vertical sync separator | |
KR100266430B1 (en) | An output apparatus in according to polarity inputted sync signal for multi-sync monitor | |
JPH0832835A (en) | Synchronization separator | |
JPH0426280A (en) | Video signal processing circuit | |
JPS62130082A (en) | Television receiver | |
JPH02248178A (en) | High definition television display device | |
JPH05207315A (en) | Television receiver | |
JPH0514831A (en) | Field frequency discrimination circuit | |
JPH1188797A (en) | Agc circuit | |
KR930015902A (en) | Character Generation Circuit of SECAM Type Image Processing Equipment | |
JPH05260508A (en) | Digital display device |