JPH0832835A - Synchronization separator - Google Patents

Synchronization separator

Info

Publication number
JPH0832835A
JPH0832835A JP16354894A JP16354894A JPH0832835A JP H0832835 A JPH0832835 A JP H0832835A JP 16354894 A JP16354894 A JP 16354894A JP 16354894 A JP16354894 A JP 16354894A JP H0832835 A JPH0832835 A JP H0832835A
Authority
JP
Japan
Prior art keywords
signal
output
input
pulse generating
generating means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16354894A
Other languages
Japanese (ja)
Inventor
Masashi Mori
雅志 森
Hitoshi Aoki
均 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Ltd
Priority to JP16354894A priority Critical patent/JPH0832835A/en
Publication of JPH0832835A publication Critical patent/JPH0832835A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide an output of a signal obtained by separating a synchronizing signal from a composite signal by interrupting a signal output separated from the video signal when only the video signal is inputted. CONSTITUTION:This separator consists of a synchronization separator means, a 1st pulse generating means 3, a 2nd pulse generating means 4, and a logic arithmetic means 5 generating a signal depending on the input of a video signal only or the input of a composite signal, and a switching means 6 controlling the output signal of the synchronization separator means by an output of the means 5. Since a signal separating the synchronizing signal is outputted only when the input signal is a composite signal, the separation of the video signal when the video signal is inputted is prevented. Thus, the control of the power supply circuit of the image display device or limit of power are made stable with high accuracy depending on the presence of the synchronizing signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、入力信号として複合信
号を入力した場合は同期信号の部分を分離した信号を出
力し、映像信号のみ入力した場合は出力しないため、同
期信号の有無によって画像表示装置の電源回路の制御ま
たは電源電力の制限を行うのに最適な同期分離装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention outputs a signal separated from the sync signal when a composite signal is input as an input signal and does not output when only a video signal is input. The present invention relates to a sync separation device optimal for controlling a power supply circuit of a display device or limiting a power supply power.

【0002】[0002]

【従来の技術】従来の同期分離回路は、特開昭56−8
0966号公報のようにトランジスタのベースは分圧回
路よりなるバイアス回路によって固定バイアスされてい
るため、トランジスタのベース電位からトランジスタの
ベース・エミッタ間電圧を差し引いた電位よりトランジ
スタのエミッタの電位が下がれば、トランジスタがON
状態になる。複合信号はエミッタ側から入力されるた
め、エミッタの電位が下がる期間を同期信号の部分とし
設定することで、トランジスタのコレクタに同期信号の
部分を分離した信号が出力されるよう動作する。しか
し、入力信号が映像信号のみを入力した場合に映像信号
の部分でエミッタの電位が下がる期間が発生し、コレク
タ側から映像信号の部分を分離した信号が出力されると
いう欠点がある。
2. Description of the Related Art A conventional sync separation circuit is disclosed in Japanese Patent Laid-Open No. 56-8.
Since the base of the transistor is fixedly biased by a bias circuit composed of a voltage divider circuit as in Japanese Patent No. 0966, if the potential of the emitter of the transistor is lower than the potential of the base potential of the transistor minus the base-emitter voltage of the transistor. , The transistor is ON
State. Since the composite signal is input from the emitter side, by setting the period during which the potential of the emitter drops as the part of the synchronization signal, a signal in which the part of the synchronization signal is separated is output to the collector of the transistor. However, when only the video signal is input as the input signal, a period in which the potential of the emitter drops in the video signal portion occurs, and a signal in which the video signal portion is separated is output from the collector side.

【0003】[0003]

【発明が解決しようとする課題】上記従来技術は、入力
信号として複合信号を入力した場合に同期分離回路は正
常に動作し、同期信号の部分を分離した信号を出力する
が、映像信号のみを入力した場合にも同期分離回路が動
作し、映像信号の部分を分離した信号を出力する。よっ
て複合信号を入力した場合は同期信号の部分を分離した
信号を出力し、映像信号のみ入力した場合は分離した信
号を出力しないようにする必要がある。
In the above prior art, when a composite signal is input as an input signal, the sync separation circuit operates normally and outputs a signal in which the sync signal part is separated, but only the video signal is output. Even when input, the sync separation circuit operates and outputs a signal obtained by separating the video signal portion. Therefore, when a composite signal is input, it is necessary to output a signal in which the sync signal portion is separated, and not to output a separated signal when only a video signal is input.

【0004】[0004]

【課題を解決するための手段】上記目的を解決するため
に、入力信号が複合信号か、あるいは映像信号のみかを
判定する回路を設け、さらに複合信号を入力したときに
は同期信号の部分を分離した信号を出力し、映像信号の
みを入力したときには分離した信号を出力しないように
する回路を設けるものである。
In order to solve the above-mentioned problems, a circuit for determining whether an input signal is a composite signal or only a video signal is provided, and when the composite signal is input, the sync signal portion is separated. A circuit is provided for outputting a signal and not outputting a separated signal when only a video signal is input.

【0005】[0005]

【作用】新たに設ける回路によって入力信号が複合信号
か、あるいは映像信号のみかを判定し、複合信号を入力
したときには同期信号の部分を分離した信号を出力し、
映像信号のみを入力したときには分離した信号を出力し
ないようにする事ができる。よって、同期信号の有無に
よって電源回路の制御または電源電力の制限を精度よく
安定にすることができる。
With the newly provided circuit, it is determined whether the input signal is the composite signal or only the video signal, and when the composite signal is input, the signal separated from the sync signal is output.
When only the video signal is input, the separated signal can be prevented from being output. Therefore, the control of the power supply circuit or the limitation of the power supply power can be stabilized accurately with the presence or absence of the synchronization signal.

【0006】[0006]

【実施例】以下、本発明の一実施例を図1により説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG.

【0007】入力端子1に複合信号を入力した場合は同
期分離手段2から同期信号の部分を分離した信号が出力
され、スイッチング手段6と第一のパルス発生手段3に
入力される。
When a composite signal is input to the input terminal 1, a signal obtained by separating the sync signal portion is output from the sync separating means 2 and is input to the switching means 6 and the first pulse generating means 3.

【0008】第一のパルス発生手段3は垂直同期期間よ
り広く、かつ垂直帰線消去期間より狭い時定数に設定さ
れ同期信号の部分を分離した信号の立ち上がりまたは立
ち下がりの変化点より、その時定数の時間、High状
態となるパルスを発生するようになっている。しかし、
同期信号の部分を分離した信号の周期は垂直同期期間よ
り狭く(水平同期信号が含まれている)、設定された時
定数の期間よりも狭いため、リトリガーされて出力は常
にHigh状態となる。その出力は第二のパルス発生手
段4および論理演算手段5に入力される。
The first pulse generating means 3 is set to a time constant wider than the vertical synchronizing period and narrower than the vertical blanking period, and the time constant is determined from the rising or falling changing point of the signal separating the sync signal portion. A pulse that is in a High state is generated for the time. But,
The cycle of the signal obtained by separating the sync signal part is narrower than the vertical sync period (including the horizontal sync signal) and narrower than the set time constant period, so that the output is always re-triggered to the high state. The output is input to the second pulse generating means 4 and the logical operation means 5.

【0009】第二のパルス発生手段4は第一のパルス発
生手段3の出力の立ち上がり、または立ち下がりの変化
点をトリガーとして垂直周期より広い時定数の期間、L
ow状態となるパルスを発生するように設定されてい
る。このとき第一のパルス発生手段3の出力の場合は常
にHigh状態であり立ち上がり、または立ち下がりの
変化がないため、第二のパルス発生手段4は動作せず、
出力は常にHigh状態となり論理演算手段5に入力さ
れる。
The second pulse generating means 4 is triggered by the changing point of the rising or falling of the output of the first pulse generating means 3, and has a time constant L wider than the vertical period, L.
It is set to generate a pulse in the ow state. At this time, the output of the first pulse generating means 3 is always in the High state and there is no change in rising or falling, so the second pulse generating means 4 does not operate,
The output is always in the High state and is input to the logical operation means 5.

【0010】論理演算手段5には第一のパルス発生手段
3の出力のHigh状態、および第二のパルス発生手段
4の出力のHigh状態が入力されるため出力はHig
h状態となりスイッチング手段6に入力される。
The logic operation means 5 receives the high state of the output of the first pulse generating means 3 and the high state of the output of the second pulse generating means 4, so that the output is high.
The state becomes the h state and is input to the switching means 6.

【0011】スイッチング手段6には同期分離手段2で
分離した信号が加わっており、論理演算手段5より出力
された信号がHigh状態のとき同期分離手段2より出
力される信号がそのまま出力される。
The signal separated by the sync separation means 2 is added to the switching means 6, and when the signal output from the logical operation means 5 is in the high state, the signal output from the sync separation means 2 is output as it is.

【0012】入力端子1に映像信号のみを入力した場合
は、その映像内容が黒パターン以外の信号、例えば白パ
ターンでは同期分離手段2から映像信号の部分を分離し
た信号が出力され、スイッチング手段6と第一のパルス
発生手段3に入力される。
When only the video signal is input to the input terminal 1, when the video content is a signal other than a black pattern, for example, a white pattern, a signal obtained by separating the video signal portion is output from the sync separating means 2, and the switching means 6 is provided. Is input to the first pulse generating means 3.

【0013】映像信号の部分を分離した信号の周期は垂
直帰線消去期間より広いため、第一のパルス発生手段3
では、設定した時定数の期間よりも広くなり、垂直周期
で瞬間的にLow状態になるパルスを出力する。その出
力は第二のパルス発生手段4および論理演算手段5に入
力される。
Since the period of the signal obtained by separating the video signal portion is wider than the vertical blanking period, the first pulse generating means 3
Then, a pulse that is wider than the period of the set time constant and is momentarily in the Low state in the vertical cycle is output. The output is input to the second pulse generating means 4 and the logical operation means 5.

【0014】第二のパルス発生手段4では垂直周期より
広い時定数に設定されており、第一のパルス発生手段3
で出力したパルスの周期よりも広いため、リトリガーさ
れて出力は常にLow状態になり論理演算手段5に入力
される。
The second pulse generating means 4 is set to a time constant wider than the vertical period, and the first pulse generating means 3
Since it is wider than the cycle of the pulse output in step 3, the output is always re-triggered to be in the low state and input to the logical operation means 5.

【0015】論理演算手段5には第一のパルス発生手段
3の出力したパルスと第二のパルス発生手段4の出力
Low状態が入力されるため出力はLow状態となりス
イッチング手段6に入力される。
The logical operation means 5 outputs the pulse output from the first pulse generation means 3 and the output from the second pulse generation means 4.
Since the Low state is input, the output becomes the Low state and is input to the switching means 6.

【0016】同様に黒パターンでは同期分離手段2から
は分離した信号が出力されないため立ち上がり、または
立ち下がりの変化がない。よって第一のパルス発生手段
3はトリガーされないため、第一のパルス発生手段3の
出力は常にLow状態となり、第二のパルス発生手段4
に入力される。
Similarly, in the black pattern, since the separated signal is not output from the sync separation means 2, there is no rise or fall change. Therefore, since the first pulse generating means 3 is not triggered, the output of the first pulse generating means 3 is always in the Low state, and the second pulse generating means 4
Is input to

【0017】第一のパルス発生手段3の出力はLow状
態であり立ち上がり、または立ち下がりの変化がないた
め第二のパルス発生手段4の出力は常にHigh状態と
なり論理演算手段5に入力される。
Since the output of the first pulse generating means 3 is in the low state and there is no change in rising or falling, the output of the second pulse generating means 4 is always in the high state and is input to the logical operation means 5.

【0018】論理演算手段5には第一のパルス発生手段
3の出力のLow状態と第二のパルス発生手段4のHi
gh状態が入力されるため出力はLow状態となり、ス
イッチング手段6に入力される。
The logical operation means 5 has a low state of the output of the first pulse generating means 3 and Hi of the second pulse generating means 4.
Since the gh state is input, the output becomes the Low state and is input to the switching means 6.

【0019】スイッチング手段6は論理演算手段5より
出力された信号がLow状態のときに同期分離手段2で
分離した信号を出力しないようになる。したがって、出
力端子7には複合信号を入力したときには同期信号の部
分を分離した信号を出力し、映像信号のみを入力したと
きには分離信号を出力しないようにすることができる。
The switching means 6 does not output the signal separated by the sync separation means 2 when the signal output from the logical operation means 5 is in the low state. Therefore, when a composite signal is input to the output terminal 7, a signal obtained by separating the sync signal portion can be output, and when only a video signal is input, the separation signal can not be output.

【0020】次に、図2,図3,図4の波形により説明
する。
Next, the waveforms shown in FIGS. 2, 3 and 4 will be described.

【0021】図2は入力信号Aとして複合信号が入力さ
れたときの波形動作である。
FIG. 2 shows a waveform operation when a composite signal is input as the input signal A.

【0022】入力端子1に入力信号Aが入力されると同
期分離手段2の出力は、入力信号Aの同期信号の部分を
分離した信号Bの波形となり、第一のパルス発生手段3
に入力される。
When the input signal A is input to the input terminal 1, the output of the sync separation means 2 becomes the waveform of the signal B obtained by separating the sync signal portion of the input signal A, and the first pulse generation means 3
Is input to

【0023】第一のパルス発生手段3は垂直同期期間よ
り広く、かつ垂直帰線消去期間より狭い時定数のパルス
を発生するよう設定されているため、同期信号の部分を
分離した信号Bを入力した場合、第一のパルス発生手段
3で設定した時定数の時間より短い間隔でパルスの立ち
下がりが変化するため、リトリガーが繰り返される。従
って第一のパルス発生手段3の出力信号Cは常にHig
h状態となり、論理演算手段5と第二のパルス発生手段
4に入力される。
Since the first pulse generating means 3 is set to generate a pulse having a time constant wider than the vertical synchronizing period and narrower than the vertical blanking period, the signal B obtained by separating the synchronizing signal portion is input. In this case, the falling edge of the pulse changes at intervals shorter than the time constant set by the first pulse generating means 3, so that the retrigger is repeated. Therefore, the output signal C of the first pulse generating means 3 is always High.
The state becomes the h state, and it is input to the logical operation means 5 and the second pulse generation means 4.

【0024】第二のパルス発生手段4は第一のパルス発
生手段3の出力信号Cの立ち下がり変化点をトリガーと
して垂直周期より広い時定数パルスを発生するように動
作する。しかし、このときの第一のパルス発生手段3の
出力信号Cは立ち下がりの変化がないため、第二のパル
ス発生手段4の出力信号Dは常にHigh状態になり論
理演算手段5に入力される。
The second pulse generating means 4 operates so as to generate a time constant pulse wider than the vertical period by using the falling change point of the output signal C of the first pulse generating means 3 as a trigger. However, since the output signal C of the first pulse generating means 3 at this time has no change in the falling edge, the output signal D of the second pulse generating means 4 is always in the High state and is input to the logical operation means 5. .

【0025】論理演算手段5には第一のパルス発生手段
3の出力信号Cと第二のパルス発生手段4の出力信号D
が加わりどちらも常にHigh状態であるため論理演算
手段5の出力信号Eは常にHigh状態となりスイッチ
ング手段6に入力される。
The logical operation means 5 has an output signal C from the first pulse generating means 3 and an output signal D from the second pulse generating means 4.
Since both are always in the high state, the output signal E of the logical operation means 5 is always in the high state and input to the switching means 6.

【0026】スイッチング手段6は論理演算手段5から
の出力信号EがHigh状態のときのみON状態となる
ため、同期信号の部分を分離した信号Bをそのまま出力
する。
Since the switching means 6 is turned on only when the output signal E from the logical operation means 5 is in the high state, the switching means 6 outputs the signal B obtained by separating the sync signal portion as it is.

【0027】図3は入力信号Aとして映像信号のみの白
パターンが入力されたときの波形動作である。
FIG. 3 shows a waveform operation when a white pattern of only a video signal is input as the input signal A.

【0028】入力端子1に入力信号Aの映像信号のみの
白パターンが入力されるとき、同期分離手段2は映像信
号の部分を分離した信号Bとなり第一のパルス発生手段
3に入力される。
When a white pattern of only the video signal of the input signal A is input to the input terminal 1, the sync separating means 2 becomes a signal B which is a separated video signal portion and is input to the first pulse generating means 3.

【0029】第一のパルス発生手段3は前述のように垂
直同期期間より広く、かつ垂直帰線消去期間より狭い時
定数のパルスを発生するように設定されているため、映
像信号の部分を分離した出力信号Bが入力された場合、
第一のパルス発生手段3で設定した時定数の時間より長
い間隔でパルスの立ち下がりが変化するとき、すなわち
垂直帰線消去期間より広いとき、リトリガーされないた
め垂直周期でのパルスが発生し、第二のパルス発生手段
4に入力される。
Since the first pulse generating means 3 is set so as to generate a pulse having a time constant wider than the vertical synchronizing period and narrower than the vertical blanking period as described above, the portion of the video signal is separated. When the output signal B is input,
When the trailing edge of the pulse changes at an interval longer than the time constant set by the first pulse generating means 3, that is, when it is wider than the vertical blanking period, the pulse is generated in the vertical cycle because it is not retriggered. It is input to the second pulse generating means 4.

【0030】第二のパルス発生手段4は垂直周期より長
く設定されており、第一のパルス発生手段3の出力信号
Cのパルスの立ち下がりの変化点でリトリガーされるた
め、第二のパルス発生手段4の出力信号DはLow状態
となり論理演算手段5に入力される。
Since the second pulse generating means 4 is set longer than the vertical period and is retriggered at the changing point of the falling edge of the pulse of the output signal C of the first pulse generating means 3, the second pulse generating means 4 is generated. The output signal D of the means 4 is in the low state and is input to the logical operation means 5.

【0031】論理演算手段5の入力は第一のパルス発生
手段3の出力信号Cのパルスと第二のパルス発生手段4
の出力信号Dが加わるが第二のパルス発生手段4の出力
がLow状態であるため、論理演算手段5の出力信号E
はLow状態となり、スイッチング手段6に入力され
る。
The input of the logical operation means 5 is the pulse of the output signal C of the first pulse generating means 3 and the second pulse generating means 4
The output signal D of the logical operation means 5 is output because the output of the second pulse generation means 4 is in the low state.
Becomes a low state and is input to the switching means 6.

【0032】スイッチング手段6はLow状態であると
きOFF状態となるため、同期分離手段2より映像信号
の部分を分離した信号Bを出力しない。
Since the switching means 6 is in the OFF state when it is in the low state, the sync separating means 2 does not output the signal B obtained by separating the video signal portion.

【0033】図4は入力信号Aとして映像信号のみで黒
パターンが入力されたときの波形動作である。
FIG. 4 shows a waveform operation when a black pattern is input as the input signal A with only a video signal.

【0034】入力端子1に入力信号Aの映像信号のみの
黒パターンが入力されるとき、同期分離手段2は出力し
ない。よって第一のパルス発生手段3がトリガーしない
ため、第一のパルス発生手段3の出力信号Cは常にLo
w状態となり論理演算手段5と第二のパルス発生手段4
に入力される。第一のパルス発生手段3の出力信号Cは
立ち下がりの変化がないため、第二のパルス発生手段4
の出力信号Dは常にHigh状態になり論理演算手段5
に入力される。
When the black pattern of only the video signal of the input signal A is input to the input terminal 1, the sync separation means 2 does not output. Therefore, since the first pulse generating means 3 does not trigger, the output signal C of the first pulse generating means 3 is always Lo.
It becomes the w state, and the logical operation means 5 and the second pulse generation means 4
Is input to Since the output signal C of the first pulse generating means 3 has no change in the falling edge, the second pulse generating means 4
The output signal D of is always in the high state and the logical operation means 5
Is input to

【0035】論理演算手段5に入力された第一のパルス
発生手段3の出力信号Cは常にLow状態であり、また
第二のパルス発生手段4の出力信号Dは常にHigh状
態であるため論理演算手段5の出力信号Eは常にLow
状態となる。
Since the output signal C of the first pulse generating means 3 input to the logical operation means 5 is always in the low state and the output signal D of the second pulse generating means 4 is always in the high state, the logical operation is performed. The output signal E of the means 5 is always Low
It becomes a state.

【0036】スイッチング手段6は論理演算手段5から
の出力信号EがLow状態のときはOFFとなるため分
離した信号Bを出力しない。
The switching means 6 does not output the separated signal B because it is turned off when the output signal E from the logical operation means 5 is in the low state.

【0037】よって、複合信号の場合には同期分離手段
2より出力された同期信号の部分を分離した信号をその
まま出力するため、出力端子7には出力信号Fを出力す
ることができ、映像信号のみ入力の場合には、同期分離
手段2の出力は出力端子7に出力しない。
Therefore, in the case of a composite signal, the signal obtained by separating the part of the sync signal output from the sync separating means 2 is output as it is, so that the output signal F can be output to the output terminal 7 and the video signal. In the case of only input, the output of the sync separation means 2 is not output to the output terminal 7.

【0038】[0038]

【発明の効果】本発明によれば、映像信号のみの入力時
に起こる映像信号の部分を分離した信号を出力端子7に
出力しないようにできるため分離した信号によって、画
像表示装置の電源回路の制御または電源電力の制限を精
度よく安定にすることができる。
According to the present invention, it is possible to prevent a signal separated from a video signal portion that occurs when only a video signal is input from being output to the output terminal 7. Therefore, the power supply circuit of the image display device is controlled by the separated signal. Alternatively, it is possible to accurately and stably limit the power supply power.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である同期分離手段を示す図
である。
FIG. 1 is a diagram showing a sync separation means according to an embodiment of the present invention.

【図2】複合信号を入力した場合の図1の各部における
波形図である。
FIG. 2 is a waveform diagram in each part of FIG. 1 when a composite signal is input.

【図3】映像信号のみで白パターンを入力した場合の図
1の各部における波形図である。
FIG. 3 is a waveform diagram in each part of FIG. 1 when a white pattern is input only with a video signal.

【図4】映像信号のみで黒パターンを入力した場合の図
1の各部における波形図である。
FIG. 4 is a waveform diagram in each part of FIG. 1 when a black pattern is input only with a video signal.

【符号の説明】[Explanation of symbols]

1…入力端子、2…同期分離手段、3…第一のパルス発
生手段、4…第二のパルス発生手段、5…論理演算手
段、6…スイッチング手段、7…出力端子、A…入力信
号、B…同期分離手段で分離した信号、C…第一のパル
ス発生手段3の出力信号、D…第二のパルス発生手段4
の出力信号、E…論理演算手段5の出力信号、F…出力
信号。
DESCRIPTION OF SYMBOLS 1 ... Input terminal, 2 ... Sync separation means, 3 ... First pulse generation means, 4 ... Second pulse generation means, 5 ... Logical operation means, 6 ... Switching means, 7 ... Output terminal, A ... Input signal, B ... the signal separated by the sync separating means, C ... the output signal of the first pulse generating means 3, D ... the second pulse generating means 4
Output signal of E, an output signal of the logical operation means 5, F ... an output signal.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】入力信号から同期信号成分を分離・抽出す
る装置において、同期分離手段と、前記同期分離手段の
出力に応じてパルスを出力する、出力パルス幅を垂直同
期期間より広く、かつ垂直帰線消去期間より狭く設定し
た第一のパルス発生手段と、前記第1のパルス発生手段
の出力に応じてパルスを出力する、出力パルス幅を垂直
同期期間より広く設定した第2のパルス発生手段と、前
記第1のパルス発生手段と第2のパルス発生手段の各出
力を受けて論理演算を行う論理回路と、前記同期分離手
段の出力信号を受け、前記論理回路の出力信号を制御信
号として用いるスイッチング手段とを備え、入力信号が
少なくとも映像信号成分と同期信号成分が含まれる複合
信号(以下、複合信号とのみ記す)である場合は、該同
期信号成分に応じた信号を出力し、或いは入力信号が該
同期信号成分を含まない信号である場合は、信号を出力
しないことを特徴とする同期分離装置。
1. An apparatus for separating / extracting a sync signal component from an input signal, wherein a pulse is output according to the output of the sync separation means and the sync separation means, and the output pulse width is wider than the vertical sync period and vertical. First pulse generating means set to be narrower than the blanking period and second pulse generating means to output a pulse according to the output of the first pulse generating means, the output pulse width of which is set wider than the vertical synchronizing period. A logic circuit that receives the outputs of the first pulse generating means and the second pulse generating means to perform a logical operation; and an output signal of the synchronization separating means, and the output signal of the logic circuit is used as a control signal. When the input signal is a composite signal including at least a video signal component and a sync signal component (hereinafter, referred to as a composite signal), the switching means used is used. Outputs a signal, or when the input signal is a signal which does not include a synchronizing signal component, synchronous separation device characterized in that it does not output a signal.
【請求項2】請求項1記載の同期分離装置において、マ
ルチスキャン方式の画像表示装置であることを特徴とす
る装置。
2. The synchronization separation device according to claim 1, wherein the device is a multi-scan image display device.
【請求項3】請求項1の同期分離装置において、テレビ
ジョン受信機であることを特徴とする装置。
3. The sync separation device according to claim 1, which is a television receiver.
JP16354894A 1994-07-15 1994-07-15 Synchronization separator Pending JPH0832835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16354894A JPH0832835A (en) 1994-07-15 1994-07-15 Synchronization separator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16354894A JPH0832835A (en) 1994-07-15 1994-07-15 Synchronization separator

Publications (1)

Publication Number Publication Date
JPH0832835A true JPH0832835A (en) 1996-02-02

Family

ID=15775996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16354894A Pending JPH0832835A (en) 1994-07-15 1994-07-15 Synchronization separator

Country Status (1)

Country Link
JP (1) JPH0832835A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186727A (en) * 2007-01-30 2008-08-14 Hitachi High-Technologies Corp Charged particle beam device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186727A (en) * 2007-01-30 2008-08-14 Hitachi High-Technologies Corp Charged particle beam device

Similar Documents

Publication Publication Date Title
KR860003722A (en) Multi-Scan TV Receiver
JPH021436B2 (en)
JPS6111023B2 (en)
JPH0832835A (en) Synchronization separator
US4047223A (en) Frequency scanning automatic phase control system
KR930011507B1 (en) Tv-receiver having gate pulse generator
US6424379B1 (en) Vertical synchronization separation circuit
KR920003713B1 (en) Picture display apparatus
KR0124385B1 (en) Apparatus of compensating position on screen display
JP2794693B2 (en) Horizontal deflection circuit
KR0165763B1 (en) Caption position information detecting apparatus
JP2517603Y2 (en) Vertical contour correction circuit for video signals
US3944883A (en) Retrace pulse generator having improved noise immunity
KR0165761B1 (en) White border apparatus using brightness signal in hdtv
JPH0779357A (en) Horizontal deflection system
KR100190959B1 (en) Color burst signal position distinction apparatus
JPH06165032A (en) Video signal switching device
JPS63164580A (en) Television receiver with deflection oscillator which simultaneously controls pattern generator inserting arabic numeral symbol and/or graphic symbol into picture receiving plane
KR0131597Y1 (en) Circuit for generating vertical sync. signals
JP3329149B2 (en) Clamp pulse generation method and circuit thereof
KR0128090Y1 (en) Osd-driving circuit
JP2933221B2 (en) Vertical synchronous playback circuit
JP2841392B2 (en) Video signal circuit
JP2590871B2 (en) Horizontal circuit of television receiver
JPH06197234A (en) Blanking pulse producing circuit