JPH0777360B2 - バイアス制御装置及びバイアス制御装置におけるソーテイング回路 - Google Patents
バイアス制御装置及びバイアス制御装置におけるソーテイング回路Info
- Publication number
- JPH0777360B2 JPH0777360B2 JP1313814A JP31381489A JPH0777360B2 JP H0777360 B2 JPH0777360 B2 JP H0777360B2 JP 1313814 A JP1313814 A JP 1313814A JP 31381489 A JP31381489 A JP 31381489A JP H0777360 B2 JPH0777360 B2 JP H0777360B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- bias
- diode array
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
- H04K3/00—Jamming of communication; Counter-measures
- H04K3/20—Countermeasures against jamming
- H04K3/22—Countermeasures against jamming including jamming detection and monitoring
- H04K3/224—Countermeasures against jamming including jamming detection and monitoring with countermeasures at transmission and/or reception of the jammed signal, e.g. stopping operation of transmitter or receiver, nulling or enhancing transmitted power in direction of or at frequency of jammer
- H04K3/228—Elimination in the received signal of jamming or of data corrupted by jamming
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/0296—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties
- H03H9/02976—Surface acoustic wave [SAW] devices having both acoustic and non-acoustic properties with semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
- H04B1/1036—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal with automatic suppression of narrow band noise or interference, e.g. by using tuneable notch filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
- H04K2203/00—Jamming of communication; Countermeasures
- H04K2203/10—Jamming or countermeasure used for a particular application
- H04K2203/12—Jamming or countermeasure used for a particular application for acoustic communication
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は狭帯域干渉抑圧フィルタのバイアス制御装置及
び該バイアス制御装置におけるソーティング回路に関す
る。
び該バイアス制御装置におけるソーティング回路に関す
る。
［発明の概要］ 弾性表面波（SAW）素子を用いて成る狭帯域干渉抑圧フ
ィルタにおいて、そのフィルタから出力される中心周波
数が異なる各々のチャンネルのスペクトル強度に対応す
るバイアスシフト信号を、ディジタルデータとして捕捉
し、該データの大小比較を行うと共にスペクトル強度の
順にチャンネル番号を分類し、上記フィルタの制御信号
を生成するようにしたバイアス制御装置及び該バイアス
制御装置におけるソーティング回路である。
ィルタにおいて、そのフィルタから出力される中心周波
数が異なる各々のチャンネルのスペクトル強度に対応す
るバイアスシフト信号を、ディジタルデータとして捕捉
し、該データの大小比較を行うと共にスペクトル強度の
順にチャンネル番号を分類し、上記フィルタの制御信号
を生成するようにしたバイアス制御装置及び該バイアス
制御装置におけるソーティング回路である。
［従来の技術］ 広帯域な周波数領域を使うスペクトラム拡散（SS）通信
方式での問題点の一つに高レベルの狭帯域干渉によって
通信不能あるいは誤り率が高くなるという問題がある。
この問題点を解決するために弾性表面波（SAW）を用い
たフィルタが発明されている。
方式での問題点の一つに高レベルの狭帯域干渉によって
通信不能あるいは誤り率が高くなるという問題がある。
この問題点を解決するために弾性表面波（SAW）を用い
たフィルタが発明されている。
例えば、かかるフィルタとしては本発明の先願に係わる
特願平１−267503号（特開平３−129760号）がある。
特願平１−267503号（特開平３−129760号）がある。
第６図は上記先願による狭帯域干渉フィルタのある一つ
の中心周波数をもつ１チャンネル分のSAW素子の構成を
示している。
の中心周波数をもつ１チャンネル分のSAW素子の構成を
示している。
同図において、１はp+（n+）Si単結晶基板、２はその基
板上に形成されたｐ（ｎ）型Siエピタキシャル膜層、３
はさらにその上に形成された熱酸化膜層、４はその熱酸
化膜層上に形成されたZnO圧電薄膜、5,6,7,7′はその上
に形成された金属電極で各々入力用表面波櫛形トランス
デューサ、出力用表面波櫛形トランスデューサ及びゲー
ト電極である。８はトランスデューサの金属電極下のｐ
（ｎ）型Siエピタキシャル膜層２内に形成された高濃度
不純物拡散領域であり、トランスデューサの励振効率を
向上させる役目を果たすものである。９はゲート電極７
の下のｐ（ｎ）型Siエピタキシャル膜層２内に形成され
たn+（p+）不純物拡散領域であり、SAW伝播路にそって
第１のpnダイオードアレイが形成されている。このpnダ
イオードアレイの動作は先願特許で示したように、ダイ
オードバイアスの制御でエピタキシャル膜層内のキャリ
ア密度が制御され、SAWとキャリアとの相互作用によりS
AWの減衰定数を100dB/cm以上も大きく変化させる役目を
果している。つまりチャンネルのオン・オフを高速に行
う機能がある。10は入力トランスデューサの外側のｐ
（ｎ）型Siエピタキシャル膜層２内に形成されたｎ
（ｐ）不純物拡散領域であり、第２のpnダイオードアレ
イが形成される。11はpnダイオードアレイに接続された
抵抗、12はDC電源である。13は入力信号がSAWに変換さ
れ、第２のpnダイオードアレイで検波された電圧信号モ
ニター端子であり、そのチャンネル（周波数範囲）内の
入力信号の強度（電力）が電圧変化として観測される端
子である。14は第１のpnダイオードアレイのバイアス制
御端子である。
板上に形成されたｐ（ｎ）型Siエピタキシャル膜層、３
はさらにその上に形成された熱酸化膜層、４はその熱酸
化膜層上に形成されたZnO圧電薄膜、5,6,7,7′はその上
に形成された金属電極で各々入力用表面波櫛形トランス
デューサ、出力用表面波櫛形トランスデューサ及びゲー
ト電極である。８はトランスデューサの金属電極下のｐ
（ｎ）型Siエピタキシャル膜層２内に形成された高濃度
不純物拡散領域であり、トランスデューサの励振効率を
向上させる役目を果たすものである。９はゲート電極７
の下のｐ（ｎ）型Siエピタキシャル膜層２内に形成され
たn+（p+）不純物拡散領域であり、SAW伝播路にそって
第１のpnダイオードアレイが形成されている。このpnダ
イオードアレイの動作は先願特許で示したように、ダイ
オードバイアスの制御でエピタキシャル膜層内のキャリ
ア密度が制御され、SAWとキャリアとの相互作用によりS
AWの減衰定数を100dB/cm以上も大きく変化させる役目を
果している。つまりチャンネルのオン・オフを高速に行
う機能がある。10は入力トランスデューサの外側のｐ
（ｎ）型Siエピタキシャル膜層２内に形成されたｎ
（ｐ）不純物拡散領域であり、第２のpnダイオードアレ
イが形成される。11はpnダイオードアレイに接続された
抵抗、12はDC電源である。13は入力信号がSAWに変換さ
れ、第２のpnダイオードアレイで検波された電圧信号モ
ニター端子であり、そのチャンネル（周波数範囲）内の
入力信号の強度（電力）が電圧変化として観測される端
子である。14は第１のpnダイオードアレイのバイアス制
御端子である。
次に、上記の第２のpnダイオードアレイによるSAW信号
の検出機能について説明する。入力トランスデューサ５
の外側に設けられた第２のpnダイオードアレイ10は抵抗
11を介してDC電源12でバイアスされている。SAWの検出
感度の最良バイアス点は少し順バイアスした点にある。
入力トランスデューサで変換されたSAWは第２のpnダイ
オードアレイ上を伝播しダイオード電位を空間的、時間
的に変調する。第２のpnダイオードのもつ非線形抵抗に
よりSAWの信号強度に依存した直流成分が発生し、モニ
ター端子13の電位が初期のバイアス電圧から逆バイアス
へと電圧がシフトする。このシフト量が入力信号強度に
対応する。
の検出機能について説明する。入力トランスデューサ５
の外側に設けられた第２のpnダイオードアレイ10は抵抗
11を介してDC電源12でバイアスされている。SAWの検出
感度の最良バイアス点は少し順バイアスした点にある。
入力トランスデューサで変換されたSAWは第２のpnダイ
オードアレイ上を伝播しダイオード電位を空間的、時間
的に変調する。第２のpnダイオードのもつ非線形抵抗に
よりSAWの信号強度に依存した直流成分が発生し、モニ
ター端子13の電位が初期のバイアス電圧から逆バイアス
へと電圧がシフトする。このシフト量が入力信号強度に
対応する。
第７図に入力信号の電力とモニター端子のバイアスシフ
ト量の関係を示す。バイアスシフト量はSAWの電力（入
力信号電力）の２乗に比例する。このように入力トラン
スデューサ外側に設けたpnダイオードアレイによってSA
Wのポテンシャルが２乗検波され、ベースバンド信号と
して入力信号強度が得られる。
ト量の関係を示す。バイアスシフト量はSAWの電力（入
力信号電力）の２乗に比例する。このように入力トラン
スデューサ外側に設けたpnダイオードアレイによってSA
Wのポテンシャルが２乗検波され、ベースバンド信号と
して入力信号強度が得られる。
従って各々中心周波数の異なった上述のSAW素子を複数
チャンネル並列に接続して構成することで入力信号の周
波数スペクトル強度分布の情報が容易に得られる。
チャンネル並列に接続して構成することで入力信号の周
波数スペクトル強度分布の情報が容易に得られる。
第８図に上述した構造のSAW素子をｎチャンネルを並列
接続して成る狭帯域干渉抑圧フィルタシステムの構成例
を示す。以後この狭帯域干渉抑圧フィルタをAISF（Adap
tive Interference Suppression Filter）と呼ぶことに
する。
接続して成る狭帯域干渉抑圧フィルタシステムの構成例
を示す。以後この狭帯域干渉抑圧フィルタをAISF（Adap
tive Interference Suppression Filter）と呼ぶことに
する。
第８図中の入力トランスデューサ群17と第２のpnダイオ
ードアレイ群20で構成されている部分が、入力スペクト
ラムの強度分布をモニターーする部分である。入出力ト
ランスデューサ群17,18が入力信号を周波数に応じて分
類し、伝播させて、再び合成する分類フィルタ（sortin
g filter）の機能を果たしている。
ードアレイ群20で構成されている部分が、入力スペクト
ラムの強度分布をモニターーする部分である。入出力ト
ランスデューサ群17,18が入力信号を周波数に応じて分
類し、伝播させて、再び合成する分類フィルタ（sortin
g filter）の機能を果たしている。
各チャンネル毎に設けられたSAW伝播路上の第１のpnダ
イオードアレイ群19が各チャンネルのSAWの減衰定数を
制御する。
イオードアレイ群19が各チャンネルのSAWの減衰定数を
制御する。
第８図のAISFシステムの動作は次の通りである。入力信
号が入力トランスデューサ群17でSAWに変換され、第２
のpnダイオードアレイ群20のバイアスシフト量をモニタ
ーしてそれに応じて、伝播制御用の第１のpnダイオード
のバイアス電圧をバイアス制御回路21が制御する。
号が入力トランスデューサ群17でSAWに変換され、第２
のpnダイオードアレイ群20のバイアスシフト量をモニタ
ーしてそれに応じて、伝播制御用の第１のpnダイオード
のバイアス電圧をバイアス制御回路21が制御する。
このバイアス制御回路21の機能は、各チャンネルの信号
強度に応じた第２のpnダイオード20のバイアスシフト量
を増幅し、シフト量が大きいチャンネルのpnダイオード
19のバイアスを逆方向にバイアスすることである。また
は、単に増幅するだけでなく、あるしきい値を設定し
て、比較器により第１のpnダイオード19のバイアスをON
（順方向バイアス）、OFF（逆方向バイアス）する機能
を有する。
強度に応じた第２のpnダイオード20のバイアスシフト量
を増幅し、シフト量が大きいチャンネルのpnダイオード
19のバイアスを逆方向にバイアスすることである。また
は、単に増幅するだけでなく、あるしきい値を設定し
て、比較器により第１のpnダイオード19のバイアスをON
（順方向バイアス）、OFF（逆方向バイアス）する機能
を有する。
第９図はAISFシステムの信号処理の流れを説明してい
る。（ａ）は広帯域のSS−DS信号（Ａ）に狭帯域干渉波
（B,C）が加わった入力信号スペクトルを示している。
る。（ａ）は広帯域のSS−DS信号（Ａ）に狭帯域干渉波
（B,C）が加わった入力信号スペクトルを示している。
干渉波B,Cの周波数に相当するチャンネル番号R,mが検出
されその環境に適応してAISFのフィルタ特性が（ｂ）に
示すようにR,mチャンネル部にノッチが形成された特性
となる。この特性をもつAISFの出力信号のスペクトラム
は干渉波B,Cが抑圧されたスペクトラム（ｃ）となる。
されその環境に適応してAISFのフィルタ特性が（ｂ）に
示すようにR,mチャンネル部にノッチが形成された特性
となる。この特性をもつAISFの出力信号のスペクトラム
は干渉波B,Cが抑圧されたスペクトラム（ｃ）となる。
［発明が解決しようとする課題］ 而して上述したようなAISFに好適なバイアス制御回路の
具体的構成は未だ提案されておらず、その開発が強く要
望されていた。
具体的構成は未だ提案されておらず、その開発が強く要
望されていた。
［発明の目的］ 従って本発明の目的はAISFから出力されるバイアスシフ
ト信号をディジタル的に処理するAISFに好適なバイアス
制御装置及び該装置におけるソーティング回路を提供す
るにある。
ト信号をディジタル的に処理するAISFに好適なバイアス
制御装置及び該装置におけるソーティング回路を提供す
るにある。
［課題を解決するための手段］ 上記目的を達成するため、第１の発明はSAWの伝播路に
２つのダイオードアレイ群を設け、一方のダイオードア
レイ群で出力トランスデューサと反対方向に伝播したSA
Wの信号強度を検出し、この検出情報に応じて他方のダ
イオードアレイのバイアスを制御する狭帯域干渉抑圧フ
ィルタのバイアス制御装置において、上記一方のダイオ
ードアレイからの中心周波数が異なる各チャンネルのス
ペクトル強度に対応するバイアスシフトを示すチャンネ
ルデータ信号及び、チャンネル番号を示すチャンネルID
信号を保持するラッチ部と、上記チャンネルデータの大
小比較を行い上記チャンネルID信号の順序を並べ変える
ソーティング部と、上記ソーティング部で並べ変えたチ
ャンネルID信号に基づいてチャンネル制御信号を出力す
る制御信号発生部と、を備えたことを要旨とする。
２つのダイオードアレイ群を設け、一方のダイオードア
レイ群で出力トランスデューサと反対方向に伝播したSA
Wの信号強度を検出し、この検出情報に応じて他方のダ
イオードアレイのバイアスを制御する狭帯域干渉抑圧フ
ィルタのバイアス制御装置において、上記一方のダイオ
ードアレイからの中心周波数が異なる各チャンネルのス
ペクトル強度に対応するバイアスシフトを示すチャンネ
ルデータ信号及び、チャンネル番号を示すチャンネルID
信号を保持するラッチ部と、上記チャンネルデータの大
小比較を行い上記チャンネルID信号の順序を並べ変える
ソーティング部と、上記ソーティング部で並べ変えたチ
ャンネルID信号に基づいてチャンネル制御信号を出力す
る制御信号発生部と、を備えたことを要旨とする。
また第２の発明は、狭帯域干渉抑圧フィルタのバイアス
制御装置におけるソーティング回路において、検出用ダ
イオードアレイからの各チャンネルのスペクトル強度に
対応する各チャンネルデータを制御信号により夫々ゲー
トするゲート手段と、上記ゲート手段を介して得られた
チャンネルデータが入力され、該入力の大小を比較し、
比較出力を得る比較器と、該比較出力に応じて、上記各
チャンネルの番号を示すチャンネルID信号を選択するセ
レクタと、該セレクタにより選択されたチャンネルID信
号を保持する複数のラッチと、上記選択されたチャンネ
ルID信号を上記複数のラッチのいずれかに択一的に保持
せしめるとともに、ラッチに保持されたID信号を選択的
に出力せしめるラッチ制御手段と、上記ラッチから読出
されたチャンネルID信号に応じて上記ゲートを、制御す
るゲート制御部と、を備えたことを要旨とする。
制御装置におけるソーティング回路において、検出用ダ
イオードアレイからの各チャンネルのスペクトル強度に
対応する各チャンネルデータを制御信号により夫々ゲー
トするゲート手段と、上記ゲート手段を介して得られた
チャンネルデータが入力され、該入力の大小を比較し、
比較出力を得る比較器と、該比較出力に応じて、上記各
チャンネルの番号を示すチャンネルID信号を選択するセ
レクタと、該セレクタにより選択されたチャンネルID信
号を保持する複数のラッチと、上記選択されたチャンネ
ルID信号を上記複数のラッチのいずれかに択一的に保持
せしめるとともに、ラッチに保持されたID信号を選択的
に出力せしめるラッチ制御手段と、上記ラッチから読出
されたチャンネルID信号に応じて上記ゲートを、制御す
るゲート制御部と、を備えたことを要旨とする。
［作用］ 第１の発明においては、狭帯域干渉抑圧フィルタから出
力される中心周波数の異なる複数のチャンネルスペクト
ル強度に対応するバイアスシフト信号をディジタルデー
タに変換して得られた各チャンネルデータ信号とそのチ
ャンネル番号を示すチャンネルID信号とが対応付けられ
て格納される。
力される中心周波数の異なる複数のチャンネルスペクト
ル強度に対応するバイアスシフト信号をディジタルデー
タに変換して得られた各チャンネルデータ信号とそのチ
ャンネル番号を示すチャンネルID信号とが対応付けられ
て格納される。
第２の発明ではディジタルデータとして格納された複数
のチャンネルスペクトル強度情報が互いに大小比較さ
れ、その比較結果に応じてチャンネルID信号が所定の順
序で分類される。
のチャンネルスペクトル強度情報が互いに大小比較さ
れ、その比較結果に応じてチャンネルID信号が所定の順
序で分類される。
［実施例］ 以下図面に示す実施例を参照して本発明を説明する。
第１図は第１の発明によるバイアス制御装置の一実施例
で、31はチャンネルデータ及びチャンネルIDラッチ部、
32はソーティング部、33はAISF制御信号発生部、34はタ
イミングクロック発生部である。
で、31はチャンネルデータ及びチャンネルIDラッチ部、
32はソーティング部、33はAISF制御信号発生部、34はタ
イミングクロック発生部である。
チャンネルデータ及びチャンネルIDラッチ部31は、AISF
から出力される中心周波数が異なる各々のチャンネルの
スペクトル強度に対応するバイアスシフト信号をAD変換
したチャンネルデータ信号をラッチする。また、同時に
各々のチャンネルデータのチャンネル番号を示すチャン
ネルID信号をラッチする。
から出力される中心周波数が異なる各々のチャンネルの
スペクトル強度に対応するバイアスシフト信号をAD変換
したチャンネルデータ信号をラッチする。また、同時に
各々のチャンネルデータのチャンネル番号を示すチャン
ネルID信号をラッチする。
ソーティング部32は、チャンネルデータ（サ）の大小比
較を行いチャンネルID信号の順序を並べ変える。
較を行いチャンネルID信号の順序を並べ変える。
AISF制御信号発生部33は、並べ変えたチャンネルID信号
（キ）を基に抑圧すべきチャンネルの制御信号（メ）を
出力する。
（キ）を基に抑圧すべきチャンネルの制御信号（メ）を
出力する。
タイミングクロック発生部34は、AD変換のためのクロッ
ク及びAD変換したデータのラッチパルス（ユ）を出力す
る。
ク及びAD変換したデータのラッチパルス（ユ）を出力す
る。
次に、第２図、第３図及び第４図を用いて第１図の実施
例の具体的構成を詳細に説明する。
例の具体的構成を詳細に説明する。
尚、説明を簡単にするために、AISFから出力される信号
は４チャンネルとする。
は４チャンネルとする。
第２図は、第１図のチャンネルデータ及びチャンネルID
ラッチ部１の構成を示している。第３図は、第１図のソ
ーティング部２の構成を示している。第４図は、本発明
を説明するためのタイミングチャートである。第２図に
おいて、101はマルチプレクサ、102はA/Dコンバータ、1
03は第１のカウンタ、104は第１のカウンタ制御部、105
は第１のデコーダ、106は第１のゲート、107〜114は第
１のラッチ〜第８のラッチである。
ラッチ部１の構成を示している。第３図は、第１図のソ
ーティング部２の構成を示している。第４図は、本発明
を説明するためのタイミングチャートである。第２図に
おいて、101はマルチプレクサ、102はA/Dコンバータ、1
03は第１のカウンタ、104は第１のカウンタ制御部、105
は第１のデコーダ、106は第１のゲート、107〜114は第
１のラッチ〜第８のラッチである。
第２図で、AISFから出力される４チャンネルの信号SG1
〜SG4は、カウンタ103の出力（ホ）によって制御される
マルチプレクサ101に入力される。マルチプレクサ101
は、４チャンネル信号を順番にA/Dコンバータ102に入力
する。A/Dコンバータ102は、カウンタ103を駆動してい
るクロック（イ）のタイミングで動作する。
〜SG4は、カウンタ103の出力（ホ）によって制御される
マルチプレクサ101に入力される。マルチプレクサ101
は、４チャンネル信号を順番にA/Dコンバータ102に入力
する。A/Dコンバータ102は、カウンタ103を駆動してい
るクロック（イ）のタイミングで動作する。
第３図において、201は第２のカウンタ、202は第２のデ
コーダ、203は第２のカウンタ制御部、204〜207は第６
のゲート〜第９のゲート、208及び210は第１及び第２の
比較器、209及び211は第１及び第２のセレクタ、212は
第３の比較器、213,214及び215は第3,第４及び第５のセ
レクタ、216〜220は第９〜第13のラッチ、221〜224はス
リーステート出力を有する第２〜第５のゲート、225は
第３のデコーダ、226〜229は第６〜第９のゲート制御部
である。
コーダ、203は第２のカウンタ制御部、204〜207は第６
のゲート〜第９のゲート、208及び210は第１及び第２の
比較器、209及び211は第１及び第２のセレクタ、212は
第３の比較器、213,214及び215は第3,第４及び第５のセ
レクタ、216〜220は第９〜第13のラッチ、221〜224はス
リーステート出力を有する第２〜第５のゲート、225は
第３のデコーダ、226〜229は第６〜第９のゲート制御部
である。
第２図及び第３図の各部は、第４図に示す状態（Ａ）に
初期化される。即ち、第１及び第２のカウンタ103及び2
01の初期値は“θ”、第１のカウンタ制御部104の出力
は第１のカウンタ103を可能化（enable）するレベル、
第２のカウンタ制御部203の出力は第２のカウンタ201を
不能化（disable）するレベル、第６〜第９のゲート制
御部226〜229の出力は第６〜第９のゲート204〜207オン
するレベルとなっている。
初期化される。即ち、第１及び第２のカウンタ103及び2
01の初期値は“θ”、第１のカウンタ制御部104の出力
は第１のカウンタ103を可能化（enable）するレベル、
第２のカウンタ制御部203の出力は第２のカウンタ201を
不能化（disable）するレベル、第６〜第９のゲート制
御部226〜229の出力は第６〜第９のゲート204〜207オン
するレベルとなっている。
第２図で、第１のカウンタ103出力（ホ）で選択された
チャンネル１のバイアスシフト信号SG1はAD変換され、
第１のデコーダ105が第１のカウンタ出力（ホ）をデコ
ードした出力（ヘ）により第１のゲート106で選択され
たラッチパルス（ロ）によって、第１のラッチ107にチ
ャンネル１データ（DAT1）としてラッチされる。また、
同時に第１のカウンタ103出力（ホ）がチャンネル１の
チャンネルID信号（ID1）として第５のラッチ111にラッ
チされる。
チャンネル１のバイアスシフト信号SG1はAD変換され、
第１のデコーダ105が第１のカウンタ出力（ホ）をデコ
ードした出力（ヘ）により第１のゲート106で選択され
たラッチパルス（ロ）によって、第１のラッチ107にチ
ャンネル１データ（DAT1）としてラッチされる。また、
同時に第１のカウンタ103出力（ホ）がチャンネル１の
チャンネルID信号（ID1）として第５のラッチ111にラッ
チされる。
同様に、チャンネル２〜４のバイアスシフト信号SG2〜S
G4も各々第２〜第３のラッチ108〜110にラッチされ、ま
た、同時にチャンネル２〜４のチャンネルID信号も第６
〜第７のラッチ112〜113にラッチされる（第４図
（Ｂ））。
G4も各々第２〜第３のラッチ108〜110にラッチされ、ま
た、同時にチャンネル２〜４のチャンネルID信号も第６
〜第７のラッチ112〜113にラッチされる（第４図
（Ｂ））。
そして、第１のカウンタ103は４チャンネルをカウント
終了後、第１のカウンタキャリー（チ）を第１のカウン
タ制御部104に出力する。第１のカウンタ制御部104は、
第１のカウンタキャリー（チ）のタイミングで第１のカ
ウンタ103をdisableにすると同時に第２のカウンタ制御
部203に第１のカウンタ制御部104出力（リ）を出力す
る。
終了後、第１のカウンタキャリー（チ）を第１のカウン
タ制御部104に出力する。第１のカウンタ制御部104は、
第１のカウンタキャリー（チ）のタイミングで第１のカ
ウンタ103をdisableにすると同時に第２のカウンタ制御
部203に第１のカウンタ制御部104出力（リ）を出力す
る。
また第３図で、第２のカウンタ制御部203は、第１のカ
ウンタ制御部104出力（リ）のタイミングで第２のカウ
ンタ201をenableにする。
ウンタ制御部104出力（リ）のタイミングで第２のカウ
ンタ201をenableにする。
第２のデコーダ202は、第２のカウンタ出力（ル）をデ
コードした第２のデコード出力（ヲ）を、第10〜第13の
ラッチ217〜220及び第２〜第５のゲート221〜224に出力
し、チャンネルデータ信号（DAT1〜DAT4）の大きい順に
チャンネルID信号（ID1〜ID4）を第10〜第13のラッチ21
7〜220にラッチする（第４図（Ｃ））。
コードした第２のデコード出力（ヲ）を、第10〜第13の
ラッチ217〜220及び第２〜第５のゲート221〜224に出力
し、チャンネルデータ信号（DAT1〜DAT4）の大きい順に
チャンネルID信号（ID1〜ID4）を第10〜第13のラッチ21
7〜220にラッチする（第４図（Ｃ））。
次に第３図で、チャンネルデータ信号（DAT1〜DAT4）の
大きい順にチャンネルID信号（ID1〜ID4）を、第10〜第
13のラッチ217〜220にラッチする動作を説明する。
大きい順にチャンネルID信号（ID1〜ID4）を、第10〜第
13のラッチ217〜220にラッチする動作を説明する。
尚、説明を簡単にするために、第２図の第１〜第４のラ
ッチ107〜110にラッチされているチャンネルデータ（DA
T1〜DAT4）の大小関係を DAT1＜DAT4＜DAT2＜DAT3 とする。
ッチ107〜110にラッチされているチャンネルデータ（DA
T1〜DAT4）の大小関係を DAT1＜DAT4＜DAT2＜DAT3 とする。
DAT1及びDAT2は、各々第６のゲート204と第７のゲート2
05を介して第１の比較器208及び第１のセレクタ209に入
力される。いま、 DAT1＜DAT2 であるので、第１の比較器208は第１のセレクタ209にチ
ャンネルデータ信号DAT2（カ）を選択する信号を出力す
ると同時に、第３のセレクタ213にチャンネルID信号ID2
を選択する信号を出力する。チャンネルデータ信号DAT3
とDAT4及びチャンネルID信号ID3とID4についても DAT4＜DAT3 の関係で同様に動作する。
05を介して第１の比較器208及び第１のセレクタ209に入
力される。いま、 DAT1＜DAT2 であるので、第１の比較器208は第１のセレクタ209にチ
ャンネルデータ信号DAT2（カ）を選択する信号を出力す
ると同時に、第３のセレクタ213にチャンネルID信号ID2
を選択する信号を出力する。チャンネルデータ信号DAT3
とDAT4及びチャンネルID信号ID3とID4についても DAT4＜DAT3 の関係で同様に動作する。
第１のセレクタ209及び第２のセレクタ211で選択された
チャンネルデータ信号DAT2（ミ）及びDAT3（シ）は、第
３の比較器212に入力される。また、第３のセレクタ213
及び第４のセレクタ214で選択されたチャンネルID信号I
D2（ネ）及びID3（ナ）は、第５のセレクタ215に入力さ
れる。いま、 DAT2＜DAT3 であるので、第３の比較器212は第５のセレクタ215にチ
ャンネルID信号ID3（ナ）を選択する信号を出力すると
同時に、第９のラッチ216に第５のセレクタ215で選択さ
れたチャンネルID信号ID3（ラ）をラッチする信号を出
力する。第９のラッチ216は、最終的に選択されたチャ
ンネルID信号ID3（ム）を第10〜第13のラッチ217〜220
に出力して、第２のデコーダ202によって選択された第1
0のラッチ217が、第１番目のスペクトル強度を有するチ
ャンネルID信号としてID3をラッチする。同時に、スリ
ーステート出力の第２のゲート221が第２のデコーダ202
によってenableとなり、第２〜第５のゲート221〜224の
ワイヤード接続された出力ライン（ケ）にチャンネルID
信号ID3が出力される。
チャンネルデータ信号DAT2（ミ）及びDAT3（シ）は、第
３の比較器212に入力される。また、第３のセレクタ213
及び第４のセレクタ214で選択されたチャンネルID信号I
D2（ネ）及びID3（ナ）は、第５のセレクタ215に入力さ
れる。いま、 DAT2＜DAT3 であるので、第３の比較器212は第５のセレクタ215にチ
ャンネルID信号ID3（ナ）を選択する信号を出力すると
同時に、第９のラッチ216に第５のセレクタ215で選択さ
れたチャンネルID信号ID3（ラ）をラッチする信号を出
力する。第９のラッチ216は、最終的に選択されたチャ
ンネルID信号ID3（ム）を第10〜第13のラッチ217〜220
に出力して、第２のデコーダ202によって選択された第1
0のラッチ217が、第１番目のスペクトル強度を有するチ
ャンネルID信号としてID3をラッチする。同時に、スリ
ーステート出力の第２のゲート221が第２のデコーダ202
によってenableとなり、第２〜第５のゲート221〜224の
ワイヤード接続された出力ライン（ケ）にチャンネルID
信号ID3が出力される。
第３のデコーダ225は、チャンネルID信号ID3をデコード
し第８のゲート制御部228に第８のゲート206をオフする
信号を出力する。従って、第８のゲート206はチャンネ
ルデータ信号DAT3出力（ヨ）を“θ”に変化させる（第
４図（Ｄ））。
し第８のゲート制御部228に第８のゲート206をオフする
信号を出力する。従って、第８のゲート206はチャンネ
ルデータ信号DAT3出力（ヨ）を“θ”に変化させる（第
４図（Ｄ））。
以上の動作を繰り返し、チャンネルID信号ID1〜ID4が並
べ変えられて第10〜第13のラッチ217〜220にラッチされ
る。そして、第２のカウンタ201は４チャンネルをカウ
ント終了後、第２のカウンタキャリー（ウ）を第２のカ
ウンタ制御部203に出力する。第２のカウンタ制御部203
は、第２のカウンタキャリー（ウ）のタイミングで第２
のカウンタ201をdisableにする。
べ変えられて第10〜第13のラッチ217〜220にラッチされ
る。そして、第２のカウンタ201は４チャンネルをカウ
ント終了後、第２のカウンタキャリー（ウ）を第２のカ
ウンタ制御部203に出力する。第２のカウンタ制御部203
は、第２のカウンタキャリー（ウ）のタイミングで第２
のカウンタ201をdisableにする。
このようにして第３図で、第10〜第13のラッチ217〜220
にラッチされたスペクトル強度の大きい順に並ぶチャン
ネルID信号ID3（ノ）、ID2（テ）、ID4（オ）及びID1
（ク）はゲート221〜234に入力されると共にAISF制御信
号発生部33に信号として入力される。AISF制御信号発生
部33は例えば第５図のフローチャートのようにして動作
を実行することにより所定のpnダイオードのチャンネル
に逆バイアスを印加する。
にラッチされたスペクトル強度の大きい順に並ぶチャン
ネルID信号ID3（ノ）、ID2（テ）、ID4（オ）及びID1
（ク）はゲート221〜234に入力されると共にAISF制御信
号発生部33に信号として入力される。AISF制御信号発生
部33は例えば第５図のフローチャートのようにして動作
を実行することにより所定のpnダイオードのチャンネル
に逆バイアスを印加する。
なお、第５図のフローチャートは４チャンネルの内、ス
ペクトル強度が第１番目と第２番目のチャンネルを抑圧
する場合を示している。
ペクトル強度が第１番目と第２番目のチャンネルを抑圧
する場合を示している。
［発明の効果］ AISFのバイアス制御回路を、マイクロプロセッサシステ
ム等を用いて実現すると、ハードウエア及びソフトウエ
ア共に規模、コスト、IC化、機能の有効利用度等に不具
合が生じる。
ム等を用いて実現すると、ハードウエア及びソフトウエ
ア共に規模、コスト、IC化、機能の有効利用度等に不具
合が生じる。
しかし、本発明によれば、ハードウエアのみで、マイク
ロプロセッサシステム等を用いた場合の基本的な機能を
実現することができ、上記の不具合が生じることはなく
実用上の効果は多大である。
ロプロセッサシステム等を用いた場合の基本的な機能を
実現することができ、上記の不具合が生じることはなく
実用上の効果は多大である。
第１図乃至第３図は本発明の一実施例を示すブロック
図、第４図はその動作説明用タイミングチャート、第５
図はAISF制御信号発生部の動作を示すフローチャート、
第６図は本発明の先願に係るAISF装置に使用されるSAW
素子の一例を示す概略図、第７図は該素子におけるSAW
入力電力とSAW電力モニター出力電圧との関係を示す
図、第８図は上記SAW素子を用いたAISF装置を示すブロ
ック図、第９図はその装置の信号処理の流れを示す説明
図である。 31……チャンネルデータ及びチャンネルIDラッチ部、32
……ソーティング部、33……AISF制御信号発生部、34…
…タイミングクロック発生部。
図、第４図はその動作説明用タイミングチャート、第５
図はAISF制御信号発生部の動作を示すフローチャート、
第６図は本発明の先願に係るAISF装置に使用されるSAW
素子の一例を示す概略図、第７図は該素子におけるSAW
入力電力とSAW電力モニター出力電圧との関係を示す
図、第８図は上記SAW素子を用いたAISF装置を示すブロ
ック図、第９図はその装置の信号処理の流れを示す説明
図である。 31……チャンネルデータ及びチャンネルIDラッチ部、32
……ソーティング部、33……AISF制御信号発生部、34…
…タイミングクロック発生部。
Claims (2)
- 【請求項１】弾性表面波の伝播路に２つのダイオードア
レイ群を設け、一方のダイオードアレイ群で出力トラン
スデューサと反対方向に伝播した弾性表面波の信号強度
を検出し、この検出情報に応じて他方のダイオードアレ
イのバイアスを制御する狭帯域干渉抑圧フィルタのバイ
アス制御装置において、 上記一方のダイオードアレイからの中心周波数が異なる
各チャンネルのスペクトル強度に対応するバイアスシフ
トを示すチャンネルデータ信号及び、チャンネル番号を
示すチャンネルID信号を保持するラッチ部と、 上記チャンネルデータの大小比較を行い上記チャンネル
ID信号の順序を並べ変えるソーティング部と、 上記ソーティング部で並べ変えたチャンネルID信号に基
づいてチャンネル制御信号を出力する制御信号発生部
と、を備えたことを特徴とするバイアス制御装置。 - 【請求項２】狭帯域干渉抑圧フィルタのバイアス制御装
置におけるソーティング回路において、 検出用ダイオードアレイからの各チャンネルのスペクト
ル強度に対応する各チャンネルデータを制御信号により
夫々ゲートするゲート手段と、 上記ゲート手段を介して得られたチャンネルデータが入
力され、該入力の大小を比較し、比較出力を得る比較器
と、該比較出力に応じて、上記各チャンネルの番号を示
すチャンネルID信号を選択するセレクタと、 該セレクタにより選択されたチャンネルID信号を保持す
る複数のラッチと、 上記選択されたチャンネルID信号を上記複数のラッチの
いずれかに択一的に保持せしめるとともに、ラッチに保
持されたID信号を選択的に出力せしめるラッチ制御手段
と、 上記ラッチから読出されたチャンネルID信号に応じて上
記ゲートを、制御するゲート制御部と、を備えたことを
特徴とするバイアス制御装置におけるソーティング回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313814A JPH0777360B2 (ja) | 1989-12-01 | 1989-12-01 | バイアス制御装置及びバイアス制御装置におけるソーテイング回路 |
| US07/619,305 US5127020A (en) | 1989-12-01 | 1990-11-28 | Bias control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313814A JPH0777360B2 (ja) | 1989-12-01 | 1989-12-01 | バイアス制御装置及びバイアス制御装置におけるソーテイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03174832A JPH03174832A (ja) | 1991-07-30 |
| JPH0777360B2 true JPH0777360B2 (ja) | 1995-08-16 |
Family
ID=18045837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313814A Expired - Lifetime JPH0777360B2 (ja) | 1989-12-01 | 1989-12-01 | バイアス制御装置及びバイアス制御装置におけるソーテイング回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5127020A (ja) |
| JP (1) | JPH0777360B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5690685A (en) * | 1995-10-27 | 1997-11-25 | Angeion Corporation | Automatic battery-maintaining implantable cardioverter defibrillator and method for use |
| US6975659B2 (en) * | 2001-09-10 | 2005-12-13 | Fuji Photo Film Co., Ltd. | Laser diode array, laser device, wave-coupling laser source, and exposure device |
| KR100763580B1 (ko) * | 2006-10-31 | 2007-10-04 | 한국전자통신연구원 | 부분상관을 이용한 식별신호 분석 장치 및 그 방법 |
| JP5359760B2 (ja) * | 2009-10-09 | 2013-12-04 | 住友電気工業株式会社 | 光トランシーバ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194411A (ja) * | 1984-10-15 | 1986-05-13 | Clarion Co Ltd | 帯域可変弾性表面波フイルタ |
| US4675839A (en) * | 1985-04-10 | 1987-06-23 | Allied Corporation | Receiver for a spread spectrum communication system having a time-multiplexed convolver |
| US4764701A (en) * | 1986-12-30 | 1988-08-16 | Zenith Electronics Corporation | Multichannel surface acoustic wave encoder/decoder |
| GB2211053B (en) * | 1987-10-09 | 1992-05-06 | Clarion Co Ltd | Spread spectrum communication receiver |
| GB2221588B (en) * | 1988-07-19 | 1992-05-27 | Clarion Co Ltd | Surface-acoustic-wave device |
-
1989
- 1989-12-01 JP JP1313814A patent/JPH0777360B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-28 US US07/619,305 patent/US5127020A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5127020A (en) | 1992-06-30 |
| JPH03174832A (ja) | 1991-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05317310A (ja) | 受波整相回路及びそれを用いた超音波撮像装置 | |
| JP2009519585A (ja) | 単一の光子計数用の読み出しチップ | |
| JPH0777360B2 (ja) | バイアス制御装置及びバイアス制御装置におけるソーテイング回路 | |
| US5196720A (en) | Narrow band interference signal removing device | |
| Hagon et al. | A Programmable Surface Acoustic Wave Matched Filter for Phase-Coded Spread Spectrum Waveforms (Short Papers) | |
| GB1490739A (en) | System for reading acoustic images | |
| US3271742A (en) | Demodulation system | |
| Scales et al. | A programmable multi-channel CMOS pulser chip to drive ultrasonic array transducers | |
| JPH04178007A (ja) | 狭帯域干渉抑圧フイルタのバイアス制御装置 | |
| Woinsky et al. | Nonparametric detection using dependent samples (Corresp.) | |
| JPS5813076A (ja) | 光電変換装置 | |
| US3864518A (en) | Signal conversion apparatus | |
| SU1136150A1 (ru) | Трехвходовой параллельный сумматор | |
| SU1283650A1 (ru) | Многоканальное устройство дл определени координат источников акустической эмиссии | |
| JPS58215125A (ja) | 表面弾性波装置 | |
| JPS63215212A (ja) | パルス回路 | |
| RU2105301C1 (ru) | Многоканальное акустико-эмиссионное устройство для контроля изделий | |
| JP3309399B2 (ja) | アラーム検出回路 | |
| SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
| JPH03174831A (ja) | スペクトラム拡散受信機 | |
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| Brodersen et al. | New Technologies for Signal Processing: Charge-transfer and surface acoustic-wave phenomena are used in advanced signal processing devices. | |
| Ugarte et al. | Monolithic postoptical processor for acousto-optical channelizer systems | |
| SU567130A1 (ru) | Ультразвуковое сканирующее устройство | |
| SU1091218A1 (ru) | Устройство дл воспроизведени частотно-модулированных сигналов |