JPH0777231B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0777231B2
JPH0777231B2 JP61112017A JP11201786A JPH0777231B2 JP H0777231 B2 JPH0777231 B2 JP H0777231B2 JP 61112017 A JP61112017 A JP 61112017A JP 11201786 A JP11201786 A JP 11201786A JP H0777231 B2 JPH0777231 B2 JP H0777231B2
Authority
JP
Japan
Prior art keywords
field isolation
isolation region
nitride film
groove
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61112017A
Other languages
Japanese (ja)
Other versions
JPS62266847A (en
Inventor
隆行 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61112017A priority Critical patent/JPH0777231B2/en
Priority to KR1019870002208A priority patent/KR910007373B1/en
Publication of JPS62266847A publication Critical patent/JPS62266847A/en
Priority to US07/590,189 priority patent/US5182227A/en
Priority to US08/112,914 priority patent/US6028346A/en
Publication of JPH0777231B2 publication Critical patent/JPH0777231B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置の製造方法に関し、特に、溝掘
構造部と平面構造部とを有し、平面構造部のフィールド
分離領域と、溝側面のフィールド分離領域と、溝底面の
フィールド分離領域とを自己整合的に形成した半導体装
置の製造方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a semiconductor device having a trench structure portion and a plane structure portion, and a field isolation region of the plane structure portion and a groove. The present invention relates to a method for manufacturing a semiconductor device in which a field isolation region on a side surface and a field isolation region on a bottom surface of a groove are formed in a self-aligned manner.

[従来の技術] 第8図および第9図は、従来の溝掘構造付半導体装置の
製造方法を示す斜視図である。第8図および第9図に示
された従来の半導体装置の製造方法は、たとえばIntern
ational Electron Devices Meeting 1984,p.236〜2
39に示されている。
[Prior Art] FIGS. 8 and 9 are perspective views showing a method of manufacturing a conventional semiconductor device with a trench structure. The conventional method of manufacturing a semiconductor device shown in FIGS.
ational Electron Devices Meeting 1984, p.236〜2
Shown in 39.

まず、第8図および第9図を参照して、従来の溝掘構造
付半導体装置の製造方法について説明する。第8図にお
いて、まずシリコン基板1の主表面側に溝掘構造2を形
成する。さらに、以後の工程によってこのシリコン基板
1上に集積回路を形成するためには、溝掘構造2の分断
された側面であるA面,B面およびシリコン基板1の主表
面であるC面は、相互に電気的に分離されていなければ
ならない。このような半導体基板上の面の電気的分離
は、フィールド分離と呼ばれており、第8図に示すよう
な溝掘構造を有していない通常の大規模集積回路(LS
I)の場合には、シリコン窒化膜を用いた選択酸化法で
あるいわゆるLOCOS法(Local Oxidation of Silico
n)によって半導体基板主表面上のフィールド分離は行
なわれている。しかしながら、このLOCOS法を半導体基
板の溝掘構造の側壁に適用する有効な方法が見出されて
いなかったので、第8図に示すような溝掘構造2が形成
されたシリコン基板1の場合には、第9図に示すよう
に、シリコン酸化物のような絶縁物11を溝2に埋め込ん
で必要なフィールド分離を行なっている。この絶縁物11
の埋め込みは、たとえば気相化学反応(CVD)によって
一旦溝掘構造2内に全体に絶縁物11を充填し、その後フ
ォトリソグラフィ法によって必要部分をレジストでカバ
ーして絶縁物11の不要部分の全体または一部をエッチン
グ除去することによって行なわれる。これによりA面,B
面,C面の電気的分離が達成され、集積回路製造の以後の
工程が実行されることになる。
First, with reference to FIGS. 8 and 9, a conventional method of manufacturing a semiconductor device with a trench structure will be described. In FIG. 8, first, the trench structure 2 is formed on the main surface side of the silicon substrate 1. Further, in order to form an integrated circuit on the silicon substrate 1 by the subsequent steps, the A-side surface and the B-side surface which are the divided side surfaces of the trench structure 2 and the C-side surface which is the main surface of the silicon substrate 1 are Must be electrically isolated from each other. Such electrical isolation of the surface on the semiconductor substrate is called field isolation, and it is an ordinary large scale integrated circuit (LS) that does not have a trench structure as shown in FIG.
In the case of I), the so-called LOCOS (Local Oxidation of Silico) is a selective oxidation method using a silicon nitride film.
Field separation on the main surface of the semiconductor substrate is performed by n). However, since an effective method of applying the LOCOS method to the sidewall of the trench structure of the semiconductor substrate has not been found, in the case of the silicon substrate 1 having the trench structure 2 as shown in FIG. As shown in FIG. 9, an insulator 11 such as silicon oxide is buried in the groove 2 to perform the necessary field separation. This insulator 11
Is filled with the insulator 11 once in the trench structure 2 by, for example, a vapor phase chemical reaction (CVD), and then a necessary portion is covered with a resist by a photolithography method to completely remove the unnecessary portion of the insulator 11. Alternatively, it is carried out by etching away a part. By this, side A, B
The electrical separation of the plane and the C plane is achieved, and the subsequent steps of integrated circuit manufacturing are executed.

[発明が解決しようとする問題点] 従来の溝掘構造付半導体装置は、以上の方法で製造され
ているので、フィールド分離を行なう際に、フォトリソ
グラフィによるマスク合わせのずれを補償するために必
要な余裕(第9図中のα,β)を持ったレジストでカバ
ーをしてエッチングを行なわなければならず、第9図に
示すように溝掘構造部2の側面AおよびBにおいて、絶
縁物11が横方向にはみだしてフィールド分離に費される
面積上の無駄が大きくなるという問題点があった。さら
に、シリコン基板1の主表面の高さと埋め込まれた絶縁
物11の上面の高さとをウエハの全面にわたって同一に保
つことは困難であり、たとえば第9図のγで示す部分に
段差が生じ、以後の集積回路(たとえば、MOSトランジ
スタ)製造工程においてリーク電流が増大するなどの問
題点があった。
[Problems to be Solved by the Invention] Since the conventional semiconductor device with a trench structure is manufactured by the above method, it is necessary for compensating a mask alignment shift due to photolithography when performing field separation. Must be covered with a resist having sufficient margins (α and β in FIG. 9) for etching, and as shown in FIG. 9, insulators are formed on the side surfaces A and B of the trench structure portion 2. There is a problem in that the area 11 that extends laterally increases the amount of waste in the field separation. Further, it is difficult to keep the height of the main surface of the silicon substrate 1 and the height of the upper surface of the embedded insulator 11 the same over the entire surface of the wafer. For example, a step occurs at the portion indicated by γ in FIG. There has been a problem that leakage current increases in the subsequent integrated circuit (eg, MOS transistor) manufacturing process.

この発明は、上述のような問題点を解消するためになさ
れたもので、平面部のフィールド分離領域と溝側面のフ
ィールド分離領域と溝底面のフィールド分離領域とを自
己整合的に形成することができる溝掘構造付の半導体装
置の製造方法を提供することである。
The present invention has been made in order to solve the above-mentioned problems, and it is possible to form the field separation region of the flat surface portion, the field separation region of the groove side surface, and the field separation region of the groove bottom surface in a self-aligned manner. It is to provide a method of manufacturing a semiconductor device having a trench structure that can be formed.

[問題点を解決するための手段] この発明にかかる半導体装置の製造方法は、半導体基板
の一部に溝を形成し、半導体基板の主表面上および溝内
部の領域全面にシリコン窒化膜を形成し、半導体基板の
主表面上に第1のフィールド分離領域を規定し溝の側面
上に第1のフィールド分離領域と連続するように第2の
フィールド分離領域を規定しかつ溝の底部に第3のフィ
ールド分離領域を規定するようにシリコン窒化膜を選択
的に除去し、さらに選択酸化法により前記第1,第2およ
び第3のフィールド分離領域にフィールド酸化膜を形成
するように構成したものである。
[Means for Solving Problems] In a method of manufacturing a semiconductor device according to the present invention, a groove is formed in a part of a semiconductor substrate, and a silicon nitride film is formed on the main surface of the semiconductor substrate and the entire region inside the groove. A first field isolation region is defined on the main surface of the semiconductor substrate, a second field isolation region is defined on the side surface of the groove so as to be continuous with the first field isolation region, and a third field isolation region is defined on the bottom of the groove. The silicon nitride film is selectively removed so as to define the field isolation region, and the field oxide film is formed on the first, second and third field isolation regions by the selective oxidation method. is there.

[作用] この発明における半導体装置の製造方法は、半導体基板
の平面部、溝の側面部および溝の底部の所定の領域に、
選択酸化法によりフィールド分離領域を自己整合的に形
成するものであり、特に平面部のフィールド分離領域と
溝側面のフィールド分離領域とが自己整合的にずれなく
連結され、平面部には段差を生じない。
[Operation] According to the method of manufacturing a semiconductor device of the present invention, a flat surface portion of a semiconductor substrate, a side surface portion of a groove, and a predetermined region of a bottom portion of the groove are provided.
The field isolation region is formed in a self-aligning manner by the selective oxidation method, and in particular, the field isolation region on the flat surface and the field isolation region on the side surface of the groove are connected in a self-aligning manner without deviation, and a step is formed on the flat surface. Absent.

[発明の実施例] 以下に、本発明にかかる半導体装置の製造方法の一実施
例を図について説明する。
[Embodiment of the Invention] An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

第1図ないし第6図は、本発明の一実施例である半導体
装置の製造方法の各工程段階を示す図であり、各図にお
いて、(a)は半導体装置の平面図であり、(b)は
(a)図におけるA−B線に沿った断面図であり、
(c)は(a)図におけるC−D線に沿った断面図であ
り、(d)は(a)図におけるE−F線に沿った断面図
である。さらに、第7図は、第6図に示した本実施例の
最終工程段階の半導体装置を示す斜視図である。
1 to 6 are diagrams showing respective process steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention, in which (a) is a plan view of the semiconductor device and (b) is a plan view thereof. ) Is a sectional view taken along the line AB in FIG.
(C) is a sectional view taken along the line CD in (a), and (d) is a sectional view taken along the line EF in (a). Further, FIG. 7 is a perspective view showing the semiconductor device at the final process stage of the present embodiment shown in FIG.

まず、第1図を参照すると、シリコン基板1上に、熱酸
化または他の方法で100〜1000Å程度の厚さのシリコン
酸化膜3を形成する。次に、このシリコン酸化膜3上
に、たとえばCVD法によって、500〜1500Åの厚さのシリ
コン窒化膜4と、2000〜3000Åの厚さのシリコン酸化膜
5とを堆積させる。さらに、このシリコン酸化膜5上
に、フォトリソグラフィによって、所望の溝掘領域を規
定する開口部を有するようにレジストパターン(図示せ
ず)を形成する。そして、このレジストパターンによっ
て規定された開口部を介して、シリコン酸化膜5,シリコ
ン窒化膜4,シリコン酸化膜3およびシリコン基板1を順
次異方性プラズマエッチングし、第1図(a)〜(d)
に示すように所定の深さの溝掘構造6を形成する。この
とき、シリコン酸化膜5は、長時間を要する溝掘エッチ
ングに対してエッチングマスクとして作用する。
First, referring to FIG. 1, a silicon oxide film 3 having a thickness of about 100 to 1000 Å is formed on a silicon substrate 1 by thermal oxidation or another method. Next, a silicon nitride film 4 having a thickness of 500 to 1500Å and a silicon oxide film 5 having a thickness of 2000 to 3000Å are deposited on the silicon oxide film 3 by, for example, a CVD method. Further, a resist pattern (not shown) is formed on the silicon oxide film 5 by photolithography so as to have an opening defining a desired trench region. Then, the silicon oxide film 5, the silicon nitride film 4, the silicon oxide film 3 and the silicon substrate 1 are sequentially anisotropically plasma-etched through the openings defined by the resist pattern, and the silicon oxide film 5, silicon nitride film 4, and silicon substrate 1 are sequentially subjected to anisotropic plasma etching. d)
As shown in FIG. 5, the trench structure 6 having a predetermined depth is formed. At this time, the silicon oxide film 5 acts as an etching mask against the trench etching that requires a long time.

次に、第2図を参照すると、上述のレジストパターン
(図示せず)と、シリコン酸化膜5とをエッチング除去
する。さらに、溝掘構造6内部のシリコン基板1の断面
の全面にわたってシリコン酸化膜3と同等のシリコン酸
化膜3Aを形成し、さらにシリコン窒化膜4の全面上およ
び溝掘構造6の内部領域全面にわたって、たとえば厚さ
1000Åのシリコン窒化膜7をCVD法を用いて堆積させ
る。
Next, referring to FIG. 2, the resist pattern (not shown) and the silicon oxide film 5 are removed by etching. Further, a silicon oxide film 3A equivalent to the silicon oxide film 3 is formed on the entire surface of the cross section of the silicon substrate 1 inside the trench structure 6, and further on the entire surface of the silicon nitride film 4 and the entire inner region of the trench structure 6, For example thickness
A 1000Å silicon nitride film 7 is deposited using the CVD method.

次に、第3図を参照すると、溝掘構造6を埋めるのに十
分な厚さで、シリコン窒化膜7の全面にわたってレジス
トを塗布してフォトレジスト層8を形成する(第3図
(b))。次に、フォトリソグラフィ法を用いて、第3
図(a)の平面図に示すようなフィールド分離領域を規
定するためのパターンを形成する。さらに、第3図
(a)および(d)に示すように、平面部のフィールド
分離領域につながった溝掘構造6の側面の一部とフォト
レジスト層8の断面とで囲まれ、溝掘構造6の底面にま
で達する垂直の穴6′を形成する。このような孔6′
は、たとえば、SCIENCE FORUMの、サブミクロンリソグ
ラフィ総合技術資料集、第5章、第4節の第302頁(198
5年)に記載されている多層レジスト法によって、酸素
系プラズマによる異方性エッチングを用いて容易に形成
することができる。フォトレジスト層8のパターニング
および穴6′の形成後、フレオン系の等方性プラズマエ
ッチングをちょうどシリコン窒化膜7の膜厚に相当する
分だけ行なうと、第3図(d)に示すように、平面部の
フィールド分離領域内および穴6′の内部からシリコン
窒化膜7が除去された状態となる。
Next, referring to FIG. 3, a photoresist is applied to the entire surface of the silicon nitride film 7 with a thickness sufficient to fill the trench structure 6 to form a photoresist layer 8 (FIG. 3 (b)). ). Next, a third photolithography method is used.
A pattern for defining the field separation region is formed as shown in the plan view of FIG. Further, as shown in FIGS. 3A and 3D, the grooved structure is surrounded by a part of the side surface of the grooved structure 6 connected to the field isolation region of the plane portion and the cross section of the photoresist layer 8. Form a vertical hole 6 ′ that extends to the bottom of 6. Such a hole 6 '
Is, for example, SCIENCE FORUM, Submicron Lithography Comprehensive Technical Data Book, Chapter 5, Section 4, Page 302 (198
The multi-layer resist method described in (5 years) can be easily formed by using anisotropic etching with oxygen-based plasma. After patterning the photoresist layer 8 and forming the holes 6 ', Freon-based isotropic plasma etching is performed by an amount corresponding to the thickness of the silicon nitride film 7, as shown in FIG. 3 (d). The silicon nitride film 7 is removed from the field isolation region of the plane portion and the hole 6 '.

次に、第4図を参照すると、フォトレジスト層8を除去
した後、今度は異方性のプラズマエッチング(Reactive
Ion Etching)を行なうと、平面部のフィールド分離
領域内に露出していたシリコン窒化膜4が除去されると
ともに、それまでレジスト層8で覆われていたシリコン
窒化膜7がシリコン基板1の全面から除去されるが、異
方性エッチングのため、第4図(b)および(d)に示
すように溝掘構造6の側面に形成されたシリコン窒化膜
7はそのまま残される。次に、第4図の(b)、(c)
および(d)に示すように、シリコン窒化膜7で覆われ
ていない領域に、イオン注入などによって不純物拡散層
9を形成する。
Next, referring to FIG. 4, after the photoresist layer 8 is removed, anisotropic plasma etching (Reactive
Ion Etching) removes the silicon nitride film 4 exposed in the field isolation region of the flat surface, and removes the silicon nitride film 7 covered with the resist layer 8 from the entire surface of the silicon substrate 1. Although removed, the silicon nitride film 7 formed on the side surface of the trench structure 6 is left as it is as shown in FIGS. 4B and 4D because of anisotropic etching. Next, (b) and (c) of FIG.
And as shown in (d), an impurity diffusion layer 9 is formed in a region not covered with the silicon nitride film 7 by ion implantation or the like.

次に、第5図を参照すると、シリコン基板1の表面上に
残されたシリコン窒化膜4と溝掘構造6の側面に残され
たシリコン窒化膜7とを酸化マスクとして使用し、通常
のLOCOS法によってシリコン窒化膜のない部分を選択的
に酸化し、フィールド分離用の酸化膜10を形成する。
Next, referring to FIG. 5, using the silicon nitride film 4 left on the surface of the silicon substrate 1 and the silicon nitride film 7 left on the side surfaces of the trench structure 6 as an oxidation mask, a normal LOCOS film is formed. By the method, a portion without a silicon nitride film is selectively oxidized to form an oxide film 10 for field separation.

次に、第6図を参照すると、残っているシリコン窒化膜
4および7をエッチング除去し、さらにその下のシリコ
ン酸化膜3および3Aをエッチング除去すると、シリコン
基板1の表面と、溝掘構造6の側面および底面とにおい
て所望の形状のフィールド酸化膜10の形成を完了する。
Next, referring to FIG. 6, the remaining silicon nitride films 4 and 7 are removed by etching, and further the silicon oxide films 3 and 3A thereunder are removed by etching, whereby the surface of the silicon substrate 1 and the trench structure 6 are removed. The formation of the field oxide film 10 having a desired shape is completed on the side surface and the bottom surface.

次に、第7図は、第6図に示した最終工程段階における
半導体装置の斜視図である。第7図に示すように、この
発明の製造方法によれば、シリコン基板1の表面部と溝
掘構造6の側面部および底面部とのそれぞれの所定の領
域にフィールド分離のための酸化膜10がLOCOS法によっ
て自己整合的に形成され、特に表面部のフィールド分離
用酸化膜領域と溝側面部のフィールド分離用酸化膜領域
とがずれなく連結するように自己整合的に形成され、第
7図中のγで示す領域に、トランジスタのリーク電流を
増大させるような急峻な段差は生じない。
Next, FIG. 7 is a perspective view of the semiconductor device in the final process stage shown in FIG. As shown in FIG. 7, according to the manufacturing method of the present invention, the oxide film 10 for field separation is formed in predetermined regions of the surface portion of the silicon substrate 1 and the side surface portion and the bottom surface portion of the trench structure 6. Are formed in a self-aligning manner by the LOCOS method, and in particular, they are formed in a self-aligning manner so that the field isolation oxide film region on the surface portion and the field isolation oxide film region on the trench side surface are connected without displacement. In the region indicated by γ, a steep step that increases the leak current of the transistor does not occur.

なお、上記実施例では、シリコン窒化膜4の上に、シリ
コン窒化膜7が密着するように形成されエッチングの時
間差によってシリコン基板1の平面部にシリコン窒化膜
4を残すように構成したが、これら2つのシリコン窒化
膜4および7の間にさらにシリコン酸化膜を介在させて
もよい。この場合には、第4図に示したシリコン窒化膜
の異方性エッチング時に材料の相違による選択性を利用
することができ、制御は容易になる。
In the above embodiment, the silicon nitride film 7 is formed on the silicon nitride film 4 so as to be in close contact with the silicon nitride film 4, and the silicon nitride film 4 is left on the flat surface of the silicon substrate 1 due to the etching time difference. A silicon oxide film may be further interposed between the two silicon nitride films 4 and 7. In this case, the selectivity due to the difference in material can be utilized during anisotropic etching of the silicon nitride film shown in FIG. 4, and control becomes easy.

また、上記実施例では、第3図に示すようなフォトレジ
スト層8を用いていたが、この層は、多層レジスト法を
用いて除去するのであれば、ポリイミドなどのレジスト
以外の樹脂またはガラスなどの無機物であってもよい。
Although the photoresist layer 8 as shown in FIG. 3 is used in the above embodiment, this layer may be made of resin other than resist such as polyimide or glass if it is removed by the multi-layer resist method. It may be an inorganic substance.

さらに、溝掘構造部6のフィールド酸化膜と対向する他
方の側面は、キャパシタなどの構成領域として用いても
よい。
Further, the other side surface of the trench structure portion 6 facing the field oxide film may be used as a constituent region of a capacitor or the like.

[発明の効果] 以上のように、この発明によれば、半導体基板の平面部
分のフィールド分離領域と、溝掘構造部の側面のフィー
ルド分離領域と底面のフィールド分離領域とを選択酸化
法を用いて自己整合的に形成したので、各フィールド分
離領域間で合わせ余裕による無駄がなく連結され、半導
体装置の集積度を向上させることができる。また、半導
体基板表面とフィールド分離領域との間で段差が生じな
いので、半導体基板上にその後の工程によって形成され
る集積回路のリーク電流を減少させることができる。
[Effects of the Invention] As described above, according to the present invention, the field isolation region on the plane portion of the semiconductor substrate, the field isolation region on the side surface and the field isolation region on the bottom surface of the trench structure are formed by the selective oxidation method. Since they are formed in a self-aligned manner, the field isolation regions are connected without waste due to the alignment margin, and the integration degree of the semiconductor device can be improved. Further, since no step is formed between the surface of the semiconductor substrate and the field isolation region, it is possible to reduce the leak current of the integrated circuit formed on the semiconductor substrate in the subsequent steps.

【図面の簡単な説明】[Brief description of drawings]

第1図〜第6図は、この発明の一実施例である半導体装
置の製造方法の各工程段階を示す図である。 第7図は、この発明の一実施例である半導体装置の製造
方法の最終工程を示す斜視図である。 第8図および第9図は、従来の半導体装置の製造方法を
示す斜視図である。 図において、1はシリコン基板、2,6は溝掘構造、3,3A,
5はシリコン酸化膜、4,7はシリコン窒化膜、8はフォト
レジスト層、9は不純物拡散層、10はフィールド酸化膜
を示す。
1 to 6 are diagrams showing respective process steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 7 is a perspective view showing the final step of the method of manufacturing a semiconductor device according to an embodiment of the present invention. 8 and 9 are perspective views showing a conventional method for manufacturing a semiconductor device. In the figure, 1 is a silicon substrate, 2, 6 are trench structures, 3, 3A,
Reference numeral 5 is a silicon oxide film, 4 and 7 are silicon nitride films, 8 is a photoresist layer, 9 is an impurity diffusion layer, and 10 is a field oxide film.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】溝堀構造部および平面構造部を有する半導
体装置の製造方法であって、 主表面を有する半導体基板を準備する第1の工程と、 前記半導体基板の一部に、活性領域として利用される主
表面と、側面を有する溝を形成する第2の工程と、 前記半導体基板の前記主表面上および前記溝内部の領域
全面にシリコン窒化膜を形成する第3の工程と、 前記半導体基板の前記主表面上に第1のフィールド分離
領域を規定し、前記第1のフィールド分離領域と連続す
るように前記溝の前記側面上に第2のフィールド分離領
域を規定し、前記溝の底部に第3のフィールド分離領域
を規定するように前記シリコン窒化膜を選択的に除去す
る工程と、 選択酸化法により前記第1、第2および第3のフィール
ド分離領域にフィールド酸化膜を形成する第5の工程と
を備えた、半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a trench structure section and a planar structure section, comprising: a first step of preparing a semiconductor substrate having a main surface; and a part of the semiconductor substrate as an active region. A second step of forming a groove having a main surface to be used and a side surface, a third step of forming a silicon nitride film on the main surface of the semiconductor substrate and over the entire region inside the groove, the semiconductor A first field isolation region is defined on the main surface of the substrate, and a second field isolation region is defined on the side surface of the groove so as to be continuous with the first field isolation region, and the bottom of the groove is defined. Selectively removing the silicon nitride film so as to define a third field isolation region, and forming a field oxide film in the first, second and third field isolation regions by a selective oxidation method. And a fifth step, a method of manufacturing a semiconductor device.
【請求項2】前記第2の工程は、 前記半導体基板の前記主表面上に前記溝の開口部を規定
するようにレジストパターンを形成する工程と、 前記開口部から異方性プラズマエッチングを行なう工程
とを含む、特許請求の範囲第1項記載の半導体装置の製
造方法。
2. The second step is a step of forming a resist pattern on the main surface of the semiconductor substrate so as to define an opening of the groove, and anisotropic plasma etching is performed from the opening. The method for manufacturing a semiconductor device according to claim 1, further comprising:
【請求項3】前記第2および第3の工程は、 前記半導体基板の前記主表面上にのみ第1のシリコン窒
化膜を形成する工程と、 前記第1のシリコン窒化膜上および前記溝内部の領域全
面に第2のシリコン窒化膜を形成する工程とを含む、特
許請求の範囲第1項記載の半導体装置の製造方法。
3. The second and third steps include a step of forming a first silicon nitride film only on the main surface of the semiconductor substrate, and a step of forming a first silicon nitride film on the first silicon nitride film and inside the groove. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of forming a second silicon nitride film over the entire surface of the region.
【請求項4】前記第4の工程は、 前記溝内部を充填するように前記シリコン窒化膜の全面
上にフォトレジスト層を形成する工程と、 前記第1のフィールド分離領域を規定するように前記フ
ォトレジスト層をパターニングする工程と、 前記第2のフィールド分離領域を規定するように、前記
溝の内部に、前記第1のフィールド分離領域と連続する
前記溝の前記側面上の部分と、前記フォトレジスト層の
断面とで囲まれかつ前記溝の底部にまで達する垂直な穴
を形成する工程と、 前記主表面上の前記第1のフィールド分離領域と、前記
穴の内部の前記第2のフィールド分離領域とから前記シ
リコン窒化膜をエッチング除去する工程と、 前記フォトレジスト層をすべて除去する工程と、 前記溝の底部の第3のフィールド分離領域から前記シリ
コン窒化膜をエッチング除去する工程とを含む、特許請
求の範囲第1項記載の半導体装置の製造方法。
4. The step of forming a photoresist layer on the entire surface of the silicon nitride film so as to fill the inside of the groove, and the step of defining the first field isolation region. Patterning a photoresist layer, a portion on the side surface of the groove that is continuous with the first field isolation region inside the groove, and defines the second field isolation region; Forming a vertical hole surrounded by the cross section of the resist layer and reaching the bottom of the groove; the first field isolation region on the main surface; and the second field isolation inside the hole. Etching away the silicon nitride film from the region, removing all the photoresist layer, and removing the silicon from the third field isolation region at the bottom of the trench. The nitride film and a step of etching away, a method of manufacturing a semiconductor device as set forth in claim 1, wherein the appended claims.
【請求項5】前記第4の工程は、 前記溝内部を充填するように前記第2のシリコン窒化膜
の全面上にフォトレジスト層を形成する工程と、 前記第1のフィールド分離領域を規定するように前記フ
ォトレジスト層をパターニングする工程と、 前記第2のフィールド分離領域を規定するように、前記
溝の内部に、前記第1のフィールド分離領域と連続する
前記溝の前記側面上の部分と、前記フォトレジスト層の
断面とで囲まれかつ前記溝の底部にまで達する垂直な穴
を形成する工程と、 前記主表面上の前記第1のフィールド分離領域と、前記
穴の内部の前記第2のフィールド分離領域とから前記第
2のシリコン窒化膜をエッチング除去する工程と、 前記フォトレジスト層をすべて除去する工程と、 前記第1のフィールド分離領域から前記第1のシリコン
窒化膜を、前記溝の底部の前記第3のフィールド分離領
域から前記第2のシリコン窒化膜をエッチング除去する
工程とを含む、特許請求の範囲第3項記載の半導体装置
の製造方法。
5. The fourth step is a step of forming a photoresist layer on the entire surface of the second silicon nitride film so as to fill the inside of the groove, and the first field isolation region is defined. Patterning the photoresist layer as described above, and a portion on the side surface of the groove that is continuous with the first field isolation region inside the groove so as to define the second field isolation region. Forming a vertical hole surrounded by the cross section of the photoresist layer and reaching the bottom of the groove; the first field isolation region on the main surface; and the second field inside the hole. Removing the second silicon nitride film from the first field isolation region, removing all of the photoresist layer, and removing the first field isolation region from the first field isolation region. The silicon nitride film, wherein and a step of the third and the second silicon nitride film from the field isolation region in the bottom of the trench is etched away, a method of manufacturing a semiconductor device of the third term recited in the claims.
JP61112017A 1986-04-25 1986-05-14 Method for manufacturing semiconductor device Expired - Lifetime JPH0777231B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61112017A JPH0777231B2 (en) 1986-05-14 1986-05-14 Method for manufacturing semiconductor device
KR1019870002208A KR910007373B1 (en) 1986-04-25 1987-03-12 Semiconductor memory device
US07/590,189 US5182227A (en) 1986-04-25 1990-09-28 Semiconductor device and method for manufacturing the same
US08/112,914 US6028346A (en) 1986-04-25 1993-08-27 Isolated trench semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61112017A JPH0777231B2 (en) 1986-05-14 1986-05-14 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS62266847A JPS62266847A (en) 1987-11-19
JPH0777231B2 true JPH0777231B2 (en) 1995-08-16

Family

ID=14575893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61112017A Expired - Lifetime JPH0777231B2 (en) 1986-04-25 1986-05-14 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0777231B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59936A (en) * 1982-06-25 1984-01-06 Matsushita Electronics Corp Forming method for insulator isolating film

Also Published As

Publication number Publication date
JPS62266847A (en) 1987-11-19

Similar Documents

Publication Publication Date Title
US6064104A (en) Trench isolation structures with oxidized silicon regions and method for making the same
EP0782185B1 (en) Process of fabricating semiconductor device having isolating oxide rising out of groove
JP2791260B2 (en) Method for manufacturing semiconductor device
JPS6273772A (en) Semiconductor device and manufacturing thereof
JPS63284832A (en) Self-alignment of trench isolation structure with implantation region
JP3581505B2 (en) Method for forming element isolation region of semiconductor device
JPH11214499A (en) Fabrication of semiconductor device
JP2745970B2 (en) Method for manufacturing semiconductor device
JP2000150807A (en) Semiconductor device and its manufacture
EP0067412B1 (en) Semiconductor device comprising isolating regions and method of manufacturing the same
JPH05849B2 (en)
JPH0777231B2 (en) Method for manufacturing semiconductor device
JP3134344B2 (en) Semiconductor device
JP3483090B2 (en) Method for manufacturing semiconductor device
GB2345578A (en) A method of manufacturing a semiconductor device including a trench
JP2568638B2 (en) Method for manufacturing semiconductor device
JPH10242264A (en) Manufacture of semiconductor device
KR100361761B1 (en) Method for forming isolating layer of semiconductor device
JPH0396249A (en) Manufacture of semiconductor device
JP3190144B2 (en) Manufacturing method of semiconductor integrated circuit
US6028346A (en) Isolated trench semiconductor device
JPH10256498A (en) Semiconductor storage device and its manufacture
KR100273244B1 (en) Method for fabricating isolation region of semiconductor device
JPH08330252A (en) Manufacture of semiconductor device
JPH01114042A (en) Manufacture of semiconductor device