JPH0775247A

JPH0775247A - 電池保護回路

Info

Publication number: JPH0775247A
Application number: JP22095793A
Authority: JP
Inventors: Hisashi Uchida; 久内田; Isao Kuribayashi; 功栗林
Original assignee: A&T Battery Corp; Taiyo Yuden Co Ltd
Current assignee: A&T Battery Corp; Taiyo Yuden Co Ltd
Priority date: 1993-09-06
Filing date: 1993-09-06
Publication date: 1995-03-17

Abstract

(57)【要約】【目的】回路内の電流消費を低く抑えた電池保護回路
を提供すること。【構成】分圧回路、過放電検出回路、過充電検出回路
及び過電流検出回路等の主要回路を集積回路素子（Ｉ
Ｃ）３０内に形成し、外界の湿度の影響を受けないよう
にすると共に、ＩＣ３０内に形成された回路において電
池の両端子間に形成される電流路に介在する抵抗器のう
ちの少なくとも１つの抵抗器は、２Ｍオーム以上の高抵
抗値に設定した。【効果】回路内における電流消費を従来に比べて低減
することができると共に、これらの抵抗器が外界の湿度
の影響を受けて抵抗値の変動を引き起こすことがなく、
電池に対する高い保護精度を維持することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電池の過放電状態若し
くは過充電状態を検出し、電池と上位装置との間の接続
を断続する電池保護回路に関するものである。

【０００２】

【従来の技術】従来、２次電池を複数個直列接続して、
ケース内に収納したバッテリーパックが多種の電子機器
に使用されている。このようなバッテリーパックを使用
することより、電池単体を扱う場合よりも取扱いが簡単
になると共に、電子機器におけるバッテリー収納部の構
成が簡単になるという利点がある。

【０００３】２次電池としては、従来、鉛蓄電池、ニッ
ケル−カドミウム電池、ニッケル−水素電池等がある
が、近年、移動体通信機、ラップトップ型パソコン、ノ
ートブック型パソコン、パームトップ型パソコン、一体
型ビデオカメラ、ポータブルＣＤプレーヤー、ＭＤプレ
ーヤー、ＤＣＣプレーヤー、ポータブルワープロ、ヘッ
ドフォンステレオ、コードレス電話、セルラー電話等の
電子機器の小型化、軽量化を図る上で、これらの電子機
器の電源としての２次電池の高容量化が要望され、リチ
ウムイオンをドープ・脱ドープできる炭素質材料を用い
たリチウムイオン２次電池（例えば、特公平４−２４８
３１号公報等）が、負極にリチウム金属又はその合金を
使用したリチウム２次電池に比して、安全性の点で格段
に優れており、高エネルギー密度を得られることから注
目されている。

【０００４】上記、リチウムイオン２次電池は、電圧
１．２Ｖの２次電池としてのニッケル−カドミウム電
池、ニッケル−水素吸蔵合金電池、電圧２．０Ｖの鉛蓄
電池に比して、軽量且つ高容量であり、平均電圧が３．
５Ｖ〜３．６Ｖと高く、さらに放電電圧が傾斜してお
り、残量表示が可能である利点がある。また、電池形状
としては、円筒形、薄型、ボタン型等がある。

【０００５】しかしながら、かかるリチウムイオン２次
電池は、電解質溶液の電気化学的安定性の点で、電池電
圧４．５Ｖ以上において、溶液に使用される溶媒が分解
し、ガス発生を伴い、電池内圧が上昇し、ガス開放のラ
プチャーが作動する。通常の使用下では、セル当たり
４．５Ｖを越えず、４．４Ｖ〜４．３Ｖの領域において
過充電を防止することが望ましく、またカットオフ電圧
をセル当たり２．７Ｖ〜２．５Ｖにするが、２．０Ｖ以
下では使用する集電体と炭素質材料との組合せにより、
集電体の溶解が起こることもあるので、かかる過放電を
回避する必要がある。

【０００６】このようなリチウムイオン２次電池を用い
たバッテリーパックにおいては、例えば図２に示すよう
な電池保護回路を内蔵したものが知られている。図２に
おいて、１はリチウムイオン２次電池（以下、電池と称
する）、１０は電池保護回路、ＩＣ１は過放電検出回路
が構成された集積回路素子、ＩＣ２は過充電検出回路が
構成された集積回路素子、１１は第１のスイッチング回
路、１２は第２のスイッチング回路、１３は過電流検出
回路、101,102 はＮチャネルのＦＥＴである。

【０００７】ＦＥＴ101,102 はスイッチング素子として
使用されるもので、電池側の負極端子ＧＮＤ１と上位装
置側の負極端子ＧＮＤ２との間に直列に接続され、ＦＥ
Ｔ101 は集積回路素子ＩＣ１の出力信号に基づいてスイ
ッチング回路１１から出力される論理信号によってオン
・オフ状態が切替えられる。また、ＦＥＴ102 は集積回
路素子ＩＣ２の出力信号に基づいてスイッチング回路１
２から出力される論理信号によってオン・オフ状態が切
替えられる。

【０００８】集積回路素子ＩＣ１，ＩＣ２は同一のＩＣ
からなり、図３に示すように、定電圧発生回路Ａ、比較
器ＯＰ、ＰチャネルＭＯＳ型の電界効果トランジスタ
（以下、ＦＥＴと称する）Ｑ１、ＮチャネルＭＯＳ型の
ＦＥＴＱ２〜Ｑ４、及び抵抗器Ｒ１〜Ｒ４によって構成
されている。

【０００９】各集積回路素子ＩＣ１，ＩＣ２において、
定電圧発生回路Ａは入力端子ＩＮ１，ＩＮ２間に印加さ
れる電圧から所定の基準電圧Ｖthを生成し、この基準電
圧Ｖthは比較器ＯＰの反転入力端子に印加されている。
ここで、過放電検出回路を構成する集積回路素子ＩＣ１
の基準電圧Ｖthは、電池１の放電時の放電可能最低電圧
よりもやや高い電圧値に対応した値に設定され、過充電
検出回路を構成する集積回路素子ＩＣ２の基準電圧Ｖth
は、電池１の充電時の充電可能最大電圧よりもやや低い
電圧値に対応した値に設定されている。

【００１０】比較器ＯＰの非反転入力端子は抵抗器Ｒ１
を介して入力端子ＩＮ１に接続されると共に、抵抗器Ｒ
２，Ｒ３を介して入力端子ＩＮ２に接続されている。さ
らに、比較器ＯＰの出力端子はＦＥＴＱ１，Ｑ２のゲー
トに接続されている。

【００１１】ＦＥＴＱ１のソースは入力端子ＩＮ１に接
続され、ドレインは抵抗器Ｒ４を介してＦＥＴＱ２のド
レイン及びＦＥＴＱ３，Ｑ４のゲートに接続されてい
る。また、ＦＥＴＱ２〜Ｑ４のそれぞれのソースは入力
端子ＩＮ２に接続され、ＦＥＴＱ３のドレインは出力端
子ＯＵＴに、またＦＥＴＱ４のドレインは抵抗器Ｒ２，
Ｒ３の接続点にそれぞれ接続されている。

【００１２】一方、集積回路素子ＩＣ１の入力端子ＩＮ
１は、抵抗器103 を介して電池１側の正極端子Ｔ１及び
上位装置側の正極端子Ｔ２に接続されると共に、入力端
子ＩＮ２は負極端子ＧＮＤ１及びＦＥＴ101 のソースに
接続され、出力端子ＯＵＴは抵抗器104 を介して正極端
子Ｔ１に接続されている。また、集積回路素子ＩＣ２の
入力端子ＩＮ１は、抵抗器105 を介して正極端子Ｔ２に
接続されている。さらに、集積回路素子ＩＣ２の入力端
子ＩＮ２は、ＦＥＴ101 のドレイン及びＦＥＴ102 のド
レインに接続されている。

【００１３】第１のスイッチング回路１１は、Ｎ型のト
ランジスタ111 、Ｐ型のトランジスタ112 、及び抵抗器
113 〜118 によって構成され、トランジスタ111 のベー
スは抵抗器113 を介して集積回路素子ＩＣ１の出力端子
ＯＵＴに接続され、コレクタは抵抗器114 を介してトラ
ンジスタ112 のベースに接続されると共に抵抗器115を
介して正極端子Ｔ１に接続されている。さらに、トラン
ジスタ111 のエミッタは抵抗器116 を介して負極端子Ｇ
ＮＤ１に接続されている。また、トランジスタ112 のエ
ミッタは抵抗器117 を介して正極端子Ｔ１に接続され、
コレクタはＦＥＴ101 のゲートに接続されると共に抵抗
器118 を介して負極端子ＧＮＤ１に接続されている。

【００１４】第２のスイッチング回路１２は、Ｐ型のト
ランジスタ121 、及び抵抗器122 〜125 によって構成さ
れ、トランジスタ121 のベースは抵抗器122 を介して集
積回路素子ＩＣ２の出力端子ＯＵＴの接続されると共に
抵抗器123 を介してそのエミッタに接続されている。さ
らに、トランジスタ121 のエミッタは抵抗器124 を介し
て正極端子Ｔ２に接続され、コレクタは抵抗器125 を介
して負極端子ＧＮＤ２に接続されている。また、正極端
子Ｔ２と負極端子ＧＮＤ２との間にはコンデンサ108 が
接続されている。

【００１５】過電流検出回路１３は、ＮチャネルのＦＥ
Ｔ131,132 、抵抗器134 〜136 、及びコンデンサ138 に
よって構成され、ＦＥＴ131 のドレインは正極端子Ｔ２
に接続され、ゲートは抵抗器134 を介してそのソースに
接続されている。ＦＥＴ132のゲートはＦＥＴ131 のゲ
ートに接続されると共に、抵抗器135 を介してＦＥＴ10
1 のドレインに接続されている。さらに、ＦＥＴ132 の
ドレイン・ソース間にはコンデンサ138 及び抵抗器136
が直列に接続され、ドレインは集積回路素子ＩＣ１の出
力端子ＯＵＴに、またソースは負極端子ＧＮＤ１にそれ
ぞれ接続されている。

【００１６】前述の構成によれば、通常使用時、即ち電
池１を電池保護回路を介して上位装置に接続したときに
は、ＦＥＴ101,102 はオン状態に維持されている。即
ち、過放電検出回路を構成する集積回路素子ＩＣ１にお
いては、電池１の端子間電圧が抵抗器Ｒ１，Ｒ２によっ
て分圧され、電圧Ｖ１として比較器ＯＰの非反転入力端
子に印加されている。このとき、電圧Ｖ１は基準電圧Ｖ
thよりも高いので、比較器ＯＰはハイレベルの電圧Ｖ２
を出力する。これにより、ＦＥＴＱ１，Ｑ３，Ｑ４はオ
フ状態、ＦＥＴＱ２はオン状態となる。従って、集積回
路素子ＩＣ１の出力端子ＯＵＴは、オープン状態になっ
ている。

【００１７】これにより、第１のスイッチング回路１１
においては、トランジスタ111 のベース・エミッタ間に
は所定の順バイアス電圧が印加され、トランジスタ111
はオン状態となり、これに伴いトランジスタ112 のベー
ス・エミッタ間にも所定の順バイアス電圧が印加され、
トランジスタ112 はオン状態となっている。これによ
り、ＦＥＴ101 のゲート・ソース間は順バイアスされ、
ＦＥＴ101 はオン状態に維持される。

【００１８】また、過充電検出回路を構成する集積回路
素子ＩＣ２においては、電池１の端子間電圧が抵抗器Ｒ
１，Ｒ２によって分圧され、電圧Ｖ１として比較器ＯＰ
の非反転入力端子に印加されている。このとき、電圧Ｖ
１は基準電圧Ｖthよりも低いので、比較器ＯＰはローレ
ベルの電圧Ｖ２を出力する。これにより、ＦＥＴＱ１，
Ｑ３，Ｑ４はオン状態、ＦＥＴＱ２はオフ状態となる。
従って、集積回路素子ＩＣ２の出力端子ＯＵＴは、その
入力端子ＩＮ２に接続されている。

【００１９】これにより、第２のスイッチング回路１２
においては、トランジスタ121 のベース・エミッタ間に
は所定の順バイアス電圧が印加され、トランジスタ121
はオン状態となり、ＦＥＴ102 のゲート・ソース間は順
バイアスされ、ＦＥＴ102 はオン状態に維持される。

【００２０】一方、電池１が過放電状態となったときに
は、ＦＥＴ101 がオフ状態となり、電池１から負荷への
通電を遮断する。

【００２１】即ち、電池１が過放電状態になったときに
は、集積回路素子ＩＣ１において、比較器ＯＰの非反転
入力端子に印加される電圧Ｖ１が基準電圧Ｖth以下にな
り、比較器ＯＰからローレベルの電圧Ｖ２が出力され
る。これにより、ＦＥＴＱ１，Ｑ３，Ｑ４はオン状態、
ＦＴＱ２がオフ状態となり、過放電検出回路１２ａの出
力端子ＯＵＴは、その入力端子ＩＮ２に接続される。従
って、トランジスタ111,112 はオフ状態となる。これに
より、ＦＥＴ101 のゲート・ソース間電圧はほぼ同電位
となってＦＥＴ101 はオフ状態となり、電池１から負荷
への通電を遮断する。

【００２２】また、電池１が過充電状態になったときに
は、ＦＥＴ102 がオフ状態となり、充電器等の上位装置
から電池１への通電を遮断する。

【００２３】即ち、電池１が過充電状態になったときに
は、電池１の端子間電圧が抵抗器Ｒ１，Ｒ２によって分
圧された電圧Ｖ１は基準電圧Ｖthよりも高いので、比較
器ＯＰはハイレベルの電圧Ｖ２を出力する。これによ
り、ＦＥＴＱ１，Ｑ３，Ｑ４はオフ状態、ＦＥＴＱ２は
オン状態となる。従って、集積回路素子ＩＣ２の出力端
子ＯＵＴは、オープン状態になり、トランジスタ121 が
オフ状態になると共にＦＥＴ102 がオフ状態となり、充
電器等の上位装置から電池１への通電が遮断される。

【００２４】さらに、ＦＥＴ101 のソース・ドレイン間
に所定値以上の電流が流れる過電流状態になったときに
は、ＦＥＴ132 がオン状態に切り替わることによりＦＥ
Ｔ101 をオフ状態とし、電池１から負荷への通電、或い
は充電器から電池への通電が遮断される。

【００２５】即ち、ＦＥＴ131 と抵抗器134 によって構
成される定電流回路によって抵抗器135 に所定の定電流
が流されており、このときのＦＥＴ132 のゲート・ソー
ス間電圧は抵抗器135 の端子間電圧と、ＦＥＴ101 のオ
ン抵抗によるドレイン・ソース間電圧との和になってい
る。ここで、前述した定電流回路を流れる電流値及び抵
抗器135 の抵抗値は、ＦＥＴ101 に許容最大値以上の電
流が流れたときにＦＥＴ132 がオン状態となるように設
定されている。

【００２６】前述したように、電池１が過放電状態或い
は過充電状態となったときにこれに対応してＦＥＴ101,
102 がオフ状態となり、電池１から負荷への通電又は充
電器から電池１への通電が遮断されるので、電池１の劣
化或いは破損を防止することができる。さらに、電圧低
下による負荷装置の誤動作を回避することができる。

【００２７】

【発明が解決しようとする課題】しかしながら、前述し
た従来の電池保護回路１０においては、電池保護回路１
０における消費電流が多いため、通常使用時における電
池１の消耗が激しいと共に、過放電状態となりＦＥＴ10
2 がオフした後にも第２のスイッチング回路１２を介し
て電流が消費されるので、電池１の放電がさらに進み、
電池１の劣化或いは破壊を招く恐れがあった。

【００２８】即ち、通常使用時においては、例えば過電
流検出回路１３の定電流回路を介して電流消費が行わ
れ、過放電時においては、例えば第２のスイッチング回
路１２の抵抗器124 、トランジスタ121 、抵抗器125 か
ら形成される電流路、及び抵抗器124 、抵抗器123,122
から形成される電流路を介して電流消費が行われる。こ
こで、これらの電流路に介在される抵抗器の抵抗値を高
く設定しておけば電流消費量を極めて少なくすることが
できるが、高抵抗にした場合、湿度の影響を受けて抵抗
値の変動が激しくなり、回路動作における精度が低下し
てしまうため、高抵抗を使用できなかった。

【００２９】本発明の目的は上記の問題点に鑑み、回路
内の電流消費を低く抑えた電池保護回路を提供すること
にある。

【００３０】

【課題を解決するための手段】本発明は上記の目的を達
成するために、請求項１では、保護対象となる電池から
電流供給を受け、該電池の端子間電圧を複数の抵抗器よ
りなる分圧回路により分圧し、該分圧した電圧に基づい
て前記電池の過充電状態若しくは過放電状態を検出する
と共に、該検出結果に基づいて前記電池と上位装置との
間の接続を断続する電池保護回路において、前記電池の
両端子間に形成される電流路に介在する抵抗器のうちの
少なくとも１つの抵抗器は、所定値以上の高抵抗値を有
すると共に、少なくとも前記高抵抗値を有する抵抗器
は、外部から遮断された密閉容器内に集積回路化して形
成されている電池保護回路を提案する。

【００３１】また、請求項２では、請求項１記載の電池
保護回路において、少なくとも過放電検出時に前記分圧
回路への通電を遮断する遮断回路を設けた電池保護回路
を提案する。

【００３２】

【作用】本発明の請求項１によれば、電池の両端子間に
形成される電流路に介在する抵抗器のうちの少なくとも
１つの抵抗器は、所定値以上の高抵抗値を有するので、
該電流路を流れる電流は前記高抵抗値を有する抵抗器の
値の反比例して少なくなる。また、前記高抵抗値を有す
る抵抗器は、外部から遮断された密閉容器内に集積回路
化して形成されているので、周囲の湿度の影響を受けて
抵抗値が大幅に変動することがない。

【００３３】また、請求項２によれば、少なくとも過放
電検出時には遮断回路によって前記分圧回路への通電が
遮断され、前記分圧回路による電流消費が回避される。

【００３４】

【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は本発明の一実施例を示す構成図、図４は
一実施例における集積回路を示す構成図である。図にお
いて、１は従来例と同様の電池、２０は電池保護回路で
ある。

【００３５】電池保護回路２０は、ＮチャネルのＦＥＴ
２１，２２、ＰチャネルのＦＥＴ２３、抵抗器２４〜２
６、コンデンサ２７，２８、ヒューズ２９及び電池状態
検出用の集積回路素子（以下、ＩＣと称する）３０から
構成されている。

【００３６】ＦＥＴ２１，２２はスイッチング素子とし
て使用されるもので、電池側の負極端子ＧＮＤ１と上位
装置側の負極端子ＧＮＤ２との間に直列に接続され、Ｆ
ＥＴ２１はＩＣ３０の第１の出力端子Ｇ１から出力され
る論理信号によってオン・オフ状態が切替えられる。ま
た、ＦＥＴ２２はＩＣ３０の第２の出力端子Ｇ２から出
力される論理信号によってオン・オフ状態が切替えられ
る。

【００３７】即ち、ＦＥＴ２１のソースは負極端子ＧＮ
Ｄ１、ＩＣ３０の負極端子Ｇ及びＦＥＴ２３のゲートに
それぞれ接続され、ゲートはＩＣ３０の第１の出力端子
Ｇ１に接続されている。さらにＦＥＴ２１のドレインは
ＦＥＴ２２のドレインに接続されると共に抵抗器２６を
介してＩＣ３０の過電流検出端子ＣＤに接続されてい
る。また、ＦＥＴ２２のソースは負極端子ＧＮＤ２に接
続されると共に、抵抗器２５を介してそのゲート及びＦ
ＥＴ２３のドレインに接続されている。

【００３８】ＩＣ３０の第２の出力端子Ｇ２はＦＥＴ２
３のソースに接続され、電圧入力端子Ｖ＋は抵抗器２４
を介して電池側の正極端子Ｔ１及びヒューズ２９の一端
に接続されると共に、コンデンサ２７を介して負極端子
ＧＮＤ１に接続されている。さらに、ヒューズ２９の一
端と負極端子ＧＮＤ２との間にはコンデンサ２８が接続
されると共に、ヒューズ２９の他端は上位装置側の正極
端子Ｔ２に接続されている。

【００３９】また、ＩＣ３０は図４に示すようにモール
ド処理され外界から遮断されたパッケージ内に形成さ
れ、図５に示すように、分圧回路３１、過放電検出回路
３２、過充電検出回路３３、定電流回路３４、過電流検
出回路３５、ＮＡＮＤ回路３６及びＮＯＴ回路３７から
構成されている。

【００４０】分圧回路３１は、ＰチャネルのＦＥＴ311
、ＮチャネルのＦＥＴ312 、及び抵抗器313 〜316 に
よって構成され、抵抗器313 はトリミング処理によって
可変できるように形成されている。さらに、これらの抵
抗器313 〜316 のうち少なくとも抵抗器314,315 は２×
１０⁶ オーム以上の高抵抗値を有している。抵抗器313,
314,315,316 は記述の順に直列接続され、抵抗器313 の
一端側が電圧入力端子に、また抵抗器316 の他端側がＦ
ＥＴ312 のドレインに接続されている。さらに、ＦＥＴ
312 のソースは接地されると共に負極端子Ｇに接続さ
れ、ＦＥＴ311 のソースは電圧入力端子Ｖ＋に、またそ
のドレインは抵抗器313 の他端にそれぞれ接続されてい
る。

【００４１】過放電検出回路３２は、比較器321 、ＮＯ
Ｔ回路322 、ＰチャネルのＦＥＴ323 、定電流回路324
、及びコンデンサ325 から構成されている。比較器321
はイネーブル端子Ｅを有し、イネーブル端子Ｅへの印
加電圧がローレベルのとき動作状態となる。比較器321
の非反転入力端子は抵抗器314 と抵抗器315 の接続点に
接続され、反転入力端子には所定の基準電圧Ｖref1が印
加されている。さらに、比較器321 の出力端子はＮＯＴ
回路322 を介してＦＥＴ323 のゲートに接続されてい
る。ＦＥＴ323 のソースは電圧入力端子Ｖ＋に接続さ
れ、ドレインは並列接続された定電流回路324 並びにコ
ンデンサ325 を介して接地されると共に、ＮＡＮＤ回路
３６の一方の入力端子に接続されている。

【００４２】過充電検出回路３３は、比較器331 、ＮＯ
Ｔ回路332 〜334 、ＰチャネルのＦＥＴ325 、定電流回
路326 、及びコンデンサ327 から構成されている。比較
器331 はイネーブル端子Ｅを有し、イネーブル端子Ｅへ
の印加電圧がローレベルのとき動作状態となる。比較器
331 の非反転入力端子は抵抗器315 と抵抗器316 の接続
点に接続され、反転入力端子には所定の基準電圧Ｖref2
が印加されている。さらに、比較器331 の出力端子はＦ
ＥＴ335 のゲートに接続されると共にＮＯＴ回路332 を
介してＦＥＴ311 のゲートに接続されている。ＦＥＴ33
5 のソースは電圧入力端子Ｖ＋に接続され、ドレインは
並列接続された定電流回路336 並びにコンデンサ337 を
介して接地されると共に、直列接続されたＮＯＴ回路33
3,334 を介して第２の出力端子Ｇ２に接続されている。

【００４３】定電流回路３４は、比較器341 、Ｎチャネ
ルのＦＥＴ342 、ＰチャネルのＦＥＴ343 〜345 及び抵
抗器346 から構成され、抵抗器346 はトリミング処理に
よって可変できるように形成されている。さらに、この
抵抗器346 は、例えば２×１０⁶ オーム以上の高抵抗値
を有している。

【００４４】比較器341 はイネーブル端子Ｅを有し、イ
ネーブル端子Ｅへの印加電圧がローレベルのとき動作状
態となる。比較器341 の反転入力端子はＦＥＴ342 のソ
ースに接続されると共に抵抗器346 を介して接地され、
非反転入力端子には所定の基準電圧Ｖref3が印加されて
いる。さらに、比較器341 の出力端子はＦＥＴ342 のゲ
ートに接続されている。また、ＦＥＴ343 のドレインは
ＦＥＴ342 のドレインに接続されると共に、ゲートはＦ
ＥＴ344 のゲート及びドレインに接続され、ＦＥＴ344
のソースはＦＥＴ345 のゲートに接続されている。さら
に、３つのＦＥＴ343,344,345 のソースは電圧入力端子
Ｖ＋に接続されている。

【００４５】過電流検出回路３５は、比較器351 、ＮＯ
Ｔ回路352 〜354 、ＰチャネルのＦＥＴ355 、定電流回
路356 、コンデンサ357 及び抵抗器358 から構成されて
いる。比較器351 はイネーブル端子Ｅを有し、イネーブ
ル端子Ｅへの印加電圧がローレベルのとき動作状態とな
る。比較器351 の反転入力端子はＦＥＴ345 のドレイン
及びＮＯＴ回路353 の入力端子に接続されると共に抵抗
器318 を介して過電流検出端子ＣＤに接続され、非反転
入力端子には所定の基準電圧Ｖref4が印加されている。
さらに、比較器331 の出力端子はＮＯＴ回路352 を介し
てＦＥＴ355 のゲートに接続されている。ＦＥＴ355 の
ソースは電圧入力端子Ｖ＋に接続され、ドレインは並列
接続された定電流回路356 並びにコンデンサ357 を介し
て接地されると共に、ＮＡＮＤ回路３６の他方の入力端
子に接続されている。また、ＮＯＴ回路353 の出力端子
はＦＥＴ312 のゲートに接続されると共に、ＮＯＴ回路
354 を介して各比較器321,331,341,351 のイネーブル端
子Ｅに接続されている。さらに、ＮＡＮＤ回路３６の出
力端子は、ＮＯＴ回路３７を介して第１の出力端子Ｇ１
に接続されている。

【００４６】一方、定電流回路３４はＦＥＴ345 を介し
て過電流検出回路３５の抵抗器358に対して、例えば
１．１μＡの定電流を流すように設定され、３つの定電
流回路324,336,356 はそれぞれ１０ｎＡの定電流を流す
ものである。

【００４７】次に、前述の構成よりなる本実施例の動作
を図６のタイミングチャートに基づいて説明する。電池
１の端子間電圧Ｖbtが過放電検出基準電圧以上であり、
過充電検出基準電圧以下で、且つ過電流検出端子ＣＤへ
の印加電圧ＶCDが過電流検出基準電圧以下となる通常状
態（図６中の(a) の状態）の場合、ＦＥＴ２１及びＦＥ
Ｔ２２はオン状態となり電池１の充放電を自由に行うこ
とができる。

【００４８】例えば、過放電検出基準電圧が２．３Ｖ
に、また過充電検出基準電圧が４．３５Ｖになるように
抵抗器２４及び抵抗器313 〜316 の値をそれぞれ設定
し、過電流検出基準電圧が０．２Ｖになるように抵抗器
２６の抵抗値を設定した場合、前述した通常状態のとき
には、過電流検出回路３５において、ＮＯＴ回路353 の
入力端子への印加電圧がその入力しきい値電圧より低く
なるため、ＮＯＴ回路353の出力はハイレベルとなる。
これにより、分圧回路３１のＦＥＴ312 はオン状態とな
り抵抗器313 〜316 による電池電圧の分圧が行われる。
さらに、各比較器321,331,341,351 のイネーブル端子Ｅ
にローレベルの電圧が印加され、各比較器321,331,341,
351 は通常動作を行う。また、比較器351 の反転入力端
子への印加電圧は基準電圧Ｖref4よりも低くなるため、
その出力はハイレベルとなる。これにより、ＦＥＴ355
はオン状態となりＮＡＮＤ回路３６の他方の入力端子に
はハイレベルの電圧が印加される。また、ＦＥＴ355 が
オン状態のときにこれを流れる電流は定電流回路356 に
よって規制されるので、消費電流が低減される。

【００４９】一方、過放電検出回路３２においては、比
較器321 の非反転入力端子への印加電圧は基準電圧Ｖre
f1よりも高くなるため、その出力はハイレベルとなりＦ
ＥＴ323 はオン状態となる。これにより、ＮＡＮＤ回路
３６の一方の入力端子にハイレベルの電圧が印加され、
ＮＡＮＤ回路の出力はローレベルとなり、ＦＥＴ２１は
オン状態となる。また、ＦＥＴ323 がオン状態のときに
これを流れる電流は定電流回路324 によって規制される
ので、消費電流が低減される。

【００５０】さらに、過充電検出回路３３においては、
比較器331 の非反転入力端子への印加電圧は基準電圧Ｖ
ref2よりも低くなるため、その出力はローレベルとなり
ＦＥＴ335 はオン状態となる。これにより、第２の出力
端子からハイレベルの電圧が出力されるためＦＥＴ２３
及びＦＥＴ２２はオン状態となる。また、ＦＥＴ335が
オン状態のときにこれを流れる電流は定電流回路336 に
よって規制されるので、消費電流が低減される。さらに
このとき、比較器331 の出力がローレベルであるため、
分圧回路３１のＦＥＴ311 がオン状態となり、抵抗器31
3 の両端はＦＥＴ311 によって短絡され、過充電検出基
準電圧が４．３５Ｖに設定される。

【００５１】また、電池１の端子間電圧Ｖbtが過放電検
出基準電圧を下回る放電禁止状態（図６中の(b) の状
態）のときは、ＦＥＴ２１がオフ状態となり電池１の放
電が禁止される。

【００５２】即ち、電池１の端子間電圧が２．３Ｖを下
回ると、過放電検出回路３２において、比較器321 の非
反転入力端子への印加電圧は基準電圧Ｖref1よりも低く
なるため、その出力はローレベルとなりＦＥＴ323 はオ
フ状態となる。これにより、ＮＡＮＤ回路３６の一方の
入力端子にローレベルの電圧が印加され、ＮＡＮＤ回路
の出力はハイレベルとなり、ＦＥＴ２１はオフ状態とな
る。ここで、定電流回路324 とコンデンサ325 から構成
される遅延回路によって、ＦＥＴ323 がオンからオフ状
態に切り替わった後、ＦＥＴ323 のドレインの電圧がハ
イレベルからローレベルに切り替わるまでに所定時間
ｔ、例えば０．５〜５．０ｍｓｅｃ程度の時間がかかる
ように設定され、チャタリング等の誤動作を防止してい
る。

【００５３】さらにこのとき、ＦＥＴ２１がオフ状態と
なることにより、過電流検出端子ＣＤへの印加電圧ＶCD
が過電流検出基準電圧を越える。このため、ＮＯＴ回路
353からローレベルの電圧が出力され、分圧回路３１の
ＦＥＴ312 がオフ状態にされると共に、各比較器321,33
1,341,351 の動作が停止される。これにより、分圧回路
３１及び各比較器321,331,341,351 における消費電流が
大幅に低減され、ＩＣ３０における消費電流は例えば
０．５μＡ以下とされ、電池１の消耗が従来に比べて大
幅に低減される。

【００５４】また、充電器の接続により電池１への充電
が行われ（図６中の(c) の充電器接続状態）、電池１の
端子間電圧Ｖbtが過充電検出基準電圧ＶCDを越える充電
禁止状態（図６中の(d) の状態）になったときは、ＦＥ
Ｔ２２がオフ状態となり電池１への充電が停止される。

【００５５】即ち、電池１の端子間電圧Ｖbtが４．３５
Ｖを越えると、過充電検出回路３３において、比較器33
1 の非反転入力端子への印加電圧は基準電圧Ｖref2より
も高くなるため、その出力はハイレベルとなりＦＥＴ33
5 はオフ状態となる。これにより、第２の出力端子から
ローレベルの電圧が出力されるためＦＥＴ２３及びＦＥ
Ｔ２２はオフ状態となる。このとき、比較器331 の出力
がハイレベルであるため、分圧回路３１のＦＥＴ311 は
オフ状態となり、ＦＥＴ311 による抵抗器313の両端間
の短絡が解除され、過充電検出基準電圧は例えば４．０
Ｖに切り替えられ、誤動作が防止される。さらに、定電
流回路336 とコンデンサ337 から構成される遅延回路に
よって、ＦＥＴ335 がオンからオフ状態に切り替わった
後、ＦＥＴ335 のドレインの電圧がハイレベルからロー
レベルに切り替わるまでに所定時間ｔ、例えば０．５〜
５．０ｍｓｅｃ程度の時間がかかるように設定され、チ
ャタリング等の誤動作を防止している。

【００５６】また、通常状態での放電中に過電流が流れ
る過電流状態（図６中の(e) の状態）になった場合に
は、ＦＥＴ２１がオフ状態となり電池１の放電が禁止さ
れる。

【００５７】即ち、過電流状態となったときにはＦＥＴ
２１のオン抵抗値が増加してそのソースドレイン間の電
圧が上昇する。このため、過電流検出端子ＣＤへの印加
電圧ＶCDは過電流検出基準電圧を越えるので、ＮＯＴ回
路353 からローレベルの電圧が出力される。これによ
り、前述と同様に分圧回路３１のＦＥＴ312 がオフ状態
にされると共に、各比較器321,331,341,351 の動作が停
止され、分圧回路３１及び各比較器321,331,341,351 に
おける消費電流が大幅に低減される。従って、ＩＣ３０
における消費電流は０．５μＡ以下とされ、電池１の消
耗が従来に比べて大幅に低減される。

【００５８】さらに、ＩＣ３０内の各回路において前述
したように高抵抗値の抵抗器を使用しているので、従来
に比べて回路の消費電流を低減することができると共
に、これらの抵抗器はＩＣ３０内に密閉して設けられて
いるので、外界の湿度の影響を受けて抵抗値の変動を引
き起こすことがなく、電池１に対する高い保護精度を維
持することができる。また、従来よりも電池の寿命、即
ち連続使用可能時間を延ばすことができることは言うま
でもない。

【００５９】

【発明の効果】以上説明したように本発明の請求項１に
よれば、電池の両端子間に形成される電流路に介在する
抵抗器のうちの少なくとも１つの抵抗器は、所定値以上
の高抵抗値を有するので、回路内における電流消費を従
来に比べて低減することができると共に、これらの抵抗
器は密閉容器内に集積化して形成されているので、外界
の湿度の影響を受けて抵抗値の変動を引き起こすことが
なく、電池に対する高い保護精度を維持することができ
る。また、電池保護回路内の電流消費が低減されるの
で、該保護回路をバッテリーパック等に内蔵した場合、
従来よりも電池の寿命、即ち連続使用可能時間を延ばす
ことができるという非常に優れた効果を奏するものであ
る。

【００６０】さらに、請求項２によれば、上記の効果に
加えて、少なくとも過放電検出時には遮断回路によって
前記分圧回路への通電が遮断され、前記分圧回路による
電流消費が回避されるので、過放電時における電池の消
耗が抑制され、電池の劣化をさらに低減することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図

【図２】従来例の電池保護回路を示す構成図

【図３】従来例における集積回路ＩＣを示す構成図

【図４】本発明の一実施例における集積回路素子を示す
外観図

【図５】本発明の一実施例における集積回路を示す構成
図

【図６】本発明の一実施例の動作を説明するタイミング
チャート

【符号の説明】

１…電池、２０…電池保護回路、２１〜２３…ＦＥＴ、
２４〜２６…抵抗器、２７，２８…コンデンサ、２９…
ヒューズ、３０…集積回路素子、３１…分圧回路、311,
312 …ＦＥＴ、313 〜316 …抵抗器、３２…過放電検
出回路、321 …比較器、322 …ＮＯＴ回路、323 …ＦＥ
Ｔ、324 …定電流回路、325 …コンデンサ、３３…過充
電検出回路、331 …比較器、332 〜334 …ＮＯＴ回路、
325 …ＦＥＴ、326 …定電流回路、327 …コンデンサ、
３４…定電流回路、341 …比較器、342,343 〜345 …Ｆ
ＥＴ、346 …抵抗器、３５…過電流検出回路、351 …比
較器、352 〜354 …ＮＯＴ回路、355 …ＦＥＴ、356 …
定電流回路、357 …定電流回路、358 …抵抗器。

Claims

【特許請求の範囲】

【請求項１】保護対象となる電池から電流供給を受
け、該電池の端子間電圧を複数の抵抗器よりなる分圧回
路により分圧し、該分圧した電圧に基づいて前記電池の
過充電状態若しくは過放電状態を検出すると共に、該検
出結果に基づいて前記電池と上位装置との間の接続を断
続する電池保護回路において、前記電池の両端子間に形成される電流路に介在する抵抗
器のうちの少なくとも１つの抵抗器は、所定値以上の高
抵抗値を有すると共に、少なくとも前記高抵抗値を有する抵抗器は、外部から遮
断された密閉容器内に集積回路化して形成されているこ
とを特徴とする電池保護回路。
【請求項２】少なくとも過放電検出時に前記分圧回路
への通電を遮断する遮断回路を設けたことを特徴とする
請求項１記載の電池保護回路。