JPH077503A - 時分割多重データのセル化回路 - Google Patents
時分割多重データのセル化回路Info
- Publication number
- JPH077503A JPH077503A JP4648292A JP4648292A JPH077503A JP H077503 A JPH077503 A JP H077503A JP 4648292 A JP4648292 A JP 4648292A JP 4648292 A JP4648292 A JP 4648292A JP H077503 A JPH077503 A JP H077503A
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- memory
- division multiplexed
- time division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】時分割多重データをチャネルごとにセル化もし
くはパケット化する回路において、セル化可能な状態に
なるチャネルの順序と、そのデータを出力す順序を同一
にする。 【構成】書き込み制御回路１１は、時分割多重データを
チャネルごとに振り分け、チャネルデータ用メモリ２１
〜２ｎにそれぞれ格納し、セル化またはパケット化する
ために必要なデータ量蓄積したことを検出すると当該チ
ャネルの通知情報を通知情報メモリ４１に格納する。読
み出し制御回路３１は、通知情報メモリ４１から通知情
報を格納時の順番に従って読み出し、この通知情報に応
じたチャネルデータ用メモリからデータを読み出し、セ
ル化（パケット化）して出力する。
くはパケット化する回路において、セル化可能な状態に
なるチャネルの順序と、そのデータを出力す順序を同一
にする。 【構成】書き込み制御回路１１は、時分割多重データを
チャネルごとに振り分け、チャネルデータ用メモリ２１
〜２ｎにそれぞれ格納し、セル化またはパケット化する
ために必要なデータ量蓄積したことを検出すると当該チ
ャネルの通知情報を通知情報メモリ４１に格納する。読
み出し制御回路３１は、通知情報メモリ４１から通知情
報を格納時の順番に従って読み出し、この通知情報に応
じたチャネルデータ用メモリからデータを読み出し、セ
ル化（パケット化）して出力する。
Description
【０００１】
【産業上の利用分野】本発明は時分割多重データのセル
化回路に関し、特に複数チャネルの各々で発生するデー
タを１つの回線上に時分割多重して生成したデータを蓄
積し、各チャネルごとのデータを所定ビット長のセルも
しくはパケットとして出力する回路に関する。
化回路に関し、特に複数チャネルの各々で発生するデー
タを１つの回線上に時分割多重して生成したデータを蓄
積し、各チャネルごとのデータを所定ビット長のセルも
しくはパケットとして出力する回路に関する。
【０００２】
【従来の技術】従来の時分割多重データのセル化回路
は、チャネルごとにデータを蓄積する複数のチャネル用
メモリ（ＦＩＦＯ）と、複数のチャネルのデータを時分
割多重したデータを入力し各チャネルごとに振り分け該
当するチャネルデータ用メモリに格納する書き込み制御
回路と、これらチャネルデータ用メモリに蓄積されたチ
ャネルごとのデータを読み出しセル化もしくはパケット
化する読み出し制御回路とを備えており、各チャネルデ
ータ用メモリにセル化（固定長）もしくはパケット化
（可変長）するために必要なビット量のデータが蓄積さ
れたことを個々のチャネル用メモリが通知情報を出力す
ることにより読み出し制御回路に知らせていた。
は、チャネルごとにデータを蓄積する複数のチャネル用
メモリ（ＦＩＦＯ）と、複数のチャネルのデータを時分
割多重したデータを入力し各チャネルごとに振り分け該
当するチャネルデータ用メモリに格納する書き込み制御
回路と、これらチャネルデータ用メモリに蓄積されたチ
ャネルごとのデータを読み出しセル化もしくはパケット
化する読み出し制御回路とを備えており、各チャネルデ
ータ用メモリにセル化（固定長）もしくはパケット化
（可変長）するために必要なビット量のデータが蓄積さ
れたことを個々のチャネル用メモリが通知情報を出力す
ることにより読み出し制御回路に知らせていた。
【０００３】
【発明が解決しようとする課題】上述した従来の時分割
多重データのセル化回路では、複数のチャネルデータ用
メモリの各々がセル化もしくはパケット化するために必
要な量のデータが蓄積されたことを読み出し制御回路に
個別に通知し、読み出し制御回路は、複数チャネルデー
タメモリからの信号をスキャンして、必要なデータが蓄
積されたとの通知を受け取るとそのチャネルデータ用メ
モリの内容を読み出してセル化を行ってから、次のチャ
ネルデータ用メモリをスキャンすると言う手順で処理を
行っていた。そのため、例えば、１番のチャネルのチャ
ネルデータ用メモリ＃１が２番のチャネルデータ用メモ
リ＃２よりも先にセル化に必要なデータが蓄積されたこ
とを通知しても、読み出し制御回路がスキャンするタイ
ミングによっては、チャネルデータ用メモリ＃２の内容
がチャネルデータ用メモリ＃１の内容よりも先にセル化
されてしまうと言うように、セル化可能となった順序と
セル化データを出力する順序が異なることが発生してい
た。
多重データのセル化回路では、複数のチャネルデータ用
メモリの各々がセル化もしくはパケット化するために必
要な量のデータが蓄積されたことを読み出し制御回路に
個別に通知し、読み出し制御回路は、複数チャネルデー
タメモリからの信号をスキャンして、必要なデータが蓄
積されたとの通知を受け取るとそのチャネルデータ用メ
モリの内容を読み出してセル化を行ってから、次のチャ
ネルデータ用メモリをスキャンすると言う手順で処理を
行っていた。そのため、例えば、１番のチャネルのチャ
ネルデータ用メモリ＃１が２番のチャネルデータ用メモ
リ＃２よりも先にセル化に必要なデータが蓄積されたこ
とを通知しても、読み出し制御回路がスキャンするタイ
ミングによっては、チャネルデータ用メモリ＃２の内容
がチャネルデータ用メモリ＃１の内容よりも先にセル化
されてしまうと言うように、セル化可能となった順序と
セル化データを出力する順序が異なることが発生してい
た。
【０００４】
【課題を解決するための手段】本発明の時分割多重デー
タのセル化回路は、複数のチャネルのデータを時分割多
重して構成された時分割多重データを入力し、このチャ
ネルごとにセル化もしくはパケット化して出力する時分
割多重データのセル化回路において、前記チャネルごと
に設けられ対応するデータを蓄積する複数のチャネルデ
ータ用メモリと、前記時分割多重データをチャネルごと
に振り分け対応する前記チャネルデータ用メモリに格納
し、セル化もしくはパケット化するために必要な量のデ
ータがこのチャネル用メモリに蓄積したことを検出する
と該当するチャネル番号を含む通知情報を出力する読み
出し制御回路と、前記通知情報を蓄積し入力の順序に従
って出力する通知情報メモリと、この通知情報メモリか
ら読み出した前記通知情報に含まれるチャネル番号に従
って前記複数のチャネルデータ用メモリの１つを選択し
蓄積された前記データを読み出しセル化もしくはパケッ
ト化する読み出し制御回路とを備えている。
タのセル化回路は、複数のチャネルのデータを時分割多
重して構成された時分割多重データを入力し、このチャ
ネルごとにセル化もしくはパケット化して出力する時分
割多重データのセル化回路において、前記チャネルごと
に設けられ対応するデータを蓄積する複数のチャネルデ
ータ用メモリと、前記時分割多重データをチャネルごと
に振り分け対応する前記チャネルデータ用メモリに格納
し、セル化もしくはパケット化するために必要な量のデ
ータがこのチャネル用メモリに蓄積したことを検出する
と該当するチャネル番号を含む通知情報を出力する読み
出し制御回路と、前記通知情報を蓄積し入力の順序に従
って出力する通知情報メモリと、この通知情報メモリか
ら読み出した前記通知情報に含まれるチャネル番号に従
って前記複数のチャネルデータ用メモリの１つを選択し
蓄積された前記データを読み出しセル化もしくはパケッ
ト化する読み出し制御回路とを備えている。
【０００５】
【実施例】本発明について図面を参照して説明する。
【０００６】図１は本発明の一実施例のブロック構成図
である。本実施例のセル化回路は、電子交換機（図示せ
ず）に用いられ、端末など（図示せず）の複数のチャネ
ルからのデータを時分割多重したデータを蓄積し、固定
ビット長のセル化データとして出力する。
である。本実施例のセル化回路は、電子交換機（図示せ
ず）に用いられ、端末など（図示せず）の複数のチャネ
ルからのデータを時分割多重したデータを蓄積し、固定
ビット長のセル化データとして出力する。
【０００７】まず、時分割多重データＭＤは書き込み制
御回路１１によって、チャネルごとに振り分けられ、タ
イムスロットデータＳＤ１〜ＳＤｎとなり、チャネルデ
ータ用メモリ２１〜２ｎに出力される。チャネルデータ
用メモリ２１〜２ｎはＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆ
ｉｒｓｔ Ｏｕｔ）型のメモリで構成されており、チャ
ネルごとのデータをセル化が可能となるデータ数になる
まで保存する。書き込み制御回路１１はチャネルごとに
データを書き込み、また、書き込みを行ったデータ数を
計数しており、セル化するのに必要なデータが蓄積され
たことを検出するとそのチャネルのチャネル番号を通知
情報ＩＤとして通知情報メモリ４１に出力する。通知情
報メモリ４１はＦＩＦＯ型であり、その内にはセル化が
可能になったチャネルの順番で通知情報ＩＤが並んでい
る。読み出し制御回路３１は、通知情報メモリ３１から
通知情報ＩＤを入力された順番で読み出し、それをもと
にチャネルデータ用メモリ２１〜２ｎのいずれかを選択
して、セル化するためのデータＣＤ１〜ＣＤｎを読み出
し、セル化しセル化データＬＤを出力する。
御回路１１によって、チャネルごとに振り分けられ、タ
イムスロットデータＳＤ１〜ＳＤｎとなり、チャネルデ
ータ用メモリ２１〜２ｎに出力される。チャネルデータ
用メモリ２１〜２ｎはＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆ
ｉｒｓｔ Ｏｕｔ）型のメモリで構成されており、チャ
ネルごとのデータをセル化が可能となるデータ数になる
まで保存する。書き込み制御回路１１はチャネルごとに
データを書き込み、また、書き込みを行ったデータ数を
計数しており、セル化するのに必要なデータが蓄積され
たことを検出するとそのチャネルのチャネル番号を通知
情報ＩＤとして通知情報メモリ４１に出力する。通知情
報メモリ４１はＦＩＦＯ型であり、その内にはセル化が
可能になったチャネルの順番で通知情報ＩＤが並んでい
る。読み出し制御回路３１は、通知情報メモリ３１から
通知情報ＩＤを入力された順番で読み出し、それをもと
にチャネルデータ用メモリ２１〜２ｎのいずれかを選択
して、セル化するためのデータＣＤ１〜ＣＤｎを読み出
し、セル化しセル化データＬＤを出力する。
【０００８】これにより、セル化可能な状態になったチ
ャネルの順序と、セル化データを出力するチャネルの順
序とを同じにすることができる。
ャネルの順序と、セル化データを出力するチャネルの順
序とを同じにすることができる。
【０００９】
【発明の効果】以上説明したように本発明は、セル化可
能状態になったチャネルの順序を記憶するＦＩＦＯ型メ
モリを備えたことにより、セル化データを出力するチャ
ネルの順序を同じにすることができる効果がある。
能状態になったチャネルの順序を記憶するＦＩＦＯ型メ
モリを備えたことにより、セル化データを出力するチャ
ネルの順序を同じにすることができる効果がある。
【図１】本発明の一実施例のブロック構成図である。
１１ 書き込み制御回路 ２１〜２ｎ チャネルデータ用メモリ ３１ 読み出し制御回路 ４１ 通知情報メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｒ
Claims (1)
- 【請求項１】 複数のチャネルのデータを時分割多重し
て構成された時分割多重データを入力し、このチャネル
ごとにセル化もしくはパケット化して出力する時分割多
重データのセル化回路において、前記チャネルごとに設
けられ対応するデータを蓄積する複数のチャネルデータ
用メモリと、前記時分割多重データをチャネルごとに振
り分け対応する前記チャネルデータ用メモリに格納し、
セル化もしくはパケット化するために必要な量のデータ
がこのチャネル用メモリに蓄積したことを検出すると該
当するチャネル番号を含む通知情報を出力する読み出し
制御回路と、前記通知情報を蓄積し入力の順序に従って
出力する通知情報メモリと、この通知情報メモリから読
み出した前記通知情報に含まれるチャネル番号に従って
前記複数のチャネルデータ用メモリの１つを選択し蓄積
された前記データを読み出しセル化もしくはパケット化
する読み出し制御回路とを備えることを特徴とする時分
割多重データのセル化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4648292A JPH077503A (ja) | 1992-03-04 | 1992-03-04 | 時分割多重データのセル化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4648292A JPH077503A (ja) | 1992-03-04 | 1992-03-04 | 時分割多重データのセル化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077503A true JPH077503A (ja) | 1995-01-10 |
Family
ID=12748426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4648292A Withdrawn JPH077503A (ja) | 1992-03-04 | 1992-03-04 | 時分割多重データのセル化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077503A (ja) |
-
1992
- 1992-03-04 JP JP4648292A patent/JPH077503A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU637250B2 (en) | Traffic shaping method and circuit | |
| US4603416A (en) | (Time division multiplex) switching system for routing trains of constant length data packets | |
| CA2058816A1 (en) | Common memory switch for routing data signals | |
| JPH024054A (ja) | ハイブリッドパケット交換方法および装置 | |
| US5467346A (en) | Packet communication method and packet communication apparatus | |
| US4972407A (en) | Time-division switching circuit transforming data formats | |
| JP3204996B2 (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
| JPH077503A (ja) | 時分割多重データのセル化回路 | |
| JPH05191441A (ja) | 非同期時分割データパケットと同様に同期時分割信号を処理するためのシステム | |
| JP2001111608A (ja) | パケット並べ替え装置とその通信ネットワーク及び通信制御方式 | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| KR100226540B1 (ko) | Atm 스위치의 어드레스 생성 회로 | |
| JPH04215346A (ja) | 非同期時分割多重伝送装置 | |
| US5841774A (en) | Method and system for controlling statistically multiplexed ATM bus | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| JPH07183897A (ja) | 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム | |
| JPH0750648A (ja) | 多チャンネル非同期信号多重伝送装置 | |
| JPH01270431A (ja) | 高速パケット交換スイッチ | |
| JPH06189031A (ja) | 伝送装置および受信機 | |
| EP0519490B1 (en) | Input-output signal control apparatus | |
| JP2553638B2 (ja) | パケット交換自己ルーチングモジュール | |
| US20050105562A1 (en) | Bulk CAS bit change detection | |
| SU1278873A1 (ru) | Устройство дл сопр жени каналов св зи с ЭВМ | |
| JP2700041B2 (ja) | セル交換装置 | |
| JPH04273629A (ja) | 時分割多重装置の信号フレーム入替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |