JPH0774307A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0774307A
JPH0774307A JP21963993A JP21963993A JPH0774307A JP H0774307 A JPH0774307 A JP H0774307A JP 21963993 A JP21963993 A JP 21963993A JP 21963993 A JP21963993 A JP 21963993A JP H0774307 A JPH0774307 A JP H0774307A
Authority
JP
Japan
Prior art keywords
package
packages
mounting
semiconductor device
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21963993A
Other languages
Japanese (ja)
Inventor
Hideki Ishii
秀基 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21963993A priority Critical patent/JPH0774307A/en
Publication of JPH0774307A publication Critical patent/JPH0774307A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To increase the mounting density of an IC package and to miniaturize a semiconductor device. CONSTITUTION:The semiconductor device is composed of the first IC packages 2b and 2d, second IC packages 2a and 2c, and a mounting substrate 1 provided with a recessed part 4. The first IC packages 2b and 2d are housed in the recessed part 4, the second IC packages 2a and 2c are superposed on the first IC packages 2b and 2d, and the mounting density of IC packages can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、実装基板にＩＣパッ
ケージ（集積回路用パッケージ）を複数実装することに
より構成した半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device constructed by mounting a plurality of IC packages (packages for integrated circuits) on a mounting board.

【０００２】[0002]

【従来の技術】複数のＩＣパッケージを基板に実装した
パッケージは、マルチチップパッケージと呼ばれ、ＩＣ
パッケージ間の配線を最短にして、高密度化、高速化を
図るために用いられる。図４は、実装基板にＩＣパッケ
ージを複数実装することにより構成した従来の半導体の
側面図である。図４において、１はＩＣパッケージ２を
実装する実装基板、２ｅ、２ｆ、２ｇ、２ｈは実装基板
１上に実装されたＩＣパッケージ、３ｇ、３ｈはＩＣパ
ッケージ２ｅ〜２ｈを相互に接続するためのマウントパ
ッドである。実装基板１及びＩＣパッケージ２により半
導体装置が構成される。2. Description of the Related Art A package in which a plurality of IC packages are mounted on a substrate is called a multi-chip package,
It is used to make the wiring between packages as short as possible to achieve high density and high speed. FIG. 4 is a side view of a conventional semiconductor configured by mounting a plurality of IC packages on a mounting board. In FIG. 4, 1 is a mounting board on which the IC package 2 is mounted, 2e, 2f, 2g, 2h are IC packages mounted on the mounting board 1, and 3g and 3h are for connecting the IC packages 2e to 2h to each other. It is a mount pad. The mounting substrate 1 and the IC package 2 constitute a semiconductor device.

【０００３】図４の半導体装置では、実装基板１の両面
のマウントパッド３ｇ、３ｈに、ＩＣパッケージ２ｅ、
２ｆ及び２ｇ、２ｈをのせて、それらの外部リードを、
それぞれはんだづけする。このことにより、ＩＣパッケ
ージ２ｅ〜２ｈが実装基板１上に固定され、ＩＣが相互
に接続される。このように、両面に実装するのは、ＩＣ
パッケージの実装密度を高めるためである。In the semiconductor device shown in FIG. 4, the IC packages 2e are mounted on the mount pads 3g and 3h on both sides of the mounting substrate 1.
2f and 2g, 2h, and put those external leads,
Solder each. As a result, the IC packages 2e to 2h are fixed on the mounting substrate 1 and the ICs are connected to each other. In this way, mounting on both sides is the IC
This is to increase the package mounting density.

【０００４】[0004]

【発明が解決しようとする課題】従来の半導体装置の構
造では、ＩＣパッケージ２ｅ、２ｆ及びＩＣパッケージ
２ｇ、２ｈが、それぞれ実装基板１の表面、裏面に実装
されるため、実装基板１の表面、裏面は、それぞれＩＣ
パッケージ２個分の面積を必要とする。従って、多数の
ＩＣパッケージを実装しようとする場合、ＩＣパッケー
ジの数に対応した面積を必要とするから、実装基板１の
サイズが大きくなることにより半導体装置の実装密度が
低下し、半導体装置が大きくなり、半導体装置をシステ
ムあるいは装置に組み込む際に不利益が生じる。In the structure of the conventional semiconductor device, the IC packages 2e, 2f and the IC packages 2g, 2h are mounted on the front surface and the back surface of the mounting substrate 1, respectively. Each back side is IC
It requires an area for two packages. Therefore, when a large number of IC packages are to be mounted, an area corresponding to the number of IC packages is required. Therefore, the size of the mounting board 1 is increased, so that the mounting density of the semiconductor devices is reduced and the size of the semiconductor devices is increased. As a result, a disadvantage occurs when the semiconductor device is incorporated into the system or the device.

【０００５】この発明は、このような問題点を解消する
ためになされたもので、ＩＣパッケージを跨って別のＩ
Ｃパッケージを実装し、ＩＣパッケージを実装するため
の実装基板の面積を小さくし、実装密度を高め、半導体
装置を小型化し、この半導体装置を組み込むシステムあ
るいは装置の一層の小型化、軽量化を可能にすることを
目的とする。The present invention has been made in order to solve such a problem, and another IC is provided across the IC package.
It is possible to reduce the area of the mounting substrate for mounting the C package and the IC package, increase the mounting density, downsize the semiconductor device, and further reduce the size and weight of the system or device incorporating this semiconductor device. The purpose is to

【０００６】[0006]

【課題を解決するための手段】請求項１に係る半導体装
置は、実装基板に凹部を設け、この凹部に第１のＩＣパ
ッケージを実装するとともに、上記第１のＩＣパッケー
ジを跨って第２のＩＣパッケージを実装するものであ
る。According to a first aspect of the present invention, there is provided a semiconductor device, wherein a mounting substrate is provided with a recess, the first IC package is mounted in the recess, and a second IC package is provided across the first IC package. This is to mount an IC package.

【０００７】請求項２に係る半導体装置は、実装基板に
凹部を設け、この凹部に第１のＩＣパッケージを実装す
るとともに、上記第１のＩＣパッケージに跨って第２の
ＩＣパッケージを実装し、かつ、上記第１のＩＣパッケ
ージと上記第２のＩＣパッケージとをその外部リード配
列方向にリードピッチをスタッガ配列して構成したもの
である。According to another aspect of the semiconductor device of the present invention, a recess is provided in the mounting substrate, the first IC package is mounted in the recess, and the second IC package is mounted over the first IC package. In addition, the first IC package and the second IC package are configured by staggering the lead pitch in the external lead arranging direction.

【０００８】請求項３に係る半導体装置は、実装基板に
凹部を設け、この凹部に第１のＩＣパッケージを実装す
るとともに、上記第１のＩＣパッケージを跨って第２の
ＩＣパッケージを実装し、かつ、上記第１のＩＣパッケ
ージと上記第２のＩＣパッケージとの配列方向とを異な
らせて構成したのものである。According to another aspect of the semiconductor device of the present invention, a mounting substrate is provided with a recess, the first IC package is mounted in the recess, and the second IC package is mounted over the first IC package. In addition, the arrangement directions of the first IC package and the second IC package are different from each other.

【０００９】[0009]

【作用】請求項１の発明においては、第１のＩＣパッケ
ージが実装基板の凹部に実装されるとともに、第２のＩ
Ｃパッケージが上記第１のＩＣパッケージを跨って実装
し、１個のＩＣパッケージの面積の上記実装基板の部分
に上記２個のＩＣパッケージを実装する。According to the invention of claim 1, the first IC package is mounted in the recess of the mounting substrate, and the second IC package is mounted.
A C package is mounted over the first IC package, and the two IC packages are mounted on a portion of the mounting board having an area of one IC package.

【００１０】請求項２の発明においては、第１のＩＣパ
ッケージが実装基板の凹部に実装されるとともに、第２
のＩＣパッケージが上記第１のＩＣパッケージを跨って
実装し、それらをその外部リード配列方向にリードピッ
チをスタッガ配列して構成し、上記２個のＩＣパッケー
ジの外部リードを千鳥配列しつつ、１個のＩＣパッケー
ジの面積の上記実装基板の部分に上記２個のＩＣパッケ
ージを実装する。According to the second aspect of the invention, the first IC package is mounted in the recess of the mounting substrate, and the second IC package is
Is mounted over the first IC package and has a staggered lead pitch in the external lead arrangement direction, and the external leads of the two IC packages are arranged in a staggered manner. The two IC packages are mounted on a portion of the mounting board having the area of each IC package.

【００１１】請求項３の発明においては、第１のＩＣパ
ッケージが実装基板の凹部に実装されるとともに、第２
のＩＣパッケージが上記第１のＩＣパッケージを跨って
実装し、上記２個のＩＣパッケージの配列方向とが異な
るように配列しつつ、１個のＩＣパッケージの面積の上
記実装基板の部分に上記２個のＩＣパッケージを実装す
る。According to a third aspect of the invention, the first IC package is mounted in the recess of the mounting substrate, and the second IC package is mounted on the second substrate.
Is mounted over the first IC package, and the two IC packages are arranged so that the arrangement directions of the two IC packages are different from each other. Mount individual IC packages.

【００１２】[0012]

【実施例】実施例１．以下、本発明の実施例を図につい
て説明する。図１(a)は、この発明の一実施例による半
導体装置の側面図を示し、同図において、１はＩＣパッ
ケージ２ｂ、２ｄを実装する凹部４を有する実装基板、
２ａ、２ｃは実装基板１上に実装されるＩＣパッケー
ジ、２ｂ、２ｄは実装基板１の凹部４に実装されるＩＣ
パッケージ、３ａ、３ｂは、それぞれＩＣパッケージ２
ａ、２ｃ及び２ｂ、２ｄを実装するためのマウントパッ
ドである。図１(b)は、この半導体装置の平面図であ
る。EXAMPLES Example 1. Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 (a) is a side view of a semiconductor device according to an embodiment of the present invention, in which 1 is a mounting board having a recess 4 for mounting IC packages 2b and 2d,
2a and 2c are IC packages mounted on the mounting substrate 1 and 2b and 2d are ICs mounted in the recess 4 of the mounting substrate 1.
Packages 3a and 3b are IC packages 2 respectively
It is a mount pad for mounting a, 2c and 2b, 2d. FIG. 1B is a plan view of this semiconductor device.

【００１３】図１の実装基板１は、ＩＣパッケージ２
ｂ、２ｄを実装する凹部４を備える点で従来例の場合と
異なる。ＩＣパッケージ２ｂ、２ｄは、凹部４に実装さ
れ、これらＩＣパッケージ２ｂ、２ｄの外部リードが、
実装基板１の両面にあるマウントパッド３ｂにそれぞれ
接続、固定されることにより実装される。このように実
装することにより、ＩＣパッケージ２ｂ、２ｄは実装基
板１の内部に実装され、基板の表面に現れない。従っ
て、ＩＣパッケージ２ａ、２ｃを、ＩＣパッケージ２
ｂ、２ｄを跨ぐように、実装基板１上に実装することが
できる。The mounting substrate 1 of FIG. 1 is an IC package 2
This is different from the case of the conventional example in that a recess 4 for mounting b and 2d is provided. The IC packages 2b and 2d are mounted in the recess 4, and the external leads of these IC packages 2b and 2d are
It is mounted by being connected and fixed to the mount pads 3b on both sides of the mounting substrate 1, respectively. By mounting in this way, the IC packages 2b and 2d are mounted inside the mounting substrate 1 and do not appear on the surface of the substrate. Therefore, the IC packages 2a and 2c are replaced by the IC package 2
It can be mounted on the mounting substrate 1 so as to straddle b and 2d.

【００１４】ところで、実装基板の同じ位置に、２個の
ＩＣパッケージが重ねて実装されるため、それぞれの外
部リード及びその接続のためのマウントパッドが相互に
接触、干渉し、うまく実装できないことがある。そこ
で、図１においては、ＩＣパッケージ２ａ、２ｃの外部
リードを長くし、外側に配置したマウントパッド３ａに
固定、接続し、他方、ＩＣパッケージ２ｂ、２ｄの外部
リードを、内側に配置したマウントパッド３ｂに固定、
接続することにより、実装を可能にしている。By the way, since the two IC packages are mounted in the same position on the mounting substrate in a stacked manner, the external leads and the mounting pads for their connection are in contact with each other and interfere with each other. is there. Therefore, in FIG. 1, the external leads of the IC packages 2a and 2c are lengthened and fixed and connected to the mount pads 3a arranged on the outside, while the external leads of the IC packages 2b and 2d are arranged on the inside. Fixed to 3b,
It is possible to implement by connecting.

【００１５】この実施例の半導体装置によれば、実装基
板１にＩＣパッケージ２ａ、２ｃをＩＣパッケージ２
ｂ、２ｄを跨ぐように実装するため、ＩＣパッケージ１
個分の実装基板の面積に、ＩＣパッケージ２個を実装す
ることができ、従来の半分の実装面積ですみ、半導体装
置の小型化が可能になる。そして、この実施例において
も、実装基板の同一面に実装されるＩＣパッケージのマ
ウントパッド３ａ、３ｂは、すべて実装基板表面上にあ
るので、はんだを供給する際に、通常のスクリーン印刷
法が適用できる。According to the semiconductor device of this embodiment, the IC packages 2a and 2c are mounted on the mounting substrate 1 by the IC package 2
IC package 1 for mounting so as to straddle b and 2d
Two IC packages can be mounted in the area of the mounting board, and the mounting area is half that of the conventional one, and the semiconductor device can be downsized. Also in this embodiment, since the mount pads 3a and 3b of the IC package mounted on the same surface of the mounting substrate are all on the surface of the mounting substrate, a normal screen printing method is applied when solder is supplied. it can.

【００１６】実施例２．図２(a)に、他の実施例による
半導体装置の側面図を示す。同図において、１は凹部４
を有する実装基板、２ａ、２ｂ、２ｃ、２ｄはＩＣパッ
ケージであり、図１の場合と同じものである。３ｃ、３
ｄはそれぞれＩＣパッケージ２ａ、２ｃ及び２ｂ、２ｄ
用のマウントパッドである。図２(b)は、この実施例の
半導体装置の平面図である。Example 2. FIG. 2A shows a side view of a semiconductor device according to another embodiment. In the figure, 1 is a recess 4
The mounting boards 2a, 2b, 2c, and 2d having the are IC packages, which are the same as those in FIG. 3c, 3
d are IC packages 2a, 2c and 2b, 2d, respectively
Mount pad for. FIG. 2B is a plan view of the semiconductor device of this embodiment.

【００１７】図２の場合、ＩＣパッケージ２ａ、２ｃの
外部リードとＩＣパッケージ２ｂ、２ｄの外部リードと
が重ならないように、これらを外部リード配列方向にリ
ードピッチをスタッガ配列している。すなわち、ＩＣパ
ッケージの実装位置を外部リードの配列方向（ＩＣパッ
ケージの外部リードがない面同士を結ぶ方向）に、重ね
て実装される２個のＩＣパッケージ２ａ、２ｂ（又は２
ｃ、２ｄ）の外部リードが、交互配列となるようにずら
して配列（スタッガ（stagger）配列)している。つま
り、図２(b)の平面図に示すように、ＩＣパッケージ２
ａ用のマウントパッド３ｃのひとつひとつのパッド（外
部リードの１本が接続されるパッド）と、ＩＣパッケー
ジ２ｂ用のマウントパッド３ｄのひとつひとつのパッド
とを、交互に配置することにより、それらに接続される
ＩＣパッケージ２ａの外部リードがＩＣパッケージ２ｂ
の外部リードの間に入り込むようになり、したがって、
これら２個のＩＣパッケージ２ａ、２ｂの外部リード同
士の接触、干渉を避けることができる。ＩＣパッケージ
２ａとＩＣパッケージ２ｂとは、外部リードのピッチの
半分だけずらせばよい。この場合、図１の実施例と異な
り、ＩＣパッケージ２ａの外部リードの長さとＩＣパッ
ケージ２ｂの外部リードの長さとは同じである。In the case of FIG. 2, the lead pitches of the IC packages 2a and 2c are staggered in the external lead arrangement direction so that the external leads of the IC packages 2a and 2c do not overlap with the external leads of the IC packages 2b and 2d. That is, two IC packages 2a, 2b (or 2) to be mounted in an overlapping manner with respect to the mounting position of the IC package in the array direction of the external leads (the direction connecting the surfaces of the IC package without the external leads)
The external leads (c, 2d) are staggered (staggered) so that they are staggered. That is, as shown in the plan view of FIG.
Each pad of the mount pad 3c for a (the pad to which one of the external leads is connected) and each pad of the mount pad 3d for the IC package 2b are alternately arranged to be connected to them. The external lead of the IC package 2a is the IC package 2b
To get between the external leads of the
It is possible to avoid contact and interference between the external leads of these two IC packages 2a and 2b. The IC package 2a and the IC package 2b may be displaced by half the pitch of the external leads. In this case, unlike the embodiment of FIG. 1, the length of the external leads of the IC package 2a and the length of the external leads of the IC package 2b are the same.

【００１８】この実施例によれば、ＩＣパッケージ２ａ
とＩＣパッケージ２ｂとをその外部リード配列方向にリ
ードピッチをスタッガ配列するので、これら２個のＩＣ
パッケージの外部リード同士の干渉を避けることができ
る。従って、ＩＣパッケージの外部リードの長さを異な
らせることなく、同一長さの場合でも適用できる。According to this embodiment, the IC package 2a
And the IC package 2b are staggered in the lead pitch in the direction of the external lead arrangement.
It is possible to avoid interference between the external leads of the package. Therefore, the same length can be applied without making the external leads of the IC package different in length.

【００１９】実施例３．図３(a)は、他の実施例による
半導体装置の側面図を示す。図において、１はＩＣパッ
ケージ２ｂ、２ｄが実装される凹部４を有する実装基
板、２ａ、２ｂ、２ｃ、２ｄはＩＣパッケージ、３ｅ、
３ｆはＩＣパッケージ２ａ、２ｃ及び２ｂ２ｄが接続、
固定されるマウントパッドである。図３(b)は、この実
施例の半導体装置の平面図である。Example 3. FIG. 3A is a side view of a semiconductor device according to another embodiment. In the figure, 1 is a mounting board having a recess 4 in which the IC packages 2b and 2d are mounted, 2a, 2b, 2c and 2d are IC packages, 3e,
3f is connected to the IC packages 2a, 2c and 2b2d,
It is a fixed mount pad. FIG. 3B is a plan view of the semiconductor device of this embodiment.

【００２０】図３の半導体において、外部リードの干渉
を避けるために、２個のＩＣパッケージの配列方向を異
ならせている。すなわち、ＩＣパッケージ２ａの外部リ
ードの配列方向とＩＣパッケージ２ｂの外部リードの配
列方向とがほぼ直交するように、ＩＣパッケージ２ａを
回転して配置する。そのような配置を可能にするため、
マウントパッド３ｅを、マウントパッド３ｆが配置され
ない方向に配置し、マウントパッド３ｅの対向するひと
つひとつのパッド同士を結ぶ線とマウントパッド３ｆの
同様の線とを互いにほぼ直交させるようにする。このと
き、ＩＣパッケージ２ａは、ＩＣパッケージ２ｂを跨ぐ
ようにして実装される。このようにすることにより、外
部リードの長さを異ならせることなく、外部リード同士
の接触、干渉をさけることができる。なお、図３におい
て、２個のＩＣパッケージの配列方向を互いに直交させ
ているが、直交させる場合に限らず、外部リード同士が
接触しない範囲で任意に回転し、それらの配列方向を異
ならせてもよい。In the semiconductor of FIG. 3, two IC packages are arranged in different directions in order to avoid interference of external leads. That is, the IC package 2a is rotated and arranged so that the arrangement direction of the external leads of the IC package 2a and the arrangement direction of the external leads of the IC package 2b are substantially orthogonal to each other. To allow such an arrangement,
The mount pad 3e is arranged in a direction in which the mount pad 3f is not arranged, and a line connecting the facing pads of the mount pad 3e to each other and a similar line of the mount pad 3f are substantially orthogonal to each other. At this time, the IC package 2a is mounted so as to straddle the IC package 2b. By doing so, it is possible to avoid contact and interference between the external leads without changing the length of the external leads. In FIG. 3, the arrangement directions of the two IC packages are orthogonal to each other. However, the arrangement directions are not limited to the orthogonal directions, and may be arbitrarily rotated within a range in which the external leads do not come into contact with each other to make the arrangement directions different. Good.

【００２１】この実施例によれば、マウントパッド３
ｅ、３ｆのピッチを、通常のＩＣパッケージのリードピ
ッチと同じにすることができて、実施例２の場合の半分
のリードピッチを持つマウントパッドにＩＣパッケージ
を実装する場合と異なり、マウントパッドひとつひとつ
の間隔が広くなり、はんだブリッジ等の不具合を少なく
しつつ、ＩＣパッケージの外部リードの長さを異ならせ
ることなく、同一長さの場合でも適用でき、半導体装置
の実装密度を向上できる。According to this embodiment, the mount pad 3
The pitches of 3e and 3f can be made the same as the lead pitch of the normal IC package, and unlike the case of mounting the IC package on the mount pad having the half lead pitch in the second embodiment, each mount pad is Can be applied even when the lengths of the external leads of the IC package are the same and the lengths of the external leads of the IC package are the same, and the packaging density of the semiconductor device can be improved.

【００２２】なお、上記実施例１〜３において、ＩＣパ
ッケージを両面に実装する場合について説明したが、片
面のみの実装であっても適用できて、上記実施例と同様
の効果を奏する。In the above first to third embodiments, the case where the IC package is mounted on both sides has been described, but it can be applied even if the IC package is mounted on only one side, and the same effect as the above embodiment can be obtained.

【００２３】また、実装基板１の凹部４に実装されるＩ
Ｃパッケージ２ｂ、２ｄの実装基板１の断面の上下方向
の位置については、その上面が、跨って実装されるＩＣ
パッケージ２ａ、２ｃの底面より下にあれば、実装基板
１の表面より下にある必要はなく、その表面上にある場
合でも、同様の効果を奏する。Further, I mounted in the recess 4 of the mounting substrate 1
Regarding the vertical position of the cross section of the mounting substrate 1 of the C packages 2b and 2d, the ICs whose upper surfaces are mounted across
If it is below the bottom surfaces of the packages 2a and 2c, it does not need to be below the surface of the mounting substrate 1, and even if it is above that surface, the same effect is obtained.

【００２４】また、実装基板１の凹部４を実装基板下面
まで開口させ、貫通孔とした場合でも同様の効果を奏す
る。The same effect can be obtained even when the recess 4 of the mounting board 1 is opened to the lower surface of the mounting board to form a through hole.

【００２５】[0025]

【発明の効果】請求項１の発明によれば、実装基板に第
１のＩＣパッケージを実装する凹部を設け、上記第１の
ＩＣパッケージを跨って第２のＩＣパッケージを実装す
るように構成したので、ＩＣパッケージを実装するため
の実装基板の面積が小さくなり、半導体装置を小型化で
きる。According to the first aspect of the invention, the mounting board is provided with the recess for mounting the first IC package, and the second IC package is mounted over the first IC package. Therefore, the area of the mounting substrate for mounting the IC package is reduced, and the semiconductor device can be downsized.

【００２６】請求項２の発明によれば、実装基板に第１
のＩＣパッケージを実装する凹部を設け、上記第１のＩ
Ｃパッケージを跨って第２のＩＣパッケージを実装し、
かつ、これらＩＣパッケージの外部リード配列方向にリ
ードピッチをスタッガ配列して構成したので、ＩＣパッ
ケージの外部リードの長さを異ならせることなく、ＩＣ
パッケージを実装するための実装基板の面積が小さくな
り、半導体装置を小型化できる。According to the second aspect of the invention, the first mounting board is provided.
Is provided with a recess for mounting the IC package of
Mount the second IC package across the C package,
In addition, since the lead pitch is staggered in the external lead arranging direction of these IC packages, the IC leads can be formed without changing the length of the external leads of the IC package.
The area of the mounting substrate for mounting the package is reduced, and the semiconductor device can be miniaturized.

【００２７】請求項３の発明によれば、実装基板に第１
のＩＣパッケージを実装する凹部を設け、上記第１のＩ
Ｃパッケージを跨って第２のＩＣパッケージを実装し、
かつ、これらＩＣパッケージの配列方向とを異ならせた
ので、ＩＣパッケージの外部リードの長さを異ならせる
ことなく、かつ、マウントパッドの間隔を広くすること
により実装上の不具合を低減しつつ、半導体装置を小型
化できる。According to the invention of claim 3, the first mounting board
Is provided with a recess for mounting the IC package of
Mount the second IC package across the C package,
Moreover, since the arrangement direction of these IC packages is made different, the length of the external leads of the IC package is not made different, and the mounting pads are widened to reduce mounting defects, and The device can be downsized.

【図面の簡単な説明】[Brief description of drawings]

【図１】実施例１による半導体装置の側面図及び平面図
である。FIG. 1 is a side view and a plan view of a semiconductor device according to a first embodiment.

【図２】実施例２による半導体装置の側面図及び平面図
である。FIG. 2 is a side view and a plan view of a semiconductor device according to a second embodiment.

【図３】実施例３による半導体装置の側面図及び平面図
である。3A and 3B are a side view and a plan view of a semiconductor device according to a third embodiment.

【図４】従来の半導体装置の側面図である。FIG. 4 is a side view of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

１ 実装基板 ２ ＩＣパッケージ ３ マウントパッド ４ ＩＣパッケージを実装する凹部 1 mounting board 2 IC package 3 mount pad 4 recess for mounting IC package

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 実装基板に凹部を設け、この凹部に第１
のＩＣパッケージを実装するとともに、上記第１のＩＣ
パッケージを跨って第２のＩＣパッケージを実装する半
導体装置。1. A mounting substrate is provided with a recess, and the recess is provided with a first recess.
The above-mentioned first IC while mounting the IC package of
A semiconductor device in which a second IC package is mounted over the package. 【請求項２】 実装基板に凹部を設け、この凹部に第１
のＩＣパッケージを実装するとともに、上記第１のＩＣ
パッケージを跨って第２のＩＣパッケージを実装し、か
つ、上記第１のＩＣパッケージと上記第２のＩＣパッケ
ージとをその外部リード配列方向にリードピッチをスタ
ッガ配列して構成した半導体装置。2. A mounting substrate is provided with a recess, and the recess is provided with a first recess.
The above-mentioned first IC while mounting the IC package of
A semiconductor device in which a second IC package is mounted across a package, and the first IC package and the second IC package are staggered in a lead pitch in the external lead arrangement direction. 【請求項３】 実装基板に凹部を設け、この凹部に第１
のＩＣパッケージを実装するとともに、上記第１のＩＣ
パッケージを跨って第２のＩＣパッケージを実装し、か
つ、上記第１のＩＣパッケージと上記第２のＩＣパッケ
ージとの配列方向が異なる半導体装置。3. A mounting substrate is provided with a recess, and the recess is provided with a first recess.
The above-mentioned first IC while mounting the IC package of
A semiconductor device in which a second IC package is mounted over the package, and the first IC package and the second IC package are arranged in different directions.
JP21963993A 1993-09-03 1993-09-03 Semiconductor device Pending JPH0774307A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21963993A JPH0774307A (en) 1993-09-03 1993-09-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21963993A JPH0774307A (en) 1993-09-03 1993-09-03 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0774307A true JPH0774307A (en) 1995-03-17

Family

ID=16738684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21963993A Pending JPH0774307A (en) 1993-09-03 1993-09-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0774307A (en)

Similar Documents

Publication Publication Date Title
JP2003110084A (en) Semiconductor device
EP0226433A2 (en) High density printed wiring board
JP2568748B2 (en) Semiconductor device
US20060202317A1 (en) Method for MCP packaging for balanced performance
JP3053010B2 (en) Semiconductor device
JP2001156251A (en) Semiconductor device
JPH0774307A (en) Semiconductor device
US5598030A (en) Semiconductor device having multilevel tab leads
JP2003204039A (en) Semiconductor device
KR100331073B1 (en) Semiconductor Package Structure
JP2879787B2 (en) Semiconductor package for high density surface mounting and semiconductor mounting substrate
JP2004363224A (en) Connection structure of semiconductor chip
JPH05114671A (en) Semiconductor device
JPH0661289A (en) Semiconductor package and semiconductor module using same
JP2913858B2 (en) Hybrid integrated circuit
JPS629654A (en) Mounting package for ic device
US6459157B1 (en) Semiconductor device and double-sided multi-chip package
JP2694804B2 (en) Pin grid array semiconductor package
JPH02138766A (en) Package structure of electronic component
JPH03205859A (en) Semiconductor device
JPS60136356A (en) Semiconductor device
JPH06204395A (en) Semiconductor device
JPH06260583A (en) Semiconductor package
JPH1126490A (en) Semiconductor device
JPH0645474A (en) Semiconductor device