JPH0774167A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0774167A
JPH0774167A JP16301393A JP16301393A JPH0774167A JP H0774167 A JPH0774167 A JP H0774167A JP 16301393 A JP16301393 A JP 16301393A JP 16301393 A JP16301393 A JP 16301393A JP H0774167 A JPH0774167 A JP H0774167A
Authority
JP
Japan
Prior art keywords
hydrogen
film
semiconductor device
heat treatment
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16301393A
Other languages
Japanese (ja)
Inventor
Kenji Fukuda
憲司 福田
Hiroyoshi Aso
浩由 麻生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP16301393A priority Critical patent/JPH0774167A/en
Publication of JPH0774167A publication Critical patent/JPH0774167A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To provide a method of manufacturing a semiconductor device that has excellent electrical characteristics and has an improved hot carrier life, by optimizing the amount of hydrogen present in a gate oxide film to completely terminate dangling bonds present on the surface of the semiconductor substrate and to prevent the presence of excessive oxygen. CONSTITUTION:Heat treatment is performed after the formation of desired elements on a silicon substrate 1 and before the formation of a silicon nitride film 21 as a protective film. The heat treatment is performed at a temperature between 350-450 deg.C inclusive for a period between 10-130min inclusive. A mixed gas, composed of hydrogen and nitrogen, is used as an atmospheric gas with the hydrogen content between 5-20vol% inclusive.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、電気特性及びホットキャリア耐性が向上
された半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device having improved electric characteristics and hot carrier resistance.

【0002】[0002]

【従来の技術】従来から、半導体装置の微細化及び高集
積化に伴い、半導体装置のゲート長が短くなってきてい
る。このゲート長が短くなると、同じ書き込み電圧でも
書き込み時のゲートの電界が極めて高くなり、そこを通
るキャリアが高いエネルギーを得て、衝突電離が起こる
ようになる。これは、ホットキャリア現象と呼ばれ、M
OS(Metal Oxide Semiconductor )トランジスタの特
性劣化を引き起こしていた。
2. Description of the Related Art Conventionally, the gate length of a semiconductor device has become shorter with the miniaturization and higher integration of the semiconductor device. When the gate length becomes short, the electric field of the gate at the time of writing becomes extremely high even with the same writing voltage, carriers passing therethrough obtain high energy, and collision ionization occurs. This is called the hot carrier phenomenon, and M
The characteristic deterioration of an OS (Metal Oxide Semiconductor) transistor was caused.

【0003】そこで、『 IEEE Trans. Electron Device
s ED VOL.27, No.8, p1359〜1376 (August 1980 ) ;ア
イ・イー・イー・イー、トランザクション エレクトロ
ンディバイスズ イー・ディー、27巻、ナンバー8、
第1359〜1376頁(1980年8月)』に、ソー
ス領域及びドレイン領域の端部での空乏層内の電界を弱
めることで、ホットキャリア現象を抑制するLDD構造
を備えたMOS型トランジスタが紹介されている。
Therefore, "IEEE Trans. Electron Device
s ED VOL.27, No.8, p1359 ~ 1376 (August 1980); I E E E, Transaction Electronic Devices by E D, Volume 27, No. 8,
1359-1376 (August 1980) ”introduces a MOS transistor having an LDD structure that suppresses the hot carrier phenomenon by weakening the electric field in the depletion layer at the ends of the source and drain regions. Has been done.

【0004】このLDD構造を備えたMOSトランジス
タは、以下の方法で形成される。シリコン基板(半導体
基板)上に、ゲート酸化膜を介してゲート電極を形成し
た後、当該ゲート電極をマスクとして、シリコン基板に
低濃度の不純物をイオン注入し、ゲート電極下のソース
領域及びドレイン領域に、低濃度不純物拡散層を形成す
る。
A MOS transistor having this LDD structure is formed by the following method. After forming a gate electrode on a silicon substrate (semiconductor substrate) via a gate oxide film, a low concentration impurity is ion-implanted into the silicon substrate using the gate electrode as a mask to form a source region and a drain region under the gate electrode. Then, a low concentration impurity diffusion layer is formed.

【0005】次に、前記ゲート電極の側面に、サイドウ
ォールを形成した後、全面に、高濃度不純物拡散層形成
のためのイオン注入用シリコン酸化膜として、熱酸化膜
を形成する。次いで、この熱酸化膜を、後にソース領域
及びドレイン領域に選択的に注入する高濃度の不純物の
イオン注入用シリコン酸化膜とし、ゲート電極及びサイ
ドウォールをマスクとして、シリコン基板に高濃度の不
純物をイオン注入し、ゲート電極下のソース領域及びド
レイン領域に、高濃度不純物拡散層を形成する。
Next, after forming a sidewall on the side surface of the gate electrode, a thermal oxide film is formed on the entire surface as a silicon oxide film for ion implantation for forming a high concentration impurity diffusion layer. Next, this thermal oxide film is used as a silicon oxide film for ion implantation of high-concentration impurities to be selectively injected into the source region and the drain region later, and high-concentration impurities are added to the silicon substrate using the gate electrode and the sidewall as a mask. Ions are implanted to form a high-concentration impurity diffusion layer in the source region and the drain region under the gate electrode.

【0006】次に、全面に、シリコン酸化膜を形成した
後、さらにBPSG(Boron Phospharus Silicate Glas
s )膜を形成し、900℃、窒素ガス中でこれをリフロ
ーして、平坦化した後、全面にSOG(Spin on Glass
)膜を形成する。次いで、全面をエッチバックした
後、所望位置にコンタクト孔を開口し、配線材料膜をス
パッタして、前記コンタクト孔を埋め込むと共に、金属
配線膜を形成する。
Next, after forming a silicon oxide film on the entire surface, BPSG (Boron Phospharus Silicate Glas) is further formed.
s) film is formed and reflowed in nitrogen gas at 900 ° C. for planarization, and then SOG (Spin on Glass) is formed on the entire surface.
) Form a film. Next, after etching back the entire surface, a contact hole is opened at a desired position, a wiring material film is sputtered to fill the contact hole, and a metal wiring film is formed.

【0007】次に、金属配線膜をパターニングし、全面
に、PSG膜(Phosho Silicate Glass ;リンを含んだ
シリコン酸化膜)をCVD法により形成した後、シリコ
ン窒化膜からなる最終保護膜を形成して、MOS型半導
体装置を完成する。このLDD構造を有するMOSトラ
ンジスタを備えた半導体装置は、ソース領域の端部及び
ドレイン領域の端部に、低濃度不純物拡散層が形成され
た構造を有している。そして、この低濃度不純物拡散層
により、この部分での電場が弱められて、ホットキャリ
アの注入が抑制され、素子寿命が向上するという利点を
備えている。
Next, the metal wiring film is patterned, a PSG film (Phosho Silicate Glass; a silicon oxide film containing phosphorus) is formed on the entire surface by a CVD method, and then a final protective film made of a silicon nitride film is formed. Thus, the MOS type semiconductor device is completed. The semiconductor device including the MOS transistor having the LDD structure has a structure in which a low-concentration impurity diffusion layer is formed at the end of the source region and the end of the drain region. The low-concentration impurity diffusion layer has the advantage that the electric field in this portion is weakened, hot carrier injection is suppressed, and the device life is improved.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、前記M
OS型半導体装置は、ゲート酸化膜中に存在する水素の
量が少ないと、半導体基板表面(半導体基板とゲート酸
化膜との界面)に存在するダングリングボンド(未結合
手)を完全に終端することができず、トランジスタの作
動中に、この終端していないダングリングボンドに電子
がトラップされ、しきい値電圧がばらつくという問題が
あった。
However, the above-mentioned M
When the amount of hydrogen existing in the gate oxide film is small, the OS type semiconductor device completely terminates dangling bonds (unbonded bonds) existing on the surface of the semiconductor substrate (interface between the semiconductor substrate and the gate oxide film). However, there is a problem that electrons are trapped in the unterminated dangling bond during the operation of the transistor and the threshold voltage varies.

【0009】一方、ゲート酸化膜中に存在する水素の量
が多すぎると、半導体基板表面に存在するダングリング
ボンドを水素により完全に終端した後にも、ゲート酸化
膜中に過剰の水素が残留してしまう。そして、この残留
した水素が、トランジスタの作動中に発生する高エネル
ギーを持ったキャリアと反応して半導体基板中の界面準
位を増加させ、ホットキャリア寿命(ホットキャリア耐
性)を低下させるという問題があった。
On the other hand, if the amount of hydrogen present in the gate oxide film is too large, excess hydrogen remains in the gate oxide film even after the dangling bonds present on the surface of the semiconductor substrate are completely terminated by hydrogen. Will end up. Then, the residual hydrogen reacts with carriers having high energy generated during the operation of the transistor to increase the interface state in the semiconductor substrate, which reduces the hot carrier life (hot carrier resistance). there were.

【0010】そして、特に、保護膜の最上層にプラズマ
−シリコン窒化膜を形成した場合、当該プラズマ−シリ
コン窒化膜中に多量に存在している水素が、ゲート酸化
膜中に供給され、この過剰の水素が、トランジスタの作
動中に発生する高エネルギーを持ったキャリアと反応し
て、半導体基板中の界面準位を増加させ、ホットキャリ
ア寿命を低下させるという報告が、『IEEE ED vol.28 p
83〜94 (1918) ;アイ・イー・イー・イー、イー・ディ
ー、28巻、第83〜94頁(1981年)』におい
て、Fair and Sunによって行われている。
In particular, when a plasma-silicon nitride film is formed on the uppermost layer of the protective film, a large amount of hydrogen existing in the plasma-silicon nitride film is supplied to the gate oxide film, and this excess hydrogen is supplied. It has been reported in the IEEE ED vol.28 p that the hydrogen in the hydrogen reacts with carriers with high energy generated during the operation of the transistor to increase the interface state in the semiconductor substrate and reduce the hot carrier lifetime.
83-94 (1918); I.E.E.E., E.D., Vol. 28, pp. 83-94 (1981)] by Fair and Sun.

【0011】本発明は、このような従来の問題点を解決
することを課題とするものであり、ゲート酸化膜中に存
在する水素量を最適な値にすることで、半導体基板とゲ
ート酸化膜との界面に存在するダングリングボンドを完
全に終端させると共に、過剰な水素が存在することを防
止し、優れた電気特性を備え且つホットキャリア寿命が
向上した半導体装置を製造する方法を提供することを目
的とする。
An object of the present invention is to solve such a conventional problem, and to make the amount of hydrogen existing in the gate oxide film an optimum value, the semiconductor substrate and the gate oxide film are To provide a method for manufacturing a semiconductor device which completely terminates a dangling bond existing at the interface with and prevents excess hydrogen from existing, has excellent electric characteristics, and has an improved hot carrier life. With the goal.

【0012】[0012]

【発明が解決しようとする課題】この目的を達成するた
めに、本発明は、保護膜の最上層がシリコン窒化膜から
なる半導体装置の製造方法において、前記シリコン窒化
膜を形成する前に、雰囲気ガスとして、水素と窒素から
なり、且つ当該水素を5体積%以上(すなわち、窒素が
95体積%未満)且つ水素を20体積%以下(すなわ
ち、窒素が80体積%を越える)の範囲で含む混合ガス
を用い、350℃以上、450℃以下の温度で、10分
以上、130分以下の熱処理を行うことを特徴とする半
導体装置の製造方法を提供するものである。
In order to achieve this object, the present invention provides a method for manufacturing a semiconductor device in which the uppermost layer of a protective film is a silicon nitride film, in which an atmosphere before forming the silicon nitride film is used. A mixture of hydrogen and nitrogen as a gas, containing 5% by volume or more of hydrogen (ie, less than 95% by volume of nitrogen) and 20% by volume or less of hydrogen (ie, more than 80% by volume of nitrogen). Provided is a method for manufacturing a semiconductor device, which comprises performing heat treatment for 10 minutes or more and 130 minutes or less at a temperature of 350 ° C. or higher and 450 ° C. or lower using gas.

【0013】[0013]

【作用】本発明に係る半導体装置の製造方法は、シリコ
ン窒化膜を形成する前に、雰囲気ガスとして、水素と窒
素からなり、且つ、当該水素を5体積%以上(すなわ
ち、窒素が95体積%未満)且つ、水素を20体積%以
下(すなわち、窒素が80体積%を越える)の範囲で含
む混合ガスを用い、350℃以上、450℃以下の温度
で、10分以上、130分以下の熱処理を行うため、半
導体基板とゲート酸化膜との界面に存在するダングリン
グボンドは、その後形成される保護膜の最上層としての
シリコン窒化膜中に含有される水素と合わせて、完全に
終端されると共に、ゲート酸化膜中に余分な水素が存在
することが防止される。
In the method for manufacturing a semiconductor device according to the present invention, hydrogen and nitrogen are used as the atmosphere gas before forming the silicon nitride film, and the hydrogen is contained in an amount of 5% by volume or more (that is, 95% by volume of nitrogen). Heat treatment for 10 minutes or more and 130 minutes or less at a temperature of 350 ° C. or more and 450 ° C. or less using a mixed gas containing hydrogen in an amount of 20% by volume or less (that is, nitrogen exceeds 80% by volume). Therefore, the dangling bonds existing at the interface between the semiconductor substrate and the gate oxide film are completely terminated together with the hydrogen contained in the silicon nitride film as the uppermost layer of the protective film formed later. At the same time, the existence of excess hydrogen in the gate oxide film is prevented.

【0014】また、前記ダングリングボンドを全て終端
し、且つゲート酸化膜中に存在する水素量を調整した後
に、保護膜としてシリコン窒化膜を形成するため、この
シリコン窒化膜が、外部からの水分の侵入を防止する。
このため、前記ダングリングボンドと水素との関係は、
半永久的に保持される。以下、前記数値の臨界的な意義
について説明する。 『雰囲気ガスの水素含有量が、5体積%以上、20体積
%以下』雰囲気ガスの水素含有量が5体積%未満である
と、半導体基板表面に存在するダングリングボンドを水
素により完全に終端することができず、トランジスタの
作動中に、この終端していないダングリングボンドに電
子がトラップされ、しきい値電圧がばらついたり、相互
コンダクタンス(Gm)が低下してしまう。このため、
半導体装置の電気的特性が悪化してしまう。
Further, after terminating all the dangling bonds and adjusting the amount of hydrogen existing in the gate oxide film, a silicon nitride film is formed as a protective film. Prevent intrusion.
Therefore, the relationship between the dangling bond and hydrogen is
Hold semi-permanently. The critical significance of the numerical values will be described below. "The hydrogen content of the atmosphere gas is 5% by volume or more and 20% by volume or less" When the hydrogen content of the atmosphere gas is less than 5% by volume, dangling bonds existing on the surface of the semiconductor substrate are completely terminated by hydrogen. Therefore, during operation of the transistor, electrons are trapped in the dangling bond that is not terminated, the threshold voltage varies, and the transconductance (Gm) decreases. For this reason,
The electrical characteristics of the semiconductor device deteriorate.

【0015】一方、前記雰囲気ガスの水素含有量が20
体積%を越えると、半導体基板表面に存在するダングリ
ングボンドを水素により完全に終端した後に、不要な
(過剰な)水素がゲート酸化膜中に存在し、この水素
が、トランジスタの作動中に発生する高エネルギーを持
ったキャリアと反応して半導体基板中の界面準位を増加
させ、ホットキャリア寿命を低下させてしまう。
On the other hand, the hydrogen content of the atmosphere gas is 20.
If the volume% is exceeded, unnecessary (excess) hydrogen exists in the gate oxide film after the dangling bond existing on the semiconductor substrate surface is completely terminated by hydrogen, and this hydrogen is generated during the operation of the transistor. Reacts with carriers having high energy to increase the interface state in the semiconductor substrate and shorten the hot carrier life.

【0016】雰囲気ガスの水素含有量が、5体積%以
上、20体積%以下であると、半導体基板表面に存在す
るダングリングボンドは、その後形成される保護膜の最
上層としてのシリコン窒化膜中に含有させる水素と合わ
せて完全に終端され、且つゲート酸化膜中に余分な水素
が侵入することが防止される。従って、前記雰囲気ガス
の水素濃度を、5体積%以上(窒素濃度が95体積%未
満)且つ、雰囲気ガスの水素濃度を、20体積%以下
(窒素濃度が80体積%を越える)の範囲に限定した。 『熱処理温度が、350℃以上、450℃以下』前記熱
処理温度が350℃未満であると、半導体基板表面に存
在するダングリングボンドを、その後保護膜のシリコン
窒化膜から供給される水素を合わせても完全に終端する
ことができず、トランジスタの作動中に、この終端して
いないダングリングボンドに電子がトラップされ、しき
い値電圧がばらついたり、相互コンダクタンス(Gm)
が低下してしまう。このため、半導体装置の電気的特性
が悪化してしまう。
When the hydrogen content of the atmosphere gas is 5% by volume or more and 20% by volume or less, the dangling bond existing on the surface of the semiconductor substrate is formed in the silicon nitride film as the uppermost layer of the protective film formed thereafter. Is completely terminated together with the hydrogen contained in the gate oxide, and excess hydrogen is prevented from entering the gate oxide film. Therefore, the hydrogen concentration of the atmosphere gas is limited to 5% by volume or more (nitrogen concentration is less than 95% by volume) and the hydrogen concentration of the atmosphere gas is limited to 20% by volume or less (nitrogen concentration exceeds 80% by volume). did. “Heat treatment temperature is 350 ° C. or higher and 450 ° C. or lower” When the heat treatment temperature is lower than 350 ° C., dangling bonds existing on the surface of the semiconductor substrate are combined with hydrogen supplied from the silicon nitride film of the protective film. Cannot be completely terminated, and electrons are trapped in the unterminated dangling bonds during the operation of the transistor, the threshold voltage varies, and the transconductance (Gm)
Will decrease. Therefore, the electrical characteristics of the semiconductor device deteriorate.

【0017】一方、前記熱処理温度が450℃を越える
と、ストレスマイグレーションにより、配線にボイドが
発生して断線してしまうので、温度を450℃より高く
することはできない。熱処理温度が、350℃以上、4
50℃以下であると、半導体基板表面に存在するダング
リングボンドは、水素により完全に終端され、且つゲー
ト酸化膜中に余分な水素が存在することが防止される。
さらに、ストレスマイグレーションによる配線の断線も
発生しない。
On the other hand, when the heat treatment temperature exceeds 450 ° C., stress migration causes voids in the wiring, resulting in disconnection. Therefore, the temperature cannot be higher than 450 ° C. Heat treatment temperature is 350 ° C or higher, 4
When the temperature is 50 ° C. or lower, dangling bonds existing on the surface of the semiconductor substrate are completely terminated by hydrogen, and excess hydrogen is prevented from existing in the gate oxide film.
Further, no wire disconnection due to stress migration occurs.

【0018】従って、前記熱処理の温度を、350℃以
上且つ450℃以下の範囲に限定した。 『熱処理時間が、10分以上、130分以下』前記熱処
理時間が10分未満であると、半導体基板表面に存在す
るダングリングボンドを水素により完全に終端すること
ができず、トランジスタの作動中に、この終端していな
いダングリングボンドに電子がトラップされ、しきい値
電圧がばらついたり、相互コンダクタンス(Gm)が低
下してしまう。このため、半導体装置の電気的特性が悪
化してしまう。また、熱処理の時間管理が困難となり、
実用的でない。
Therefore, the temperature of the heat treatment is limited to the range of 350 ° C. or higher and 450 ° C. or lower. "Heat treatment time is 10 minutes or more and 130 minutes or less" If the heat treatment time is less than 10 minutes, dangling bonds existing on the surface of the semiconductor substrate cannot be completely terminated by hydrogen, and the transistor is not activated during operation. Electrons are trapped in the dangling bonds that are not terminated, the threshold voltage varies, and the mutual conductance (Gm) decreases. Therefore, the electrical characteristics of the semiconductor device deteriorate. Also, it becomes difficult to control the time of heat treatment,
Not practical.

【0019】一方、前記熱処理時間が130分を越える
と、半導体基板表面に存在するダングリングボンドを水
素により完全に終端した後に、不要な(過剰な)水素が
ゲート酸化膜中に存在し、この水素が、トランジスタの
作動中に発生する高エネルギーを持ったキャリアと反応
して半導体基板中の界面準位を増加させ、ホットキャリ
ア寿命を低下させてしまう。また、熱処理時間が長すぎ
て生産性が大幅に低下してしまう。
On the other hand, if the heat treatment time exceeds 130 minutes, unnecessary (excessive) hydrogen exists in the gate oxide film after the dangling bonds existing on the surface of the semiconductor substrate are completely terminated by hydrogen. Hydrogen reacts with carriers having high energy generated during the operation of the transistor to increase the interface state in the semiconductor substrate and reduce the hot carrier life. Further, the heat treatment time is too long, resulting in a significant decrease in productivity.

【0020】熱処理時間が、10分以上、130分以下
であると、半導体基板表面に存在するダングリングボン
ドは、水素により完全に終端され、且つゲート酸化膜中
に余分な水素が存在することが防止される。従って、前
記熱処理の時間を、10分以上且つ130分以下の範囲
に限定した。
If the heat treatment time is 10 minutes or more and 130 minutes or less, dangling bonds existing on the surface of the semiconductor substrate may be completely terminated by hydrogen, and excess hydrogen may be present in the gate oxide film. To be prevented. Therefore, the heat treatment time is limited to a range of 10 minutes or more and 130 minutes or less.

【0021】[0021]

【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図1ないし図8は、本発明の一実
施例に係る半導体装置の製造工程の一部を示す部分断面
図である。図1に示す工程では、p型シリコン基板1を
酸化して、500Å程度のシリコン酸化膜を形成し、こ
の上にシリコン窒化膜をCVD法により形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment according to the present invention will be described with reference to the drawings. 1 to 8 are partial cross-sectional views showing a part of a manufacturing process of a semiconductor device according to an embodiment of the present invention. In the step shown in FIG. 1, the p-type silicon substrate 1 is oxidized to form a silicon oxide film having a thickness of about 500 Å, and a silicon nitride film is formed thereon by a CVD method.

【0022】次に、前記シリコン窒化膜をエッチングし
て、n型MOSトランジスタを形成するため、1.2×
1013cm-2程度のドーズ量のボロン(B)を注入して
pウエル2を形成する。次に、前記p型シリコン基板1
に熱処理を行い、Bを拡散してpウエル2領域を広げ
る。
Next, the silicon nitride film is etched to form an n-type MOS transistor.
A p-well 2 is formed by implanting boron (B) in a dose amount of about 10 13 cm -2 . Next, the p-type silicon substrate 1
Is subjected to heat treatment to diffuse B and expand the p well 2 region.

【0023】次いで、前記シリコン酸化膜をエッチング
して、パッド酸化膜を形成した後、この上にシリコン窒
化膜をCVD法により形成する。次に、素子活性領域
(トランジスタ形成領域)以外の領域に形成されたシリ
コン窒化膜を選択的に除去する。次いで、前記p型シリ
コン基板1の非活性領域に、選択的にチャネルストッパ
イオンをイオン注入し、チャネルストッパ3を形成す
る。
Next, the silicon oxide film is etched to form a pad oxide film, and then a silicon nitride film is formed thereon by a CVD method. Next, the silicon nitride film formed in the region other than the element active region (transistor formation region) is selectively removed. Next, channel stopper ions are selectively ion-implanted into the inactive region of the p-type silicon substrate 1 to form the channel stopper 3.

【0024】次に、前記素子活性化領域上に形成された
シリコン窒化膜をマスクとして、前記p型シリコン基板
1に熱酸化を行い、非活性領域に厚さ6000Å程度の
フィールド酸化膜4を形成し、素子間分離を行う。その
後、前記シリコン窒化膜を除去する。次いで、図2に示
す工程では、図1に示す工程で得たp型シリコン基板1
のチャネル領域に、しきい値調整用のフッ化ボロン(B
2 )を、3.3×1012cm-2程度のドーズ量でイオ
ン注入する。次に、パッド酸化膜を剥離後、p型シリコ
ン基板1上に、ゲート酸化膜5を形成する。
Next, the p-type silicon substrate 1 is thermally oxidized using the silicon nitride film formed on the device activation region as a mask to form a field oxide film 4 having a thickness of about 6000 Å in the inactive region. Then, the elements are separated. Then, the silicon nitride film is removed. Then, in the step shown in FIG. 2, the p-type silicon substrate 1 obtained in the step shown in FIG.
In the channel region of, boron fluoride (B
F 2 ) is ion-implanted with a dose amount of about 3.3 × 10 12 cm −2 . Next, after removing the pad oxide film, the gate oxide film 5 is formed on the p-type silicon substrate 1.

【0025】次に、ゲート酸化膜5上に、ゲート電極形
成材料として多結晶シリコン膜6をCVD法により形成
する。次いで、多結晶シリコン膜6に、Pをドープし
て、多結晶シリコン膜6の抵抗を下げる。次に、図3に
示す工程では、図2に示す工程で得た多結晶シリコン膜
6を選択的にエッチングして、ゲート電極7を形成す
る。
Next, a polycrystalline silicon film 6 is formed on the gate oxide film 5 as a gate electrode forming material by the CVD method. Next, the polycrystalline silicon film 6 is doped with P to reduce the resistance of the polycrystalline silicon film 6. Next, in the step shown in FIG. 3, the polycrystalline silicon film 6 obtained in the step shown in FIG. 2 is selectively etched to form a gate electrode 7.

【0026】次いで、ゲート電極7をマスクとして、p
ウエル2の全面に、2.0×1013cm-2程度のドーズ
量のPをイオン注入して、n- 拡散層10及びn- 拡散
層11を形成する。次いで、図4に示す工程では、図3
に示す工程で得たゲート電極7をマスクとして、ゲート
酸化膜5にエッチングを行い、p型シリコン基板1のソ
ース領域及びドレイン領域を露出する。
Then, using the gate electrode 7 as a mask, p
Ion implantation of P with a dose of about 2.0 × 10 13 cm −2 is performed on the entire surface of the well 2 to form the n diffusion layer 10 and the n diffusion layer 11. Then, in the step shown in FIG.
The gate oxide film 5 is etched using the gate electrode 7 obtained in the step (1) as a mask to expose the source region and the drain region of the p-type silicon substrate 1.

【0027】次に、CVD法により、全面にシリコン酸
化膜を形成した後、n- 拡散層10及びn- 拡散層11
に対応するp型シリコン基板1表面が露出するまで、当
該シリコン酸化膜をエッチバックして、ゲート電極7の
側面にサイドウォール8を形成する。次いで、図5に示
す工程では、図4に示す工程で得たウエハの全面に、後
に行う高濃度不純物拡散層を形成するための不純物イオ
ン注入用のシリコン酸化膜9を形成する。
Next, after a silicon oxide film is formed on the entire surface by the CVD method, the n - diffusion layer 10 and the n - diffusion layer 11 are formed.
The silicon oxide film is etched back until the surface of the p-type silicon substrate 1 corresponding to is exposed, and the sidewall 8 is formed on the side surface of the gate electrode 7. Next, in a step shown in FIG. 5, a silicon oxide film 9 for impurity ion implantation for forming a high-concentration impurity diffusion layer to be performed later is formed on the entire surface of the wafer obtained in the step shown in FIG.

【0028】次に、図6に示す工程では、図5に示す工
程で得たシリコン酸化膜9を、高濃度不純物拡散層(本
実施例では、『n+ 拡散層』という)を形成するための
イオン注入用シリコン酸化膜とし、このシリコン酸化膜
9を介すると共に、ゲート電極7及びサイドウォール8
をマスクとして、pウェル2の全面に、3×1015cm
-2程度のドーズ量のヒ素(As)をイオン注入する。
Next, in the step shown in FIG. 6, the silicon oxide film 9 obtained in the step shown in FIG. 5 is used to form a high-concentration impurity diffusion layer (in this embodiment, referred to as "n + diffusion layer"). Of silicon oxide film for ion implantation, the silicon oxide film 9 is interposed, and the gate electrode 7 and the sidewall 8 are formed.
Is used as a mask to cover the entire surface of the p-well 2 by 3 × 10 15 cm
Ion-implant arsenic (As) with a dose of about -2 .

【0029】このようにして、pウエル2に、n+ 拡散
層12及び14を形成し、n- 拡散層10及びn+ 拡散
層12からなるソース13、n- 拡散層11及びn+
散層14からなるドレイン15を形成した。次に、図7
に示す工程では、シリコン酸化膜9上に、低温でシリコ
ン酸化膜16を形成する。
In this way, the n + diffusion layers 12 and 14 are formed in the p well 2, and the source 13, the n diffusion layer 11 and the n + diffusion layer composed of the n diffusion layer 10 and the n + diffusion layer 12 are formed. A drain 15 of 14 was formed. Next, FIG.
In the step shown in (1), the silicon oxide film 16 is formed on the silicon oxide film 9 at a low temperature.

【0030】次いで、シリコン酸化膜16上に、BPS
G膜17を形成した後、900℃で15分間の熱処理を
行い、BPSG膜17の平坦化を行う。次に、BPSG
膜17、シリコン酸化膜16及びシリコン酸化膜9を選
択的にエッチングし、トランジスタへのコンタクト孔1
8を開口する。次いで、図8に示す工程では、図7に示
す工程で得たウエハの全面に、スパッタ法により、コン
タクト孔18内に、アルミニウム(Al)合金を埋め込
むと共に、アルミニウム(Al)合金からなる金属配線
膜を形成する。
Then, on the silicon oxide film 16, BPS is applied.
After forming the G film 17, heat treatment is performed at 900 ° C. for 15 minutes to planarize the BPSG film 17. Next, BPSG
The film 17, the silicon oxide film 16, and the silicon oxide film 9 are selectively etched to form contact holes 1 for the transistor.
Open 8 Then, in a step shown in FIG. 8, an aluminum (Al) alloy is embedded in the contact holes 18 by sputtering on the entire surface of the wafer obtained in the step shown in FIG. 7, and metal wiring made of an aluminum (Al) alloy is formed. Form a film.

【0031】次に、前記金属配線膜にパターニングを行
い、配線19を形成した後、全面にCVD法により、P
SG膜20を形成する。次いで、PSG膜20が形成さ
れたウエハに、雰囲気ガスとして、水素と窒素からな
り、且つ、水素を5体積%以上(すなわち、窒素が95
体積%未満)、且つ、水素を20体積%以下(すなわ
ち、窒素が80体積%を越える)の範囲で含む混合ガス
を用い、350℃以上、450℃以下の温度で、10分
以上、130分以下の熱処理を行う。
Next, after patterning the metal wiring film to form the wiring 19, P is formed on the entire surface by the CVD method.
The SG film 20 is formed. Next, the wafer on which the PSG film 20 is formed is made of hydrogen and nitrogen as an atmosphere gas, and contains 5% by volume or more of hydrogen (that is, nitrogen is 95
(Less than volume%) and a mixed gas containing hydrogen in an amount of 20 volume% or less (that is, nitrogen exceeds 80 volume%) at a temperature of 350 ° C. or higher and 450 ° C. or lower for 10 minutes or more and 130 minutes. The following heat treatment is performed.

【0032】この工程により、供給される水素と、最上
層に形成されるシリコン窒化膜から供給される水素によ
り、pウエル2とゲート酸化膜5との界面に存在してい
たダングリングボンドの全てが、完全に終端される。従
って、優れた相互コンダクタンス(Gm)が得られ、ま
た、安定したしきい値電圧を得ることができる。また、
ダングリングボンドの全てが終端した後に、ゲート酸化
膜5中に余分な水素が存在することを防止することがで
きる。従って、残留した余分な水素が、トランジスタの
作動中に発生する高エネルギーを持ったキャリアと反応
して半導体基板中の界面準位を増加させるという従来の
問題が発生することがない。このため、ホットキャリア
寿命を向上することができる。
By this process, all of the dangling bonds existing at the interface between the p well 2 and the gate oxide film 5 due to the hydrogen supplied and the hydrogen supplied from the silicon nitride film formed on the uppermost layer. Is completely terminated. Therefore, excellent transconductance (Gm) can be obtained, and a stable threshold voltage can be obtained. Also,
It is possible to prevent excess hydrogen from existing in the gate oxide film 5 after all the dangling bonds are terminated. Therefore, the conventional problem that the remaining excess hydrogen reacts with the carriers having high energy generated during the operation of the transistor to increase the interface state in the semiconductor substrate does not occur. Therefore, the hot carrier life can be improved.

【0033】次いで、この熱処理を終了した後、PSG
膜20上に、シリコン窒化膜21を形成する。次に、こ
のシリコン窒化膜21にエッチングを行い、膜厚を調整
し、PSG膜20及びシリコン窒化膜21からなる所定
膜厚のパッシベーション膜22を形成する。このように
して、LDD構造を有するn型MOSトランジスタを備
えた半導体装置を得た。
Then, after finishing this heat treatment, PSG
A silicon nitride film 21 is formed on the film 20. Next, the silicon nitride film 21 is etched to adjust the film thickness to form a passivation film 22 having a predetermined film thickness including the PSG film 20 and the silicon nitride film 21. In this way, a semiconductor device including an n-type MOS transistor having an LDD structure was obtained.

【0034】なお、本実施例では、LDD構造を有する
n型MOSトランジスタを備えた半導体装置を製造した
が、これに限らず、本発明は、LDD構造を備えていな
い通常のMOSトランジスタについても応用可能である
ことは勿論である。また、n型MOSトランジスタに係
わらず、p型MOSトランジスタについても応用可能で
あることは勿論である。この時は、B等のp型不純物を
イオン注入すればよい。
Although the semiconductor device having the n-type MOS transistor having the LDD structure is manufactured in this embodiment, the present invention is not limited to this, and the present invention is also applied to a normal MOS transistor having no LDD structure. Of course, it is possible. Further, it is needless to say that the present invention can be applied to a p-type MOS transistor regardless of the n-type MOS transistor. At this time, p-type impurities such as B may be ion-implanted.

【0035】さらに、本発明は、同一基板上にn型MO
Sトランジスタとp型MOSトランジスタとを備えた相
補性MOSトタンジスタや、その他の構造を備えた半導
体装置についても応用可能であることは勿論である。ま
た、本実施例では、図3に示す工程で、不純物として、
Pをイオン注入したが、これに限らず、As等、他のn
型不純物をイオン注入してもよい。
Further, according to the present invention, an n-type MO is formed on the same substrate.
It is needless to say that the present invention can be applied to a complementary MOS transistor having an S transistor and a p-type MOS transistor, and a semiconductor device having another structure. Further, in this embodiment, as impurities in the process shown in FIG.
Although P is ion-implanted, it is not limited to this, and other n such as As
Type impurities may be ion-implanted.

【0036】そして、本実施例では、図6に示す工程
で、不純物として、Asをイオン注入したが、これに限
らず、P等、他のn型不純物をイオン注入してもよい。
そしてまた、本実施例では、図8に示す工程で、PSG
膜20及びシリコン窒化膜21からなる二層構造を備え
たパッシベーション膜22を形成したが、これに限ら
ず、パッシベーション膜22は、最上層にシリコン窒化
膜21が形成されていれば、三層以上の構造としてもよ
い。また、所望により、シリコン窒化膜21だけで構成
してもよい。
In this embodiment, As was ion-implanted as an impurity in the step shown in FIG. 6, but the present invention is not limited to this, and other n-type impurities such as P may be ion-implanted.
In addition, in this embodiment, PSG is performed in the process shown in FIG.
Although the passivation film 22 having a two-layer structure including the film 20 and the silicon nitride film 21 is formed, the passivation film 22 is not limited to this, and if the silicon nitride film 21 is formed on the uppermost layer, three or more layers are formed. The structure may be. If desired, the silicon nitride film 21 may be used alone.

【0037】そしてまた、本実施例は、一実施例であ
り、不純物のイオン注入時におけるイオン注入量やエネ
ルギー量、各種素子のサイズ等は、これに限定されるも
のではない。次に、前記実施例と同様の工程で、図8に
示す工程にて、熱処理温度を350℃として行い、この
温度に於ける熱処理の雰囲気ガスの水素濃度(体積%)
及び熱処理時間を、表1に示す条件として行った。ゲー
ト長=0.5μm、ゲート幅=15μmの半導体装置を
製造した。
Further, the present embodiment is one embodiment, and the ion implantation amount and energy amount at the time of ion implantation of impurities, the size of various elements, etc. are not limited to this. Next, in the same process as in the above embodiment, the heat treatment temperature was set to 350 ° C. in the process shown in FIG. 8, and the hydrogen concentration (volume%) of the atmosphere gas for the heat treatment at this temperature was changed.
The heat treatment was performed under the conditions shown in Table 1. A semiconductor device having a gate length of 0.5 μm and a gate width of 15 μm was manufactured.

【0038】次に、この熱処理が行われた半導体装置の
ホットキャリア寿命を以下に示す方法で調査した。各種
熱処理を行って製造したそれぞれの半導体装置に、DC
ストレスを一定時間印加した後、Vd=0.1Vで、相
互コンダクタンス(Gm)を測定して、その最大値を求
め、このGmの最大値が、無負荷時の値の90%になる
までのDCストレスの印加時間を測定することで、ホッ
トキャリア寿命を算出した。
Next, the hot carrier life of the semiconductor device subjected to this heat treatment was investigated by the following method. Each semiconductor device manufactured by various heat treatments has a DC
After applying the stress for a certain period of time, the mutual conductance (Gm) is measured at Vd = 0.1V and the maximum value thereof is obtained. The maximum value of Gm becomes 90% of the value at no load. The hot carrier life was calculated by measuring the DC stress application time.

【0039】次いで、各DCストレスにおける電圧での
ホットキャリア寿命と、DCストレス電圧の逆数との関
係から、実動作電圧である3.6Vでのホットキャリア
寿命を算出した。この結果を表1に示す。なお、表中の
記号『×』は、トランジスタが正常な動作を行わなかっ
たことを示す。
Next, the hot carrier lifetime at the actual operating voltage of 3.6 V was calculated from the relationship between the hot carrier lifetime at each DC stress voltage and the reciprocal of the DC stress voltage. The results are shown in Table 1. The symbol "x" in the table indicates that the transistor did not operate normally.

【0040】[0040]

【表1】 [Table 1]

【0041】表1から、熱処理温度が350℃であっ
て、水素含有量(体積%)が、5体積%以上、20体積
%以下である雰囲気ガスを使用し、10分以上、130
分以下の熱処理を行った半導体装置(本発明に係る半導
体装置)は、ホットキャリア寿命が10年以上であり、
実際の使用に十分に耐えられることが確認された。ここ
で、実際の使用に耐えるには、10年以上のホットキャ
リア寿命が必要であることは、公知である。
From Table 1, the heat treatment temperature is 350 ° C. and the hydrogen content (volume%) is 5 vol% or more and 20 vol% or less.
The semiconductor device (semiconductor device according to the present invention) that has been subjected to heat treatment for 10 minutes or less has a hot carrier life of 10 years or more,
It was confirmed that it could withstand practical use. Here, it is known that a hot carrier life of 10 years or more is required to withstand actual use.

【0042】これは、p型シリコン基板1表面に存在す
るダングリングボンドが、本発明により、水素により完
全に終端され、この終端後に、ゲート酸化膜5中に余分
な水分が外部から侵入することが防止されたためであ
る。一方、雰囲気ガスの水素含有量(体積%)が、5体
積%未満であると、熱処理時間が、10分以上、130
分以下の条件を満たしていても、トランジスタが正常な
動作を行わなかったことが確認された。
This is because the dangling bond existing on the surface of the p-type silicon substrate 1 is completely terminated by hydrogen according to the present invention, and after this termination, excess water enters the gate oxide film 5 from the outside. Is prevented. On the other hand, when the hydrogen content (volume%) of the atmosphere gas is less than 5 volume%, the heat treatment time is 10 minutes or longer and 130
It was confirmed that the transistor did not operate normally even if the following conditions were satisfied.

【0043】これは、p型シリコン基板1表面に存在す
るダングリングボンドを、水素により完全に終端するこ
とができず、トランジスタの作動中に、この終端してい
ないダングリングボンドに電子がトラップされ、しきい
値電圧がばらついてしまうからである。次に、前記実施
例と同様の工程で、図8に示す工程にて、熱処理温度を
450℃として行い、この温度に於ける熱処理の雰囲気
ガスの水素濃度(体積%)及び熱処理時間を、表1に示
す条件として行った。ゲート長=0.5μm、ゲート幅
=15μmの半導体装置を製造した。
This means that the dangling bond existing on the surface of the p-type silicon substrate 1 cannot be completely terminated by hydrogen, and electrons are trapped in the unterminated dangling bond during the operation of the transistor. This is because the threshold voltage varies. Next, in the same process as in the above embodiment, the heat treatment temperature was set to 450 ° C. in the process shown in FIG. 8, and the hydrogen concentration (volume%) of the atmosphere gas and the heat treatment time at this temperature were calculated as follows. The condition shown in 1 was used. A semiconductor device having a gate length of 0.5 μm and a gate width of 15 μm was manufactured.

【0044】次に、この熱処理が行われた半導体装置の
ホットキャリア寿命を前記と同様の方法で調査した。こ
の結果を表2に示す。
Next, the hot carrier life of the semiconductor device subjected to this heat treatment was investigated by the same method as described above. The results are shown in Table 2.

【0045】[0045]

【表2】 [Table 2]

【0046】表2から、熱処理温度が450℃であっ
て、水素含有量(体積%)が、5体積%以上、20体積
%以下である雰囲気ガスを使用し、10分以上、130
分以下の熱処理を行った半導体装置(本発明に係る半導
体装置)は、熱処理温度が350℃の半導体装置(表1
の結果)と比べ、若干ホットキャリア寿命が低下するも
のの、ホットキャリア寿命が10年以上であり、実際の
使用に十分に耐えられることが確認された。
From Table 2, the heat treatment temperature is 450 ° C. and the hydrogen content (volume%) is 5 vol% or more and 20 vol% or less.
The semiconductor device (the semiconductor device according to the present invention) that has been subjected to the heat treatment for less than or equal to the heat treatment temperature has a heat treatment temperature of 350 ° C. (see Table 1).
It was confirmed that the hot carrier life was 10 years or more, which is sufficient for actual use, although the hot carrier life was slightly shortened compared to the result (1).

【0047】これも、p型シリコン基板1表面に存在す
るダングリングボンドが、水素により完全に終端され、
この終端後に、ゲート酸化膜5中に、余分な水分が外部
から侵入して水素になることが防止されたためである。
一方、雰囲気ガスの水素含有量(体積%)が、5体積%
未満であると、熱処理時間が、10分以上且つ130分
以下の条件を満たしていても、トランジスタが正常な動
作を行わなかったことが確認された。
Also in this case, the dangling bond existing on the surface of the p-type silicon substrate 1 is completely terminated by hydrogen,
This is because after this termination, excess water was prevented from entering the gate oxide film 5 from the outside and becoming hydrogen.
On the other hand, the hydrogen content (volume%) of the atmosphere gas is 5 volume%.
It was confirmed that the transistor did not operate normally even if the heat treatment time was 10 minutes or more and 130 minutes or less when it was less than 1.

【0048】これも、pウエル2とゲート酸化膜5との
界面に存在するダングリングボンドを、水素により完全
に終端することができず、トランジスタの作動中に、こ
の終端していないダングリングボンドに電子がトラップ
され、しきい値電圧がばらついてしまうからである。次
に、前記実施例と同様の工程で、図8に示す工程にて、
熱処理温度を300℃として行い、この温度に於ける熱
処理の雰囲気ガスの水素濃度(体積%)及び熱処理時間
を、表1に示す条件として行った。ゲート長=0.5μ
m、ゲート幅=15μmの半導体装置を製造した。
Also in this case, the dangling bond existing at the interface between the p-well 2 and the gate oxide film 5 cannot be completely terminated by hydrogen, and the dangling bond which is not terminated during the operation of the transistor. This is because the electrons are trapped in and the threshold voltage varies. Next, in a step similar to the above-mentioned embodiment, in the step shown in FIG.
The heat treatment was performed at a temperature of 300 ° C., and the hydrogen concentration (volume%) of the atmosphere gas and the heat treatment time at this temperature were set under the conditions shown in Table 1. Gate length = 0.5μ
m, and a gate width = 15 μm, a semiconductor device was manufactured.

【0049】次に、この熱処理が行われた半導体装置の
ホットキャリア寿命を前記と同様の方法で調査した。こ
の結果を表3に示す。
Next, the hot carrier life of the semiconductor device subjected to this heat treatment was investigated by the same method as described above. The results are shown in Table 3.

【0050】[0050]

【表3】 [Table 3]

【0051】表3から、300℃にて熱処理を行った半
導体装置は、雰囲気ガスの水素濃度が、5体積%以上且
つ20体積%以下、熱処理時間が、10分以上且つ13
0分以下、の条件を満たしていても、トランジスタが正
常な動作を行わなかったことが確認された。これは、熱
処理温度が必要以上に低いと、pウエル2とゲート酸化
膜5との界面に存在するダングリングボンドを水素によ
り完全に終端することができず、トランジスタの作動中
に、この終端していないダングリングボンドに電子がト
ラップされ、しきい値電圧が大きくなり、正常な動作を
しなくなるからである。
From Table 3, in the semiconductor device heat-treated at 300 ° C., the hydrogen concentration of the atmosphere gas is 5 vol% or more and 20 vol% or less, and the heat treatment time is 10 minutes or more and 13 min.
It was confirmed that the transistor did not operate normally even if the condition of 0 minutes or less was satisfied. This is because if the heat treatment temperature is lower than necessary, the dangling bonds existing at the interface between the p-well 2 and the gate oxide film 5 cannot be completely terminated by hydrogen, and this termination occurs during the operation of the transistor. This is because electrons are trapped in the dangling bonds that are not present, the threshold voltage increases, and normal operation is lost.

【0052】次に、前記実施例と同様の工程で、図8に
示す工程にて、熱処理温度を500℃として行い、この
温度に於ける熱処理の雰囲気ガスの水素濃度(体積%)
及び熱処理時間を、表1に示す条件として行った。ゲー
ト長=0.5μm、ゲート幅=15μmの半導体装置を
製造した。次に、この熱処理が行われた半導体装置の結
果を表4に示す。
Next, in the same process as in the above embodiment, the heat treatment temperature is set to 500 ° C. in the process shown in FIG. 8, and the hydrogen concentration (volume%) of the atmosphere gas for the heat treatment at this temperature is increased.
The heat treatment was performed under the conditions shown in Table 1. A semiconductor device having a gate length of 0.5 μm and a gate width of 15 μm was manufactured. Next, Table 4 shows the result of the semiconductor device subjected to this heat treatment.

【0053】[0053]

【表4】 [Table 4]

【0054】表4から、500℃にて熱処理を行った半
導体装置は、配線が断線してしまい、トランジスタが正
常な動作を行わなかったことが確認された。これは、熱
処理温度が必要以上に高いと、ストレスマイグレーショ
ンにより、ボイドが発生するためである。以上、表1な
いし表4の結果から、10年以上の長いホットキャリア
寿命を備え且つ電気的特性に優れた半導体装置を製造す
るには、シリコン窒化膜21を形成する前に、雰囲気ガ
スとして、水素と窒素からなり且つ当該水素を5体積%
以上、20体積%以下の範囲で含む混合ガスを用い、3
50℃以上、450℃以下の温度で、10分以上、13
0分以下の熱処理を行うことが必要であることが立証さ
れた。
From Table 4, it was confirmed that in the semiconductor device heat-treated at 500 ° C., the wiring was broken and the transistor did not operate normally. This is because when the heat treatment temperature is higher than necessary, voids are generated due to stress migration. As described above, from the results of Tables 1 to 4, in order to manufacture a semiconductor device having a long hot carrier life of 10 years or more and excellent electrical characteristics, an atmosphere gas is used before forming the silicon nitride film 21. Consists of hydrogen and nitrogen and contains 5% by volume of the hydrogen.
Above, using the mixed gas contained in the range of 20% by volume or less, 3
At a temperature of 50 ° C or higher and 450 ° C or lower, 10 minutes or longer, 13
It has proved necessary to carry out a heat treatment of 0 minutes or less.

【0055】[0055]

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、シリコン窒化膜を形成する
前に、雰囲気ガスとして、水素と窒素からなり且つ当該
水素を5体積%以上、20体積%以下の範囲で含む混合
ガスを用い、350℃以上、450℃以下の温度で、1
0分以上、130分以下の熱処理を行うため、半導体基
板表面に存在するダングリングボンドの全てを、保護膜
の最上層としてシリコン窒化膜中に含まれる水素と合わ
せて完全に終端することができる。このため、優れた相
互コンダクタンスが得られると共に、安定したしきい値
電圧を得ることができる。
As described above, according to the method of manufacturing a semiconductor device of the present invention, before forming the silicon nitride film, the atmosphere gas is composed of hydrogen and nitrogen and contains 5% by volume or more of the hydrogen. , At a temperature of 350 ° C. or higher and 450 ° C. or lower, 1
Since the heat treatment is performed for 0 minutes or more and 130 minutes or less, all dangling bonds existing on the surface of the semiconductor substrate can be completely terminated together with hydrogen contained in the silicon nitride film as the uppermost layer of the protective film. . Therefore, excellent transconductance can be obtained, and a stable threshold voltage can be obtained.

【0056】さらに、前記ダングリングボンドを全て終
端した後、保護膜としてシリコン窒化膜を形成すること
で、シリコン窒化膜は、外部からの水分の侵入を防止す
るため、水分が分解して水素量が増加することがない。
このため、前記ダングリングボンドと水素との関係は、
半永久的に保持することができる。この結果、優れた電
気特性を備え且つホットキャリア寿命が向上した半導体
装置を提供することができる。
Furthermore, after terminating all the dangling bonds, a silicon nitride film is formed as a protective film, so that the silicon nitride film is decomposed into water to prevent the intrusion of water from the outside. Does not increase.
Therefore, the relationship between the dangling bond and hydrogen is
It can be held semi-permanently. As a result, it is possible to provide a semiconductor device having excellent electrical characteristics and having an improved hot carrier life.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 1 is a partial cross-sectional view showing a part of a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 2 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図3】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 3 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図4】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 4 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図5】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 5 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図6】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 6 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図7】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 7 is a partial sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【図8】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
FIG. 8 is a partial cross-sectional view showing a part of the manufacturing process of the semiconductor device according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 pウエル 3 チャネルストッパ 4 フィールド酸化膜 5 ゲート酸化膜 6 多結晶シリコン膜 7 ゲート電極 8 サイドウォール 9 シリコン酸化膜 10 n- 拡散層 11 n- 拡散層 12 n+ 拡散層 13 ソース 14 n+ 拡散層 15 ドレイン 16 シリコン酸化膜 17 BPSG膜 18 コンタクト孔 19 配線 20 PSG膜 21 シリコン窒化膜 22 パッシベーション膜1 silicon substrate 2 p well 3 channel stopper 4 field oxide film 5 gate oxide film 6 polycrystalline silicon film 7 gate electrode 8 sidewall 9 silicon oxide film 10 n - diffusion layer 11 n - diffusion layer 12 n + diffusion layer 13 source 14 n + diffusion layer 15 drain 16 silicon oxide film 17 BPSG film 18 contact hole 19 wiring 20 PSG film 21 silicon nitride film 22 passivation film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 保護膜の最上層がシリコン窒化膜からな
る半導体装置の製造方法において、 前記シリコン窒化膜を形成する前に、雰囲気ガスとし
て、水素と窒素からなり且つ当該水素を5体積%以上、
20体積%以下の範囲で含む混合ガスを用い、350℃
以上、450℃以下の温度で、10分以上、130分以
下の熱処理を行うことを特徴とする半導体装置の製造方
法。
1. A method of manufacturing a semiconductor device in which the uppermost layer of a protective film is made of a silicon nitride film, wherein, before forming the silicon nitride film, the atmosphere gas is made of hydrogen and nitrogen and contains 5% by volume or more of the hydrogen. ,
Using mixed gas containing 20 volume% or less, 350 ° C.
As described above, the method for manufacturing a semiconductor device is characterized by performing heat treatment for 10 minutes or more and 130 minutes or less at a temperature of 450 ° C. or less.
JP16301393A 1993-06-30 1993-06-30 Manufacture of semiconductor device Pending JPH0774167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16301393A JPH0774167A (en) 1993-06-30 1993-06-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16301393A JPH0774167A (en) 1993-06-30 1993-06-30 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0774167A true JPH0774167A (en) 1995-03-17

Family

ID=15765541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16301393A Pending JPH0774167A (en) 1993-06-30 1993-06-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0774167A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349283A (en) * 1999-06-03 2000-12-15 Matsushita Electronics Industry Corp High withstand-voltage semiconductor device and its manufacture
US7235849B2 (en) 2003-09-19 2007-06-26 Fujitsu Limited Semiconductor device and method for fabricating the same
JPWO2006117900A1 (en) * 2005-04-26 2008-12-18 シャープ株式会社 Semiconductor device manufacturing method and semiconductor device
JP2009016828A (en) * 2007-07-02 2009-01-22 Samsung Electronics Co Ltd Method of manufacturing semiconductor device
JP2014213575A (en) * 2013-04-26 2014-11-17 キヤノン株式会社 Method of manufacturing liquid discharge head

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349283A (en) * 1999-06-03 2000-12-15 Matsushita Electronics Industry Corp High withstand-voltage semiconductor device and its manufacture
US7235849B2 (en) 2003-09-19 2007-06-26 Fujitsu Limited Semiconductor device and method for fabricating the same
US7534712B2 (en) 2003-09-19 2009-05-19 Fujitsu Microelectronics Limited Semiconductor device and method for fabricating the same
JPWO2006117900A1 (en) * 2005-04-26 2008-12-18 シャープ株式会社 Semiconductor device manufacturing method and semiconductor device
JP2009016828A (en) * 2007-07-02 2009-01-22 Samsung Electronics Co Ltd Method of manufacturing semiconductor device
JP2014213575A (en) * 2013-04-26 2014-11-17 キヤノン株式会社 Method of manufacturing liquid discharge head

Similar Documents

Publication Publication Date Title
US6114734A (en) Transistor structure incorporating a solid deuterium source for gate interface passivation
JP3417866B2 (en) Semiconductor device and manufacturing method thereof
JP2002164512A (en) Semiconductor device and its manufacturing method
US6162687A (en) Method of manufacturing semiconductor device having oxide-nitride gate insulating layer
US6528399B1 (en) MOSFET transistor with short channel effect compensated by the gate material
JPH0774167A (en) Manufacture of semiconductor device
JP3050165B2 (en) Semiconductor device and manufacturing method thereof
US4506279A (en) Metal-oxide-semiconductor device with bilayered source and drain
KR100281135B1 (en) Method for forming gate oxide film of semiconductor device
JPH07193059A (en) Manufacture of semiconductor device
US7005393B2 (en) Method of fabricating a semiconductor device containing nitrogen in an oxide film
JP2623902B2 (en) Semiconductor device and manufacturing method thereof
JPH05206454A (en) Manufacture of mis-type semiconductor device
JP3644682B2 (en) Manufacturing method of semiconductor device
KR100358128B1 (en) Method for forming gate electrode
JP2968548B2 (en) Semiconductor device and manufacturing method thereof
JP2776891B2 (en) Semiconductor integrated circuit device
JP3376305B2 (en) Method for manufacturing semiconductor device
JP3260485B2 (en) Method for manufacturing semiconductor device
JPH11135773A (en) Semiconductor device and manufacture thereof
JP2001250941A (en) Semiconductor device and its manufacturing method
JP2685493B2 (en) Method for manufacturing semiconductor device
KR20010059856A (en) Method for forming MOS transistor
JP3191313B2 (en) Method for manufacturing semiconductor device
KR100329604B1 (en) Method for fabricating metal oxide semiconductor field effect transistor