JPH0773984B2 - Control circuit of constant-speed traveling device for vehicle - Google Patents

Control circuit of constant-speed traveling device for vehicle

Info

Publication number
JPH0773984B2
JPH0773984B2 JP62094157A JP9415787A JPH0773984B2 JP H0773984 B2 JPH0773984 B2 JP H0773984B2 JP 62094157 A JP62094157 A JP 62094157A JP 9415787 A JP9415787 A JP 9415787A JP H0773984 B2 JPH0773984 B2 JP H0773984B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
control
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62094157A
Other languages
Japanese (ja)
Other versions
JPS63258228A (en
Inventor
功光 栗原
正彦 朝倉
和彦 立川
満 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP62094157A priority Critical patent/JPH0773984B2/en
Priority to US07/129,257 priority patent/US4924397A/en
Publication of JPS63258228A publication Critical patent/JPS63258228A/en
Publication of JPH0773984B2 publication Critical patent/JPH0773984B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls For Constant Speed Travelling (AREA)
  • Control Of Vehicle Engines Or Engines For Specific Uses (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、車輌用定速走行装置の制御回路に関する。TECHNICAL FIELD The present invention relates to a control circuit for a vehicle constant speed traveling device.

<従来の技術> 一般に、車輌の速度を所定の設定速度に維持するための
定速走行装置が種々公知となっている。このような定速
走行装置によれば、アクセルペダルを操作して所望の車
速に達した時にセットスイッチを操作することにより、
アクセルペダルと同様の動作をするアクチュエータが作
動し、以後アクセルペダルから足を離しても車速を設定
速度に維持することができる。
<Prior Art> Generally, various constant speed traveling devices for maintaining a vehicle speed at a predetermined set speed have been known. According to such a constant speed traveling device, by operating the accelerator pedal to operate the set switch when a desired vehicle speed is reached,
An actuator that operates in the same manner as the accelerator pedal operates, and even if the foot is subsequently released from the accelerator pedal, the vehicle speed can be maintained at the set speed.

このような定速走行装置のアクチュエータには、比較的
コンパクトな構成であり、かつ精度良く制御し得るモー
タ式アクチュエータを用いたものがある。このモータ式
アクチュエータにより加減速を行う制御回路にあって
は、モータの駆動回路をトランジスタブリッジ回路を用
いて構成することが考えられる。
As an actuator of such a constant speed traveling device, there is an actuator using a motor type actuator which has a relatively compact structure and can be controlled with high accuracy. In the control circuit for accelerating and decelerating by the motor type actuator, it is conceivable that the motor drive circuit is configured using a transistor bridge circuit.

このような定速走行装置にあっては、フェイルセーフ機
能としてウォッチドグタイマ回路を設けておき、制御手
段としてのCPUが暴走した際にはそのウォッチドグタイ
マ回路からの異常出力によりアクチュエータに設けられ
たマグネツトクラッチのクラッチ駆動回路を切り、アク
チュエータが作動しないようにしている。従って、装置
としての異常が避けられることとなる。
In such a constant-speed traveling device, a watchdog timer circuit is provided as a fail-safe function, and when the CPU as the control means runs out of control, the watchdog timer circuit provides an abnormal output from the watchdog timer circuit. The clutch drive circuit of the magnetic clutch is turned off to prevent the actuator from operating. Therefore, the abnormality of the device can be avoided.

ところで、アクチュエータのモータ駆動回路にあって
は、CPUが暴走した際にはCPUの出力として論理回路の全
ての組合わせによる出力が考えられるため、トランジス
タ同士が所謂デッドショートを起こして、トランジスタ
が破壊すると云う問題がある。
By the way, in the motor drive circuit of the actuator, when the CPU goes out of control, the output of all combinations of logic circuits can be considered as the output of the CPU, so the transistors cause a so-called dead short circuit and the transistors are destroyed. There is a problem with that.

そこで、トランジスタブリッジ回路によるモータの正逆
転駆動回路には、例えば特開昭57-119682号明細書に開
示されているように、同時に導通すべきでない2個のト
ランジス間に、一方の導通により他方を非導通状態にす
る保護回路を設けて、所謂デッドショートによるトラン
ジスタの破壊を防止するようにすることが考えている。
Therefore, in a forward / reverse drive circuit for a motor using a transistor bridge circuit, as disclosed in, for example, Japanese Patent Laid-Open No. 119682/1982, between two transistors which should not be conducted at the same time, one is conducted by the other. It is considered to provide a protection circuit for making the transistor non-conductive to prevent the transistor from being destroyed due to a so-called dead short.

しかしながら、モータ駆動電流が保護回路中を流れるた
め、保護回路をパワートランジスタ等による大型の素子
を用いて構成する必要があり、部品コストが比較的高く
なる等の問題を生じる虞れがある。
However, since the motor drive current flows through the protection circuit, it is necessary to configure the protection circuit using a large element such as a power transistor, which may cause a problem such as a relatively high cost of parts.

<発明が解決しようとする問題点> このような従来技術の問題点に鑑み、本発明の主な目的
は、制御手段が暴走した際でも、アクチュエータ駆動回
路のトランジスタブリッジ回路を構成するトランジスタ
を破壊することのない車輌用定速走行装置の制御回路を
提供することにある。
<Problems to be Solved by the Invention> In view of the above-mentioned problems of the prior art, the main object of the present invention is to destroy the transistor constituting the transistor bridge circuit of the actuator drive circuit even when the control means runs away. It is to provide a control circuit for a vehicle constant speed traveling device that does not do so.

<問題点を解決するための手段> このような目的は、本発明によれば車速を設定車速に保
持するべく演算制御を行い制御信号を発生する制御手段
と、前記制御信号に基づき車速制御動作を行うモータア
クチュエータを駆動するためのトランジスタブリッジ回
路からなる加速用回路及び減速用回路を有する駆動手段
と、前記制御手段の異常を検出するための異常検出手段
と、前記異常検出手段と前記トランジスタブリッジ回路
との間に設けられかつ前記異常検出手段による異常検出
出力を受けて前記トランジスタブリッジ回路を構成する
トランジスタ群のうち前記加速用回路及び減速用回路の
各々について前記モータの電源側となる各トランジスタ
のベースへの前記制御手段からの前記制御信号の入力を
禁止して両者共に非導通状態にする異常時トランジスタ
制御手段とを有することを特徴とする車輌用定速走行装
置の制御回路を提供することにより達成される。
<Means for Solving Problems> According to the present invention, such an object is to provide a control means for performing arithmetic control to generate a control signal so as to maintain the vehicle speed at the set vehicle speed, and a vehicle speed control operation based on the control signal. Drive means having an acceleration circuit and a deceleration circuit composed of a transistor bridge circuit for driving a motor actuator for carrying out the above, an abnormality detection means for detecting an abnormality of the control means, the abnormality detection means and the transistor bridge. A transistor provided on the power supply side of the motor for each of the acceleration circuit and the deceleration circuit among the transistor group that is provided between the circuit and receives the abnormality detection output from the abnormality detection means, and that constitutes the transistor bridge circuit. Abnormality that prohibits the input of the control signal from the control means to the base of both and renders both of them non-conductive This is achieved by providing a control circuit for a vehicle constant speed traveling device characterized by having a time transistor control means.

<作用> このようにすれば、制御手段が暴走した際には、ウォッ
チドグタイマ回路の異常出力を検出して、異常時トラン
ジスタ制御手段により、トランジスタブリッジ回路に接
続された電源が異常制御信号により短絡されることのな
いように、トランジスタブリッジ回路のモータに対する
電源側の2個のトランジスタを非道通状態にするため、
トランジスタブリッジ回路のトランジスタ間にデッドシ
ョート状態を生じることがない。特に、異常時にはアク
チュエータのマグネツトクラッチを切断状態にすること
により、アクチュエータの誤動作をさらに防止できる。
<Operation> In this way, when the control means runs out of control, the abnormal output of the watchdog timer circuit is detected, and the abnormal-time transistor control means causes the power supply connected to the transistor bridge circuit to respond to the abnormal control signal. In order to make two transistors on the power supply side to the motor of the transistor bridge circuit non-conductive so as not to be short-circuited,
A dead short state does not occur between the transistors of the transistor bridge circuit. In particular, when an abnormality occurs, the malfunction of the actuator can be further prevented by disengaging the magnet clutch of the actuator.

<実施例> 以下、本発明の好適実施例を添附の図面について詳しく
説明する。
<Examples> Hereinafter, preferred examples of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明に基づく車輌用定速走行装置の概略の構
成を示す回路図である。この定速走行装置の制御は、コ
ントロールユニット1を介して行われるが、コントロー
ルユニット1内には安定化電源回路2、入力制御回路
3、入出力制御回路4、駆動手段としてのアクチュエー
タ駆動回路5、モータ電流検出回路6、及びこれらの回
路と接続されて演算処理する制御手段としてのCPU7等が
設けられている。
FIG. 1 is a circuit diagram showing a schematic configuration of a vehicle constant speed traveling device according to the present invention. The control of the constant speed traveling device is performed via the control unit 1, and in the control unit 1, a stabilized power supply circuit 2, an input control circuit 3, an input / output control circuit 4, and an actuator drive circuit 5 as a driving means. A motor current detection circuit 6 and a CPU 7 as a control unit that is connected to these circuits to perform arithmetic processing are provided.

コントロールユニット1の端子T1には、電源としてのバ
ッテリ8から供給される電圧が、イグニッションスイッ
チ9、ヒューズ10、メインスイッチ11を介して供給され
ている。また、メインスイッチ11と端子T1との間には一
端を接地されたメインランプ12の他端が接続されてい
る。
The voltage supplied from the battery 8 as a power source is supplied to the terminal T1 of the control unit 1 through the ignition switch 9, the fuse 10 and the main switch 11. The other end of the main lamp 12 whose one end is grounded is connected between the main switch 11 and the terminal T1.

コントロールユニット1内にあっては、端子T1には電源
回路2が接続されており、電源回路2内にて安定化され
た電圧がCPU7に供給される。尚、コントロールユニット
1の他の回路の電源用として、端子T1と電源回路2との
間には電源端子Vb、及び電源回路2には安定化電源端子
Vcがそれぞれ設けられている。
In the control unit 1, the power supply circuit 2 is connected to the terminal T1, and the voltage stabilized in the power supply circuit 2 is supplied to the CPU 7. As a power source for other circuits of the control unit 1, a power source terminal Vb is provided between the terminal T1 and the power source circuit 2, and a stabilized power source terminal is provided for the power source circuit 2.
Each Vc is provided.

入力制御回路3には車速センサ13からの信号が端子T2を
介して入力されると共に、共通のヒューズ14を介してバ
ッテリ8と接続されたセットスイッチ15及びリジューム
スイッチ16からの信号がそれぞれ端子T3、T4を介して入
力されており、入力制御回路3を経た各信号がCPU7に入
力される。
A signal from the vehicle speed sensor 13 is input to the input control circuit 3 via the terminal T2, and signals from the set switch 15 and the resume switch 16 connected to the battery 8 via the common fuse 14 are respectively input to the terminal T3. , T4, and each signal that has passed through the input control circuit 3 is input to the CPU 7.

更に、コントロールユニット1にはその制御入力とし
て、図示されないブレーキペダルに付設されたブレーキ
スイッチ18の接点S1及びS2からの信号が端子T5及びT6を
介して入力される。接点S1は常時開接点であり、バッテ
リ8とイグニッションスイッチ9との間から分岐して設
けられたヒューズ17と端子T5との間に接続されており、
接点S2は常時閉接点であり、メインスイッチ11及び端子
T1の間と端子T6との間に接続されている。また、別の制
御入力として、図示されないクラッチペダルに付設され
たクラッチスイッチ19からの信号が端子T7を介して入力
される。尚、端子T5にはブレーキランプ20が接続されて
いる。
Furthermore, signals from the contacts S1 and S2 of the brake switch 18 attached to a brake pedal (not shown) are input to the control unit 1 as its control inputs via terminals T5 and T6. The contact S1 is a normally open contact, and is connected between a fuse 17 and a terminal T5, which are provided by branching between the battery 8 and the ignition switch 9.
The contact S2 is a normally closed contact, and the main switch 11 and terminal
It is connected between T1 and terminal T6. Further, as another control input, a signal from a clutch switch 19 attached to a clutch pedal (not shown) is input via a terminal T7. A brake lamp 20 is connected to the terminal T5.

コントロールユニットの端子T8〜T10はモータ式アクチ
ュエータ21と接続されており、端子T8がアクチュエータ
21に内蔵されたマグネツトクラッチ22のコイル22aと接
続され、端子T9及びT10がモータ23にそれぞれ接続され
ている。このアクチュエータ21は、モータ23を正逆転す
ることにより、マグネツトクラッチ22を介して一体作動
することとなる図示されないリンケージを介して、同じ
く図示されないアクセルペダルを駆動している。尚、端
子T10は車輌を加速する出力端子であり、端子T10とモー
タ23との間にはモータ23のオーバーラン防止用のリミッ
トスイッチ24が接続されている。また、端子T9は車輌を
減速する側の出力端子である。更に、コントロールユニ
ット1は端子T11を介して接地されている。
The terminals T8 to T10 of the control unit are connected to the motorized actuator 21, and the terminal T8 is the actuator.
It is connected to a coil 22a of a magnet clutch 22 built in 21 and terminals T9 and T10 are connected to a motor 23, respectively. The actuator 21 drives an accelerator pedal (not shown) through a linkage (not shown) which is integrally operated via the magnet clutch 22 by rotating the motor 23 forward and backward. The terminal T10 is an output terminal for accelerating the vehicle, and a limit switch 24 for preventing overrun of the motor 23 is connected between the terminal T10 and the motor 23. The terminal T9 is an output terminal on the side that decelerates the vehicle. Further, the control unit 1 is grounded via the terminal T11.

コントロールユニット1内にあっては、端子T5〜T8がそ
れぞれ入出力制御回路4を介してCPU7と接続されてい
る。即ち、端子T5からブレーキスイッチ18の接点S1信号
が、同様に端子T6から接点S2信号が、それぞれ入出力制
御回路4を介してCPU7に入力されることとなる。
In the control unit 1, the terminals T5 to T8 are connected to the CPU 7 via the input / output control circuit 4, respectively. That is, the contact S1 signal of the brake switch 18 from the terminal T5 and the contact S2 signal of the terminal T6 are input to the CPU 7 via the input / output control circuit 4, respectively.

端子T6にはトランジスタQ1のエミッタが接続されてお
り、トランジスタQ1のコレクタが端子T8に接続されてい
る。また、トランジスタQ1のエミッタ及びコレクタ間に
は定電圧ダイオードZDが接続されている。トランジスタ
Q1のエミッタ及びベース間には抵抗R1が接続されている
と共に、トランジスタQ1のベースが抵抗R2及びダイオー
ドD1を介して、エミッタ接地されたトランジスタQ2のコ
レクタと接続されている。尚、ダイオードD1はトランジ
スタQ1からQ2に向けて電流を流す向きに接続されてい
る。また、マグネツトクラッチ22入力信号用として、ト
ランジスタQ1のコレクタが入出力制御回路4を介してCP
U7と接続されている。トランジスタQ2のベースは、抵抗
R3を介して接地されていると共に、抵抗R4を介してCPU7
の端子CT1とも接続されている。そして、トランジスタQ
2とQ1とが、CPU7からの出力信号に応じてマグネツトク
ラッチ22のコイル22aをオンまたはオフすることとな
る。
The emitter of the transistor Q1 is connected to the terminal T6, and the collector of the transistor Q1 is connected to the terminal T8. A constant voltage diode ZD is connected between the emitter and collector of the transistor Q1. Transistor
A resistor R1 is connected between the emitter and the base of Q1, and the base of the transistor Q1 is connected to the collector of the transistor Q2 whose emitter is grounded via the resistor R2 and the diode D1. The diode D1 is connected in a direction in which a current flows from the transistors Q1 to Q2. Also, for the input signal of the magnet clutch 22, the collector of the transistor Q1 is connected to the CP via the input / output control circuit 4.
It is connected to U7. The base of transistor Q2 is a resistor
It is grounded via R3 and CPU7 via resistor R4.
It is also connected to the terminal CT1 of. And transistor Q
2 and Q1 turn on or off the coil 22a of the magnet clutch 22 according to the output signal from the CPU 7.

アクチュエータ駆動回路5には、CPU7の制御出力信号に
よりモータ23を正逆転するために、公知のトランジスタ
ブリッジ回路が構成されている。即ち、図に良く示され
ているように、トランジスタQ3のコレクタが端子T10、
リミットスイッチ24、モータ23、端子T9を介してトラン
ジスタQ4のコレクタと接続されており、加速時の電流が
この順に流れると共に、トランジスタQ5のコレクタが端
子T9、モータ23、リミットスイッチ24、端子T10を介し
てトランジスタQ6のコレクタと接続されており、減速時
の電流がこの順に流れることとなる。
The actuator drive circuit 5 includes a known transistor bridge circuit for rotating the motor 23 in the forward and reverse directions according to the control output signal of the CPU 7. That is, as shown in the figure, the collector of the transistor Q3 is connected to the terminal T10,
It is connected to the collector of the transistor Q4 via the limit switch 24, the motor 23, and the terminal T9, and the current at acceleration flows in this order, and the collector of the transistor Q5 connects the terminal T9, the motor 23, the limit switch 24, and the terminal T10. It is connected to the collector of the transistor Q6 via, and the current during deceleration flows in this order.

このトランジスタブリッジ回路の電源としては、トラン
ジスタQ3のエミッタがダイオードD2を介して端子T6と接
続されて、電圧供給されると共に、トランジスタQ5のエ
ミッタがダイオードD3を介して電源端子Vbと接続され
て、電圧供給される。そして、トランジスタQ4及びQ6の
それぞれのエミッタがモータ電流検出回路6を介して接
地されている。このモータ電流検出回路6はCPU7の端子
CT2とも接続されている。
As the power supply of this transistor bridge circuit, the emitter of the transistor Q3 is connected to the terminal T6 via the diode D2 to supply a voltage, and the emitter of the transistor Q5 is connected to the power supply terminal Vb via the diode D3. The voltage is supplied. The emitters of the transistors Q4 and Q6 are grounded via the motor current detection circuit 6. This motor current detection circuit 6 is the terminal of CPU7
It is also connected to CT2.

尚、加速側駆動用トランジスタQ3の電源電圧が端子T6か
ら供給されているため、ブレーキ操作により定速走行を
解除する際には加速側回路への電圧がブレーキスイッチ
18により確実に遮断されることとなる。
Since the power supply voltage of the acceleration side driving transistor Q3 is supplied from the terminal T6, the voltage to the acceleration side circuit is changed to the brake switch when releasing the constant speed running by the brake operation.
It will be surely shut off by 18.

トランジスタQ3及びQ5にはダイオードD4及びD6がそれぞ
れカソードをエミッタに、アノードをコレクタに向けて
接続されていると共に、トランジスタQ4及びQ6にはダイ
オードD5及びD7がそれぞれカソードをコレクタに、アノ
ードをエミッタに向けて接続されている。各トランジス
タQ3〜Q6のエミッタとベースとの間にはそれぞれ抵抗R5
〜R8が接続されており、各トランジスタQ3〜Q6のベース
には抵抗R9〜R12を介してトランジスタQ7〜Q10のコレク
タがそれぞれ接続されている。そして、トランジスタQ7
及びQ9のエミッタが接地されていると共に、それぞれの
ベースも抵抗R13及びR15を介して接地されている。ま
た、トランジスタQ8及びQ10のエミッタが安定化電源端
子Vcと接続されていると共に、それぞれのベースも抵抗
R14及びR16を介して安定化電源端子Vcと接続されてい
る。更に、各トランジスタQ7〜Q10のベースがそれぞれ
抵抗R17〜R20を介してCPU7の信号出力端子CT3〜CT6と接
続されている。
Diodes D4 and D6 are connected to the transistors Q3 and Q5 with their cathodes to the emitters and their anodes to their collectors, respectively. Is connected towards. A resistor R5 is provided between the emitter and base of each transistor Q3 to Q6.
~ R8 are connected, and the collectors of the transistors Q7 to Q10 are connected to the bases of the transistors Q3 to Q6 via the resistors R9 to R12, respectively. And transistor Q7
The emitters of Q9 and Q9 are grounded, and their bases are also grounded via resistors R13 and R15. Also, the emitters of the transistors Q8 and Q10 are connected to the stabilized power supply terminal Vc, and the bases of each are also resistive.
It is connected to the stabilized power supply terminal Vc via R14 and R16. Further, the bases of the transistors Q7 to Q10 are connected to the signal output terminals CT3 to CT6 of the CPU 7 via the resistors R17 to R20, respectively.

ところで、前記したマグネツトクラッチ22駆動用トラン
ジスタQ2のベースにはダイオードD8のアノードが接続さ
れており、ダイオーD8のカソードが、後記するウォッチ
ドグタイマ回路26を構成するエミッタ接地されたトラン
ジスタQ11のコレクタと接続されている。また、このト
ランジスタQ11のコレクタには上記トランジスタQ11と共
働して異常時トランジスタ制御手段として作用するダイ
オードD9及びD10の各カソードが接続されており、ダイ
オードD9及び106の各アノードがそれぞれトランジスタQ
7及びQ9のベースと接続されている。
By the way, the anode of the diode D8 is connected to the base of the transistor Q2 for driving the magnet clutch 22 described above, and the cathode of the diode D8 is the collector of the emitter-grounded transistor Q11 that constitutes the watchdog timer circuit 26 described later. Connected with. Further, the cathodes of the diodes D9 and D10, which cooperate with the transistor Q11 and act as transistor control means in abnormal state, are connected to the collector of the transistor Q11, and the anodes of the diodes D9 and 106 are respectively connected to the transistor Q11.
It is connected to the bases of 7 and Q9.

次に、異常検出手段としてのウォッチドグタイマ回路26
の構成を以下に示す。CPU7の端子CT7からは、通常時に
は例えば4Hzのパルス波が出力されているが、異常時に
はパルス波が出力されなくなり0Vまたは5VのDCレベル出
力が出されるか、或いはCPU7内の基準クロックに応じて
発生する例えば400kHzの高周波パルスが出力される。こ
の端子CT7には、コンデンサC1及び抵抗R21を介して、エ
ミッタ接地されたトランジスタQ12のベースが接続され
ている。尚、トランジスタQ12のベースはコンデンサC2
と抵抗R22とを並列に介して接地されている。また、ト
ランジスタQ12のコレクタがトランジスタQ13のベースと
接続されている。トランジスタQ13のコレクタが安定化
電源端子Vcと接続されていると共に、抵抗R23を介して
ベースとも接続されており、ベースがコンデンサC3を介
して接地されている。そして、トランジスタQ13のエミ
ッタが前記したトランジスタQ11のベースと接続されて
いる。
Next, the watchdog timer circuit 26 as an abnormality detecting means
The configuration of is shown below. From the terminal CT7 of the CPU7, for example, a pulse wave of 4Hz is normally output, but in the event of an abnormality the pulse wave is not output and a DC level output of 0V or 5V is output, or according to the reference clock in the CPU7. The generated high-frequency pulse of, for example, 400 kHz is output. The base of a transistor Q12 whose emitter is grounded is connected to the terminal CT7 via a capacitor C1 and a resistor R21. The base of the transistor Q12 is the capacitor C2.
And a resistor R22 in parallel with each other and are grounded. Further, the collector of the transistor Q12 is connected to the base of the transistor Q13. The collector of the transistor Q13 is connected to the stabilized power supply terminal Vc, is also connected to the base via the resistor R23, and the base is grounded via the capacitor C3. The emitter of the transistor Q13 is connected to the base of the transistor Q11 described above.

次に、このようにして構成された定速走行装置の動作に
ついて説明する。
Next, the operation of the constant speed traveling device thus configured will be described.

イグニッションスイッチ9が閉じられた状態にてメイン
スイッチ11をオンすることにより、コントロールユニッ
ト1に電源電圧が供給されると共に、メインランプ12が
点灯する。そして、セットスイッチ15をオンして、例え
ばブレーキスイッチ18及びクラッチスイッチ19などが操
作されていないという条件を満たしていると、車速セン
サ13からの信号によりその時の車速を設定車速としてCP
U7が記憶する。
When the main switch 11 is turned on with the ignition switch 9 closed, the power supply voltage is supplied to the control unit 1 and the main lamp 12 is turned on. Then, when the set switch 15 is turned on and, for example, the condition that the brake switch 18 and the clutch switch 19 are not operated is satisfied, the signal from the vehicle speed sensor 13 causes the vehicle speed at that time to be set as the set vehicle speed CP.
U7 remembers.

次に、設定車速と実車速との差に応じてアクチュエータ
21を駆動する際には、CPU7からマグネツトクラッチ22を
オンするための信号が出力されて、コイル22aに通電さ
れてマグネツトクラッチ22が接続状態となる。そして、
加速する際には、端子CT3及びCT4からトランジスタQ7及
びQ8をオンする信号が出力され、かつトランジスタQ9及
びQ10をオフする信号が端子CT5及びCT6から出力され
る。また、減速する際には上記と逆の信号がそれぞれの
端子から出力される。このようにして、アクチュエータ
駆動回路5を介してモータ23を正逆回転させ、実車速と
設定車速とが概略一致するように制御する。尚、リジュ
ームスイッチ16は、希望の車速まで上げたい場合に押し
て離すことにより新たな設定車速をCPU7に記憶させるた
めのものである。
Next, depending on the difference between the set vehicle speed and the actual vehicle speed, the actuator
When driving 21, the CPU 7 outputs a signal for turning on the magnetic clutch 22, and the coil 22a is energized to bring the magnetic clutch 22 into a connected state. And
When accelerating, signals that turn on the transistors Q7 and Q8 are output from the terminals CT3 and CT4, and signals that turn off the transistors Q9 and Q10 are output from the terminals CT5 and CT6. Further, when decelerating, signals opposite to the above are output from the respective terminals. In this way, the motor 23 is rotated in the forward and reverse directions through the actuator drive circuit 5 and is controlled so that the actual vehicle speed and the set vehicle speed substantially match. The resume switch 16 is used to store a new set vehicle speed in the CPU 7 by pressing and releasing it when it is desired to raise the vehicle speed to a desired value.

また、CPU7は、例えばブレーキスイッチ18またはクラッ
チスイッチ19が操作されていることを検出した際には、
定速走行状態を解除することとなる。更に、CPU7から減
速信号がアクチュエータ駆動回路5に出力されて、車輌
が減速される。
Further, when the CPU 7 detects that the brake switch 18 or the clutch switch 19 is operated, for example,
The constant-speed running state will be canceled. Furthermore, a deceleration signal is output from the CPU 7 to the actuator drive circuit 5, and the vehicle is decelerated.

このようにして構成された定速走行装置のウォッチドグ
タイマ回路26にあっては、コンデンサC1、抵抗R21、コ
ンデンサC2及び抵抗R22により、所謂バンドパスフィル
タが構成されており、通常時に端子CT7から出力される4
Hzのパルス波を通すが、異常時に出力されるDCレベルま
たは高周波パルスを遮断するように構成されている。従
って、通常時にはトランジスタQ12がオンオフを繰り返
すことから、コンデンサC3の充電時定数を比較的大きく
しておくことにより、コンデンサC3が充電完了になら
ず、トランジスタQ12がオンしないため、トランジスタQ
11がオフ状態に保持される。
In the watchdog timer circuit 26 of the constant-speed traveling device configured in this way, the so-called bandpass filter is configured by the capacitor C1, the resistor R21, the capacitor C2 and the resistor R22, and from the terminal CT7 during normal operation. Output 4
Although it passes a Hz pulse wave, it is configured to block the DC level or high frequency pulse that is output in the event of an abnormality. Therefore, since the transistor Q12 is repeatedly turned on and off during normal operation, by keeping the charging time constant of the capacitor C3 relatively large, the capacitor C3 does not complete charging and the transistor Q12 does not turn on.
11 is held off.

ところで、CPU7の異常時には出力端子CT3〜CT6からの出
力信号が定まらない場合があり、例えば端子CT3とCT6と
から同時にオン信号が出力された場合には、トランジス
タQ3とQ6とが同時に導通して所謂デッドショート状態と
なり、トランジスタQ3及びQ6が破壊する虞れを生じるこ
ととなる。
By the way, when the CPU7 is abnormal, the output signals from the output terminals CT3 to CT6 may not be settled. A so-called dead short state occurs, which may cause the transistors Q3 and Q6 to be destroyed.

しかしながら、異常時には前記したように端子CT7からD
Cレベルまたは400kHzの信号が出力されて、トランジス
タQ12がオフ状態に保持されるため、コンデンサC3の充
電完了後にトランジスタQ13がオンして、トランジスタQ
11がオンすることとなる。トランジスタQ11がオンした
場合には、ダイオードD8、D9及びD10を介してトランジ
スタQ2、Q7及びQ9のベースが接地されるため、端子CT
1、CT3及びCT5からオン信号が出力されても、各トラン
ジスタQ2、Q7及びQ9がオフ状態となる。従って、異常時
にはマグネツトクラッチ22が切断状態となって、CPU7か
らの信号出力に関係なく、アクチュエータ21が非駆動状
態となるため、アクチュエータ21の誤動作を確実に防止
できる。また、モータ23駆動用のトランジスタQ7及びQ9
もオフ状態となるため、トランジスタQ3とQ6及びQ4とQ5
との間にデッドショート電流が流れることがない。
However, in the event of an abnormality, as described above, terminals CT7 to D
A signal of C level or 400kHz is output, and the transistor Q12 is held in the off state, so the transistor Q13 turns on after the charging of the capacitor C3 is completed and the transistor Q12 turns on.
11 will turn on. When the transistor Q11 is turned on, the bases of the transistors Q2, Q7 and Q9 are grounded through the diodes D8, D9 and D10, so that the terminal CT
Even if the ON signals are output from 1, CT3 and CT5, the respective transistors Q2, Q7 and Q9 are turned off. Therefore, at the time of abnormality, the magnet clutch 22 is disengaged and the actuator 21 is in the non-driving state regardless of the signal output from the CPU 7, so that the malfunction of the actuator 21 can be reliably prevented. Also, transistors Q7 and Q9 for driving the motor 23
Is also turned off, so transistors Q3 and Q6 and Q4 and Q5
Dead short current does not flow between and.

<発明の効果> このように、本発明によれば、異常時にアクチュエータ
駆動回路のトランジスタブリッジ回路の電源が短絡され
ることのないようにそのトランジスタブリッジ回路のモ
ータに対する電源側の2個のトランジスタを非導通状態
とするべく、ウォッチドグタイマ回路の異常出力により
トランジスタに逆バイアスを供給するため制御手段から
駆動回路のトランジスタ同士をデッドショート状態とす
るような信号が出力された場合でもトランジスタを破壊
することがない。従って、極めて簡単な回路により、制
御手段としてのCPUが暴走した場合であってもトランジ
スタブリッジ回路の各トランジスタ同士がデッドショー
ト状態になることを防止されるため、被害を最少限に抑
えることができる等、その効果は極めて大である。
<Effects of the Invention> As described above, according to the present invention, two transistors on the power source side of the motor of the transistor bridge circuit are provided so that the power source of the transistor bridge circuit of the actuator drive circuit is not short-circuited at the time of abnormality. Since a reverse bias is supplied to the transistor due to an abnormal output of the watchdog timer circuit so as to make it non-conductive, the transistor is destroyed even when the control unit outputs a signal for putting the transistors of the drive circuit into a dead short state. Never. Therefore, the extremely simple circuit can prevent the transistors in the transistor bridge circuit from being in a dead short state even when the CPU as the control means runs out of control, and the damage can be minimized. Etc., the effect is extremely large.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明に基づく定速走行装置の構成を示す回
路図である。 1……コントロールユニット 2……安定化電源回路、3……入力制御回路 4……入出力制御回路 5……アクチュエータ駆動回路 6……モータ電流検出回路 7……CPU、8……バッテリ 9……イグニッションスイッチ 10……ヒューズ、11……メインスイッチ 12……メインランプ、13……車速センサ 14……ヒューズ、15……セットスイッチ 16……リジュームスイッチ 17……ヒューズ、18……ブレーキスイッチ 19……クラッチスイッチ 20……ブレーキランプ、21……アクチュエータ 22……マグネツトクラッチ 22a……コイル、23……モータ 24……リミットスイッチ 26……ウォッチドグタイマ回路
FIG. 1 is a circuit diagram showing a configuration of a constant speed traveling device according to the present invention. 1 ... Control unit 2 ... Stabilized power supply circuit 3 ... Input control circuit 4 ... Input / output control circuit 5 ... Actuator drive circuit 6 ... Motor current detection circuit 7 ... CPU, 8 ... Battery 9 ... Ignition switch 10 …… Fuse, 11 …… Main switch 12 …… Main lamp, 13 …… Vehicle speed sensor 14 …… Fuse, 15 …… Set switch 16 …… Resume switch 17 …… Fuse, 18 …… Brake switch 19 ...... Clutch switch 20 …… Brake lamp, 21 …… Actuator 22 …… Magnet clutch 22a …… Coil, 23 …… Motor 24 …… Limit switch 26 …… Watchdog timer circuit

フロントページの続き (72)発明者 朝倉 正彦 埼玉県和光市中央1丁目4番1号 株式会 社本田技術研究所内 (72)発明者 立川 和彦 群馬県桐生市広沢町1丁目2681番地 株式 会社三ツ葉電機製作所内 (72)発明者 松井 満 群馬県桐生市広沢町1丁目2681番地 株式 会社三ツ葉電機製作所内 (56)参考文献 特開 昭58−15730(JP,A) 特開 昭59−96450(JP,A) 特開 昭55−102062(JP,A) 特公 昭48−21389(JP,B1) 特公 昭43−2010(JP,B1)Front Page Continuation (72) Inventor Masahiko Asakura 1-4-1 Chuo, Wako-shi, Saitama, Ltd., Honda R & D Co., Ltd. Inside the Leaf Electric Works (72) Inventor Mitsuru Matsui 1268-1, Hirosawa-cho, Kiryu City, Gunma Prefecture Inside the Mitsuha Electric Works Co., Ltd. (56) Reference JP-A-58-15730 (JP, A) JP-A-59- 96450 (JP, A) JP-A-55-102062 (JP, A) JP-B-48-21389 (JP, B1) JP-B-43-2010 (JP, B1)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】車速を設定車速に保持するべく演算制御を
行い制御信号を発生する制御手段と、前記制御信号に基
づき車速制御動作を行うモータアクチュエータを駆動す
るためのトランジスタブリッジ回路からなる加速用回路
及び減速用回路を有する駆動手段と、前記制御手段の異
常を検出するための異常検出手段と、前記異常検出手段
と前記トランジスタブリッジ回路との間に設けられかつ
前記異常検出手段による異常検出出力を受けて前記トラ
ンジスタブリッジ回路を構成するトランジスタ群のうち
前記加速用回路及び減速用回路の各々について前記モー
タの電源側となる各トランジスタのベースへの前記制御
手段からの前記制御信号の入力を禁止して両者共に非導
通状態にする異常時トランジスタ制御手段とを有するこ
とを特徴とする車輌用定速走行装置の制御回路。
1. An accelerating device comprising control means for performing arithmetic control to generate a control signal so as to maintain the vehicle speed at a set vehicle speed, and a transistor bridge circuit for driving a motor actuator for performing a vehicle speed control operation based on the control signal. Drive means having a circuit and a deceleration circuit, abnormality detection means for detecting abnormality of the control means, and abnormality detection output by the abnormality detection means provided between the abnormality detection means and the transistor bridge circuit In response to this, the input of the control signal from the control means to the base of each transistor on the power supply side of the motor is prohibited for each of the acceleration circuit and the deceleration circuit of the transistor group forming the transistor bridge circuit. A vehicle characterized by having an abnormal transistor control means for making both of them non-conductive. The control circuit of Yojosoku traveling device.
JP62094157A 1986-12-08 1987-04-16 Control circuit of constant-speed traveling device for vehicle Expired - Lifetime JPH0773984B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62094157A JPH0773984B2 (en) 1987-04-16 1987-04-16 Control circuit of constant-speed traveling device for vehicle
US07/129,257 US4924397A (en) 1986-12-08 1987-12-07 Vehicle cruise control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62094157A JPH0773984B2 (en) 1987-04-16 1987-04-16 Control circuit of constant-speed traveling device for vehicle

Publications (2)

Publication Number Publication Date
JPS63258228A JPS63258228A (en) 1988-10-25
JPH0773984B2 true JPH0773984B2 (en) 1995-08-09

Family

ID=14102540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62094157A Expired - Lifetime JPH0773984B2 (en) 1986-12-08 1987-04-16 Control circuit of constant-speed traveling device for vehicle

Country Status (1)

Country Link
JP (1) JPH0773984B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061861Y2 (en) * 1987-12-01 1994-01-19 富士通テン株式会社 Constant speed running control device
JPH0268218U (en) * 1988-11-14 1990-05-23
JPH07112785B2 (en) * 1988-12-24 1995-12-06 三菱電機株式会社 Fail-safe device for constant-speed traveling device
KR100423656B1 (en) * 2000-12-28 2004-03-24 주식회사 만도 watchdog circuit of ECU for vehicle

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102062A (en) * 1979-01-29 1980-08-04 Fujitsu Ltd Fail safe system
JPS5815730A (en) * 1981-07-21 1983-01-29 Nippon Denso Co Ltd Speed controller for vehicle
JPS5996450A (en) * 1982-11-25 1984-06-02 Diesel Kiki Co Ltd Constant speed running device

Also Published As

Publication number Publication date
JPS63258228A (en) 1988-10-25

Similar Documents

Publication Publication Date Title
US4961144A (en) Self-check method of four-wheel steering drive system
JPH0773984B2 (en) Control circuit of constant-speed traveling device for vehicle
EP0741053B1 (en) Electronic control circuit for controlling an electronically controlled coupling within a transfer case of a vehicle and transfer case system for an automobile having an electronic control circuit
JPH0545456B2 (en)
US4924397A (en) Vehicle cruise control system
JPH0773985B2 (en) Control circuit of constant-speed traveling device for vehicle
US5519294A (en) Torque control method and device for brushless DC motors for use in electric motorcycles
JP2938914B2 (en) Automatic vehicle speed control
JPS63275433A (en) Program reckless running detecting circuit for vehicle control device
EP0439723B1 (en) Motor control apparatus of electric motor vehicle
JP2537169Y2 (en) Vehicle control device
JPH0561127B2 (en)
JP2526293Y2 (en) Sensor signal processing circuit
JPH10132835A (en) Wheel speed detecting circuit
JP2576543B2 (en) Vacuum pump motor control device for vehicles
JP2543233Y2 (en) Constant speed traveling device
JPH0596973A (en) Constant speed running device for vehicle
JPH0219843Y2 (en)
JPH0930395A (en) Disconnection failure detecting device for stop switch monitor line
JP2711686B2 (en) Electric power steering device
JPH0134654Y2 (en)
JPS63270247A (en) Control circuit of constant-speed running device for car
JP2679102B2 (en) Power steering control circuit for electric wheelchair
JP2783831B2 (en) Automatic vehicle speed control
JPH04281306A (en) Power supply throw-in unit for motor vehicle

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070809

Year of fee payment: 12