JPH077386A - 信号受信装置 - Google Patents
信号受信装置Info
- Publication number
- JPH077386A JPH077386A JP6057236A JP5723694A JPH077386A JP H077386 A JPH077386 A JP H077386A JP 6057236 A JP6057236 A JP 6057236A JP 5723694 A JP5723694 A JP 5723694A JP H077386 A JPH077386 A JP H077386A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- tuning
- input terminal
- calibration
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/28—Automatic self-alignment of a receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】
【目的】 精密な校正信号源を必要とすること無く校正
しうる信号受信装置を提供することにある。 【構成】 この受信装置は装置内の可同調回路の同調入
力端子に供給される同調信号により同調状態に維持され
る。この同調信号はメモリから供給される。校正状態を
用いて同調信号を決定し、メモリに記憶する。校正状態
では、広帯域信号源から基準信号を可同調回路に供給す
る。この基準信号を、動作状態において装置に選択度を
与える帯域通過フィルタに通す。可同調回路のこの基準
信号に対する応答を監視し、可同調回路が帯域通過フィ
ルタを通過した基準信号のスペクトル成分に同調する同
調信号を選択する。
しうる信号受信装置を提供することにある。 【構成】 この受信装置は装置内の可同調回路の同調入
力端子に供給される同調信号により同調状態に維持され
る。この同調信号はメモリから供給される。校正状態を
用いて同調信号を決定し、メモリに記憶する。校正状態
では、広帯域信号源から基準信号を可同調回路に供給す
る。この基準信号を、動作状態において装置に選択度を
与える帯域通過フィルタに通す。可同調回路のこの基準
信号に対する応答を監視し、可同調回路が帯域通過フィ
ルタを通過した基準信号のスペクトル成分に同調する同
調信号を選択する。
Description
【0001】
【産業上の利用分野】本発明は、当該装置を動作状態と
校正状態との間で切り換える制御手段を具える信号受信
装置であって、主信号入力端子と主信号出力端子との間
に配置され、動作状態中動作信号を通す可同調回路と、
校正信号を主信号入力端子に供給する校正信号源と、主
信号出力端子に結合された同調信号選択記憶手段とを具
え、この同調信号選択記憶手段が、校正状態中に前記可
同調回路を校正信号のスペクトル成分に同調させる同調
信号を選択するとともに、この同調信号をメモリ手段に
記憶し、次いで動作状態中にこの同調信号を前記可同調
回路の同調入力端子に供給するよう構成されている信号
受信装置に関するものである。本発明は、記憶した同調
信号の制御の下で可同調回路を校正する方法であって基
準信号を信号入力端子に供給するステップと、次いで、
可同調回路を前記基準信号に同調させる同調信号を測定
するステップと、この同調信号を記憶するステップと、
を具える可同調回路校正方法にも関するものである。
校正状態との間で切り換える制御手段を具える信号受信
装置であって、主信号入力端子と主信号出力端子との間
に配置され、動作状態中動作信号を通す可同調回路と、
校正信号を主信号入力端子に供給する校正信号源と、主
信号出力端子に結合された同調信号選択記憶手段とを具
え、この同調信号選択記憶手段が、校正状態中に前記可
同調回路を校正信号のスペクトル成分に同調させる同調
信号を選択するとともに、この同調信号をメモリ手段に
記憶し、次いで動作状態中にこの同調信号を前記可同調
回路の同調入力端子に供給するよう構成されている信号
受信装置に関するものである。本発明は、記憶した同調
信号の制御の下で可同調回路を校正する方法であって基
準信号を信号入力端子に供給するステップと、次いで、
可同調回路を前記基準信号に同調させる同調信号を測定
するステップと、この同調信号を記憶するステップと、
を具える可同調回路校正方法にも関するものである。
【0002】
【従来の技術】可同調回路はラジオ受信機のような装置
内の、例えば中間周波数復調段にしばしば使用さてい
る。良好かつ高感度の信号受信ためには可同調回路を受
信すべき信号の周波数に同調させるか少なくともその近
くに同調させる必要がある。しかし、適正な同調をこの
ような回路の製造のみで保証することはできない。これ
は、製造中の製造プロセスの変動のためであり、また例
えば使用中のエージングおよび温度影響のためである。
内の、例えば中間周波数復調段にしばしば使用さてい
る。良好かつ高感度の信号受信ためには可同調回路を受
信すべき信号の周波数に同調させるか少なくともその近
くに同調させる必要がある。しかし、適正な同調をこの
ような回路の製造のみで保証することはできない。これ
は、製造中の製造プロセスの変動のためであり、また例
えば使用中のエージングおよび温度影響のためである。
【0003】このような影響を除去するために、可同調
回路の同調を校正する必要がある。上述のような同調手
段が設けられた可同調回路の一例は米国特許第4,84
7,569号から既知の、電圧制御発振器に対する自動
校正システムである。この特許明細書には、校正状態に
おいて自動的に校正される電圧制御発振器が開示されて
いる。この発振器は位相ロックループ(PLL)を具え
ている。校正状態中にPLLを精密な既知の周波数(水
晶発振器から得られる)を有する基準信号にロックさせ
る。次いでPLLのロック状態における発振器の制御信
号を記憶手段に記憶する。動作状態において、この記憶
同調信号を発振器に供給して発振器を予備同調させる。
回路の同調を校正する必要がある。上述のような同調手
段が設けられた可同調回路の一例は米国特許第4,84
7,569号から既知の、電圧制御発振器に対する自動
校正システムである。この特許明細書には、校正状態に
おいて自動的に校正される電圧制御発振器が開示されて
いる。この発振器は位相ロックループ(PLL)を具え
ている。校正状態中にPLLを精密な既知の周波数(水
晶発振器から得られる)を有する基準信号にロックさせ
る。次いでPLLのロック状態における発振器の制御信
号を記憶手段に記憶する。動作状態において、この記憶
同調信号を発振器に供給して発振器を予備同調させる。
【0004】
【発明が解決しようとする課題】既知の装置は、校正用
に精密な既知の周波数を有する基準信号を必要とする欠
点を有する。このような基準信号を供給する一つの方法
では装置の一部として水晶発振器を使用するが、この方
法は装置の複雑さ増大するとともに費用がかかる。他の
方法では外部信号源を使用するが、この方法は特に校正
を繰り返し必要とする場合に実用的でない。
に精密な既知の周波数を有する基準信号を必要とする欠
点を有する。このような基準信号を供給する一つの方法
では装置の一部として水晶発振器を使用するが、この方
法は装置の複雑さ増大するとともに費用がかかる。他の
方法では外部信号源を使用するが、この方法は特に校正
を繰り返し必要とする場合に実用的でない。
【0005】本発明の目的は、校正用に精密な追加の回
路または外部発生器を必要とすることなく校正し得る装
置を提供することにある。本発明の他の目的は、信号受
信装置を簡単な手段で校正する方法を提供することにあ
る。
路または外部発生器を必要とすることなく校正し得る装
置を提供することにある。本発明の他の目的は、信号受
信装置を簡単な手段で校正する方法を提供することにあ
る。
【0006】
【課題を解決するための手段】本発明は、当初に記載し
たタイプの信号受信装置において、前記校正信号源が校
正状態中主入信号入力端子に切り換えられる広帯域信号
源であって、前記校正信号が複数のスペクトル成分を含
み、前記同調回路がこれらスペクトル成分の少なくとも
一つのスペクトル成分に同調し得るように構成し、且つ
主信号入力端子と主信号出力端子との間に可同調回路と
直列に帯域通過フィルタを具え、このフィルタが前記少
なくとも一つの成分を通すように構成したことを特徴と
する。
たタイプの信号受信装置において、前記校正信号源が校
正状態中主入信号入力端子に切り換えられる広帯域信号
源であって、前記校正信号が複数のスペクトル成分を含
み、前記同調回路がこれらスペクトル成分の少なくとも
一つのスペクトル成分に同調し得るように構成し、且つ
主信号入力端子と主信号出力端子との間に可同調回路と
直列に帯域通過フィルタを具え、このフィルタが前記少
なくとも一つの成分を通すように構成したことを特徴と
する。
【0007】
【作用】このように構成すると、動作状態において装置
内の信号の周波数選択のために通常使用される帯域通過
フィルタが校正状態において精密な同調を得るのにも使
用される。従って、校正信号源はもはや高精度にする必
要はない。この信号源のスペクトル(即ち、信号源が実
質的に零でないスペクトル密度を有する周波数の分布)
は、製造プロセス、エージングまたは温度影響によるパ
ラメータの偏差がそのスペクトルを可同調回路が同調し
うるとともに帯域通過フィルタが信号を通す周波数範囲
の外へ位置させることができないようにするのに必要な
広帯域にすることができる。
内の信号の周波数選択のために通常使用される帯域通過
フィルタが校正状態において精密な同調を得るのにも使
用される。従って、校正信号源はもはや高精度にする必
要はない。この信号源のスペクトル(即ち、信号源が実
質的に零でないスペクトル密度を有する周波数の分布)
は、製造プロセス、エージングまたは温度影響によるパ
ラメータの偏差がそのスペクトルを可同調回路が同調し
うるとともに帯域通過フィルタが信号を通す周波数範囲
の外へ位置させることができないようにするのに必要な
広帯域にすることができる。
【0008】本発明装置の一実施例では、校正信号源が
広帯域雑音源であることを特徴とする。広帯域雑音源
は、リニアフィードバックシフトレジスタのような人工
雑音源またはツェナー降伏状態に逆バイアスしたpn接
合のような自然雑音源を用いて容易に実現することがで
きる。
広帯域雑音源であることを特徴とする。広帯域雑音源
は、リニアフィードバックシフトレジスタのような人工
雑音源またはツェナー降伏状態に逆バイアスしたpn接
合のような自然雑音源を用いて容易に実現することがで
きる。
【0009】本発明装置の一実施例では、前記帯域通過
フィルタが主信号入力端子と可同調回路との間に設けら
れ、この帯域通過フィルタが可同調回路の同調範囲と第
1のオーバラップ部分を有する通過帯域を有し、前記複
数のスペクトル成分によりカバーされるスペクトル範囲
がこの第1のオーバラップ部分と少なくとも第2のオー
バラップ部分を有することを特徴とする。広帯域雑音源
は少なくとも帯域通過フィルタの通過帯域内においてほ
ぼ周波数に依存しないスペクトル密度を有するものとす
るのが好ましい。
フィルタが主信号入力端子と可同調回路との間に設けら
れ、この帯域通過フィルタが可同調回路の同調範囲と第
1のオーバラップ部分を有する通過帯域を有し、前記複
数のスペクトル成分によりカバーされるスペクトル範囲
がこの第1のオーバラップ部分と少なくとも第2のオー
バラップ部分を有することを特徴とする。広帯域雑音源
は少なくとも帯域通過フィルタの通過帯域内においてほ
ぼ周波数に依存しないスペクトル密度を有するものとす
るのが好ましい。
【0010】本発明装置の一実施例では、可同調回路は
位相ロックループを含み、主信号入力端子が位相検出器
の第1入力端子に結合され、この位相検出器のロック信
号出力端子が発振器の周波数制御入力端子に結合され、
この発振器の出力端子が前記位相検出器の第2入力端子
に結合され、前記同調入力端子がロック信号を同調信号
でバイアスするバイアス手段に結合され、前記同調信号
選択記憶手段がロック信号を同調信号として記憶するよ
うに構成されていることを特徴とする。このようにする
と、動作状態中に使用される位相ロックループが校正状
態時にも使用される。可同調回路(発振器)を帯域通過
フィルタにバイアスする同調信号を決定するのに何の追
加の回路も必要とされない。発振器周波数は帯域通過フ
ィルタに合致するようにバイアスされるため、位相ロッ
クループは通過帯域内の弱い信号にも良好にロックしう
る。
位相ロックループを含み、主信号入力端子が位相検出器
の第1入力端子に結合され、この位相検出器のロック信
号出力端子が発振器の周波数制御入力端子に結合され、
この発振器の出力端子が前記位相検出器の第2入力端子
に結合され、前記同調入力端子がロック信号を同調信号
でバイアスするバイアス手段に結合され、前記同調信号
選択記憶手段がロック信号を同調信号として記憶するよ
うに構成されていることを特徴とする。このようにする
と、動作状態中に使用される位相ロックループが校正状
態時にも使用される。可同調回路(発振器)を帯域通過
フィルタにバイアスする同調信号を決定するのに何の追
加の回路も必要とされない。発振器周波数は帯域通過フ
ィルタに合致するようにバイアスされるため、位相ロッ
クループは通過帯域内の弱い信号にも良好にロックしう
る。
【0011】このバイアス処理は、例えば同調信号を位
相検出信号に加算することにより行うことができ、同調
手段を、校正状態においてゼロ基準信号を位相検出信号
に加算することによりロック信号を発生するよう構成す
るとともに位相検出信号を同調信号として記憶するよう
構成する。
相検出信号に加算することにより行うことができ、同調
手段を、校正状態においてゼロ基準信号を位相検出信号
に加算することによりロック信号を発生するよう構成す
るとともに位相検出信号を同調信号として記憶するよう
構成する。
【0012】本発明装置の他の実施例では、位相ロック
ループがキャプチャレンジ設定手段を具え、前記制御手
段がこの設定手段を制御してキャプチャレンジを動作状
態中第1レンジに設定し、校正状態中この第1レンジよ
り広く前記第2オーバラップ部分を含む第2レンジに設
定するよう構成されていることを特徴とする。動作状態
では、狭いキャプチャレンジによってキャプチャレンジ
外の信号による妨害に強い周波数選択位相ロックを達成
する。校正状態では、十分に強い強度で内部的に供給さ
れる基準信号とともに広いキャプチャレンジによって、
発振器の周波数が初めから通過帯域から大きく外れてい
ても発振器を通過帯域に校正できるようにする。
ループがキャプチャレンジ設定手段を具え、前記制御手
段がこの設定手段を制御してキャプチャレンジを動作状
態中第1レンジに設定し、校正状態中この第1レンジよ
り広く前記第2オーバラップ部分を含む第2レンジに設
定するよう構成されていることを特徴とする。動作状態
では、狭いキャプチャレンジによってキャプチャレンジ
外の信号による妨害に強い周波数選択位相ロックを達成
する。校正状態では、十分に強い強度で内部的に供給さ
れる基準信号とともに広いキャプチャレンジによって、
発振器の周波数が初めから通過帯域から大きく外れてい
ても発振器を通過帯域に校正できるようにする。
【0013】本発明装置は多くの場合に校正状態に切り
換えることができる。帯域通過フィルタ自体が可同調で
ある場合には、この帯域通過フィルタの同調が変えられ
る度に装置を校正状態に切り換えることができる。この
帯域通過フィルタの同調が変えられない場合でも、例え
ば装置の製造時、装置のスイッチオン時、または装置を
動作状態に維持する必要がないときに、装置を校正状態
に切り換えることができる。
換えることができる。帯域通過フィルタ自体が可同調で
ある場合には、この帯域通過フィルタの同調が変えられ
る度に装置を校正状態に切り換えることができる。この
帯域通過フィルタの同調が変えられない場合でも、例え
ば装置の製造時、装置のスイッチオン時、または装置を
動作状態に維持する必要がないときに、装置を校正状態
に切り換えることができる。
【0014】本発明装置の一実施例では、位相ロックル
ープが動作状態においてロック外れであるか否かを検出
し、ロック外れのとき前記制御手段に、装置を校正状態
に切り換えるべきことを信号するロック外れ検出器を具
えることを特徴とする。このようにすると、装置が、例
えば温度ドリフトにより動作中に離調するときに自動校
正が行われる。
ープが動作状態においてロック外れであるか否かを検出
し、ロック外れのとき前記制御手段に、装置を校正状態
に切り換えるべきことを信号するロック外れ検出器を具
えることを特徴とする。このようにすると、装置が、例
えば温度ドリフトにより動作中に離調するときに自動校
正が行われる。
【0015】本発明装置の一実施例では、可同調回路が
FM受信機/復調器であり、位相ロックループの位相検
出出力が復調FM信号出力を与えることを特徴とする。
例えばFM受信機では復調器は10.7MHzで動作す
る。テレビジョン受信機では、そのオーディオ復調器は
方式(PAL,NTSC等)に依存する幾つかの周波数
で動作するFM検波器である。このような検波器では、
帯域通過フィルタは中間周波数フィルタ、通常セラミッ
クフィルタ、であり、このフィルタは精密に位置する通
過帯域を有するように製造される。本発明によれば、精
密に製造する必要のある素子はこれだけである。
FM受信機/復調器であり、位相ロックループの位相検
出出力が復調FM信号出力を与えることを特徴とする。
例えばFM受信機では復調器は10.7MHzで動作す
る。テレビジョン受信機では、そのオーディオ復調器は
方式(PAL,NTSC等)に依存する幾つかの周波数
で動作するFM検波器である。このような検波器では、
帯域通過フィルタは中間周波数フィルタ、通常セラミッ
クフィルタ、であり、このフィルタは精密に位置する通
過帯域を有するように製造される。本発明によれば、精
密に製造する必要のある素子はこれだけである。
【0016】本発明装置の一実施例では、可同調回路
が、信号入力端子と帯域通過フィルタとの間に設けられ
た可同調帯域通過フィルタであることを特徴とする。こ
れにより可同調フィルタを帯域通過フィルタに合わせる
ことが出来る。
が、信号入力端子と帯域通過フィルタとの間に設けられ
た可同調帯域通過フィルタであることを特徴とする。こ
れにより可同調フィルタを帯域通過フィルタに合わせる
ことが出来る。
【0017】本発明装置の帯域通過フィルタの他の実施
例では、可同調帯域通過フィルタ(可同調回路)が再同
調可能な周波数変換器を経て帯域通過フィルタに結合さ
れ、前記制御手段が装置を周波数変換器の再同調時に校
正状態に切り換え、可同調回路を再同調された周波数変
換器に対し校正するよう構成されていることを特徴とす
る。このような装置の一例はスーパヘテロダイン受信機
であり、この受信機では帯域通過フィルタが中間周波数
フィルタであり、周波数変換器が局部発振器を含んでい
る。
例では、可同調帯域通過フィルタ(可同調回路)が再同
調可能な周波数変換器を経て帯域通過フィルタに結合さ
れ、前記制御手段が装置を周波数変換器の再同調時に校
正状態に切り換え、可同調回路を再同調された周波数変
換器に対し校正するよう構成されていることを特徴とす
る。このような装置の一例はスーパヘテロダイン受信機
であり、この受信機では帯域通過フィルタが中間周波数
フィルタであり、周波数変換器が局部発振器を含んでい
る。
【0018】本発明の方法では、基準信号を広帯域信号
を帯域フィルタ処理して発生させ、この広帯域信号は可
同調回路の同調範囲およびこの帯域通過フィルタ処理の
通過帯域の双方と共通にオーバラップするスペクトルを
有するものであることを特徴とする。この方法を使用す
ると、装置を同調させる精密な周波数を有する基準源が
不要になる。
を帯域フィルタ処理して発生させ、この広帯域信号は可
同調回路の同調範囲およびこの帯域通過フィルタ処理の
通過帯域の双方と共通にオーバラップするスペクトルを
有するものであることを特徴とする。この方法を使用す
ると、装置を同調させる精密な周波数を有する基準源が
不要になる。
【0019】
【実施例】図面を参照して本発明の実施例を説明する。
周波数選択信号受信装置は、例えばラジオ受信またはテ
レビジョン受信を含む多くの目的に使用されている。図
1は信号受信装置Rの構造を示す。信号受信装置Rはフ
ロントエンド11に結合された装置入力端子10を有す
る。フロントエンド11はスイッチ17を経て帯域通過
フィルタ12に結合された出力端子を有する。帯域通過
フィルタ12を可同調回路13の信号入力端子13aに
結合する。受信装置Rは同調信号を記憶する記憶手段1
4も具える。この記憶手段14を可同調回路13の同調
入力端子13bに結合する。
周波数選択信号受信装置は、例えばラジオ受信またはテ
レビジョン受信を含む多くの目的に使用されている。図
1は信号受信装置Rの構造を示す。信号受信装置Rはフ
ロントエンド11に結合された装置入力端子10を有す
る。フロントエンド11はスイッチ17を経て帯域通過
フィルタ12に結合された出力端子を有する。帯域通過
フィルタ12を可同調回路13の信号入力端子13aに
結合する。受信装置Rは同調信号を記憶する記憶手段1
4も具える。この記憶手段14を可同調回路13の同調
入力端子13bに結合する。
【0020】更に、信号受信装置Rは制御手段15およ
び信号源16を具える。制御手段15はスイッチ17を
制御してフロントエンド11の出力端子または信号源1
6の出力端子のいずれかを帯域通過フィルタ12に接続
する。可同調回路13は制御手段15に結合された測定
出力端子を有する。制御手段15を更に記憶手段14に
結合する。使用中、制御手段15が信号受信装置Rを動
作状態(図1に示すスイッチ17の位置に対応する)と
校正状態(この状態では信号源16が帯域通過フィルタ
12に結合される)との間で切り換える。
び信号源16を具える。制御手段15はスイッチ17を
制御してフロントエンド11の出力端子または信号源1
6の出力端子のいずれかを帯域通過フィルタ12に接続
する。可同調回路13は制御手段15に結合された測定
出力端子を有する。制御手段15を更に記憶手段14に
結合する。使用中、制御手段15が信号受信装置Rを動
作状態(図1に示すスイッチ17の位置に対応する)と
校正状態(この状態では信号源16が帯域通過フィルタ
12に結合される)との間で切り換える。
【0021】動作状態では、帯域通過フィルタ12が装
置入力端子10に到来する信号から可同調回路13内で
処理で処理する所要の入力信号を選択する。例えばラジ
オ受信機では、フロントエンド11は前置増幅器とする
ことができ、帯域通過フィルタ12は受信すべきチャネ
ルの周波数を選択する可同調フィルタとすることができ
る。この場合には、可同調回路13は局部発振器と、信
号入力端子13aの入力信号を局部発振信号と混合する
ミクサとを具える。同調信号は局部発振器の周波数を受
信すべきチャネルに同調させる。
置入力端子10に到来する信号から可同調回路13内で
処理で処理する所要の入力信号を選択する。例えばラジ
オ受信機では、フロントエンド11は前置増幅器とする
ことができ、帯域通過フィルタ12は受信すべきチャネ
ルの周波数を選択する可同調フィルタとすることができ
る。この場合には、可同調回路13は局部発振器と、信
号入力端子13aの入力信号を局部発振信号と混合する
ミクサとを具える。同調信号は局部発振器の周波数を受
信すべきチャネルに同調させる。
【0022】可同調回路13は、帯域通過フィルタ12
の通過帯域に合致するように同調させる必要がある。校
正状態は、可同調回路13を帯域通過フィルタ12の通
過帯域に合致するように同調させる同調信号を見つけ出
すのに使用する。この目的のために、信号源16から可
同調回路13の信号入力端子13aに入力信号を供給す
る。制御手段15が信号源16から信号入力端子13a
に供給された信号に対する可同調回路13の応答を監視
する。この応答から、どの同調信号が可同調回路13を
同調させるか決定し、この信号を記憶手段に記憶させ
る。この同調信号は、例えば複数の異なる同調信号に対
する可同調回路13の応答を測定し、最良の応答を有す
る同調信号を選択することにより決定することができ
る。
の通過帯域に合致するように同調させる必要がある。校
正状態は、可同調回路13を帯域通過フィルタ12の通
過帯域に合致するように同調させる同調信号を見つけ出
すのに使用する。この目的のために、信号源16から可
同調回路13の信号入力端子13aに入力信号を供給す
る。制御手段15が信号源16から信号入力端子13a
に供給された信号に対する可同調回路13の応答を監視
する。この応答から、どの同調信号が可同調回路13を
同調させるか決定し、この信号を記憶手段に記憶させ
る。この同調信号は、例えば複数の異なる同調信号に対
する可同調回路13の応答を測定し、最良の応答を有す
る同調信号を選択することにより決定することができ
る。
【0023】基準信号の十分なスペクトル成分が通過帯
域内に含まれるようにするために、信号源16は帯域通
過フィルタ12の通過帯域とオーバラップするスペクト
ルを有する広帯域信号源として実現する。帯域通過フィ
ルタ12は可同調回路13の信号入力端子13aに供給
される信号のスペクトルを整形する。従って、このスペ
クトルは常に帯域通過フィルタ12の通過帯域内に位置
する。従って、もはや信号源16のこのスペクトルを精
密に位置させる必要はなく、製造公差、ドリフト等の影
響を受けても、このスペクトルが帯域通過フィルタ12
の通過帯域とオーバラップするかぎり校正が損なわれる
ことはない。
域内に含まれるようにするために、信号源16は帯域通
過フィルタ12の通過帯域とオーバラップするスペクト
ルを有する広帯域信号源として実現する。帯域通過フィ
ルタ12は可同調回路13の信号入力端子13aに供給
される信号のスペクトルを整形する。従って、このスペ
クトルは常に帯域通過フィルタ12の通過帯域内に位置
する。従って、もはや信号源16のこのスペクトルを精
密に位置させる必要はなく、製造公差、ドリフト等の影
響を受けても、このスペクトルが帯域通過フィルタ12
の通過帯域とオーバラップするかぎり校正が損なわれる
ことはない。
【0024】図2は本発明による他の信号受信装置を示
す。この装置は可同調回路61を具えている。この装置
は発振器62も具えている。発振器62および可同調回
路61のそれぞれの出力端子621,611をミクサ6
3に接続する。ミクサ63の出力端子631を帯域通過
フィルタ64に接続する。帯域通過フィルタ64の出力
端子641を後置の回路65および測定回路66に接続
する。測定回路66は記憶手段67の入力端子に接続す
る。この記憶手段を可同調回路61の同調入力端子61
2に接続する。
す。この装置は可同調回路61を具えている。この装置
は発振器62も具えている。発振器62および可同調回
路61のそれぞれの出力端子621,611をミクサ6
3に接続する。ミクサ63の出力端子631を帯域通過
フィルタ64に接続する。帯域通過フィルタ64の出力
端子641を後置の回路65および測定回路66に接続
する。測定回路66は記憶手段67の入力端子に接続す
る。この記憶手段を可同調回路61の同調入力端子61
2に接続する。
【0025】この装置は信号入力端子691、および雑
音出力端子681を有する雑音源68も具えている。こ
の装置は信号入力端子691または雑音出力端子681
を可同調回路61の入力端子に選択的に接続するスイッ
チ69を含んでいる。この装置はスイッチ69を制御す
るとともに測定手段66を制御する制御手段693を含
んでいる。
音出力端子681を有する雑音源68も具えている。こ
の装置は信号入力端子691または雑音出力端子681
を可同調回路61の入力端子に選択的に接続するスイッ
チ69を含んでいる。この装置はスイッチ69を制御す
るとともに測定手段66を制御する制御手段693を含
んでいる。
【0026】図2に示す装置の一例はスーパヘテロダイ
ンラジオ受信機である。本例では、発振器62およびミ
クサ63が受信信号の所定の信号周波数を帯域通過フィ
ルタ64の通過帯域内の中間周波数に変換する。本例で
は発振器62の周波数および前記所定の信号周波数は互
いに中間周波数だけ相違する。通常、発振器の周波数を
所定の信号周波数より中間周波数だけ高くする。
ンラジオ受信機である。本例では、発振器62およびミ
クサ63が受信信号の所定の信号周波数を帯域通過フィ
ルタ64の通過帯域内の中間周波数に変換する。本例で
は発振器62の周波数および前記所定の信号周波数は互
いに中間周波数だけ相違する。通常、発振器の周波数を
所定の信号周波数より中間周波数だけ高くする。
【0027】このラジオ受信機内の可同調回路61は可
同調フィルタであり、このフィルタは信号周波数を最小
の減衰で通し影像周波数(即ち発振器62の周波数より
中間周波数だけ高い周波数)を有する信号を除去する必
要がある。可同調フィルタ61は前記所定の信号周波
数、即ち発振器62の周波数と帯域通過フィルタ64の
通過帯域の位置とにより決まる周波数に合致するように
同調させる必要がある。
同調フィルタであり、このフィルタは信号周波数を最小
の減衰で通し影像周波数(即ち発振器62の周波数より
中間周波数だけ高い周波数)を有する信号を除去する必
要がある。可同調フィルタ61は前記所定の信号周波
数、即ち発振器62の周波数と帯域通過フィルタ64の
通過帯域の位置とにより決まる周波数に合致するように
同調させる必要がある。
【0028】他の例では、フロントエンド11が局部発
振器およびミクサを具え、帯域通過フィルタ12がそれ
自体可同調でない中間周波数フィルタである。この場合
には、可同調回路13は例えば別の局部発振器または可
同調の通過帯域を有する別のフィルタを具えるものとす
ることができる。別の局部発振器を具える場合には、同
調信号が例えば発振器周波数を帯域通過フィルタ12の
通過帯域内に位置するように、またはこの通過帯域から
所定値だけオフセットした周波数に位置するように調整
する。別のフィルタを具える場合には、同調信号がこの
フィルタの通過帯域を帯域通過フィルタ12が通す周波
数に合致するように制御する。
振器およびミクサを具え、帯域通過フィルタ12がそれ
自体可同調でない中間周波数フィルタである。この場合
には、可同調回路13は例えば別の局部発振器または可
同調の通過帯域を有する別のフィルタを具えるものとす
ることができる。別の局部発振器を具える場合には、同
調信号が例えば発振器周波数を帯域通過フィルタ12の
通過帯域内に位置するように、またはこの通過帯域から
所定値だけオフセットした周波数に位置するように調整
する。別のフィルタを具える場合には、同調信号がこの
フィルタの通過帯域を帯域通過フィルタ12が通す周波
数に合致するように制御する。
【0029】可同調回路61は帯域通過フィルタ64の
通過帯域にも合致するように同調されなければならな
い。校正状態を用いて可同調回路61を帯域通過フィル
タ64に合致するように同調させる同調信号を見つけ出
す。測定手段66が信号源68から信号入力端子に供給
される信号に対する可同調回路61の応答を監視する。
この応答から、可同調回路61を同調させる同調信号を
決定し、この信号を記憶手段67に記憶する。信号源6
8は広帯域信号源として実現し、この信号源が発生する
信号を可同調回路61およびミクサ63により処理す
る。この処理により発生された信号が帯域通過フィルタ
64に供給される。校正状態では、可同調フィルタ61
の同調入力端子612に供給される同調信号が、前記処
理により発生する信号が帯域通過フィルタ64の通過帯
域に同調するように調整される。
通過帯域にも合致するように同調されなければならな
い。校正状態を用いて可同調回路61を帯域通過フィル
タ64に合致するように同調させる同調信号を見つけ出
す。測定手段66が信号源68から信号入力端子に供給
される信号に対する可同調回路61の応答を監視する。
この応答から、可同調回路61を同調させる同調信号を
決定し、この信号を記憶手段67に記憶する。信号源6
8は広帯域信号源として実現し、この信号源が発生する
信号を可同調回路61およびミクサ63により処理す
る。この処理により発生された信号が帯域通過フィルタ
64に供給される。校正状態では、可同調フィルタ61
の同調入力端子612に供給される同調信号が、前記処
理により発生する信号が帯域通過フィルタ64の通過帯
域に同調するように調整される。
【0030】信号源16または68としては広帯域雑音
源を使用するのが好ましい。慣例の雑音源はツェナー降
伏を生ずる十分な電圧が加えられたpn接合を使用して
いる。図3はこのための回路を示す。図3は、スイッチ
41および抵抗43を経て接合ダイオード42に接続さ
れた電圧源40を含む点を除いて図1と同一である。接
合ダイオード42を増幅器45および加算回路44を経
て帯域通過フィルタ12の入力端子に結合する。フロン
トエンド11も加算回路44を経て帯域通過フィルタ1
2に結合する。
源を使用するのが好ましい。慣例の雑音源はツェナー降
伏を生ずる十分な電圧が加えられたpn接合を使用して
いる。図3はこのための回路を示す。図3は、スイッチ
41および抵抗43を経て接合ダイオード42に接続さ
れた電圧源40を含む点を除いて図1と同一である。接
合ダイオード42を増幅器45および加算回路44を経
て帯域通過フィルタ12の入力端子に結合する。フロン
トエンド11も加算回路44を経て帯域通過フィルタ1
2に結合する。
【0031】使用中、スイッチ41は動作状態中非導通
になる。校正状態においてスイッチ41が導通する。こ
の場合、電圧源40により発生される電圧がダイオード
42に供給される。 この電圧はダイオード42をツェ
ナー降伏させるのに十分な大きさにする必要がある。ツ
ェナー降伏では、ダイオード42が雑音電圧を発生し、
この雑音電圧が増幅器45を経て帯域通過フィルタ12
に供給される。回路の感度向上のために、ダイオード4
2で発生される校正用の雑音を十分強くすることができ
る。この場合には増幅器45を省略することができる。
になる。校正状態においてスイッチ41が導通する。こ
の場合、電圧源40により発生される電圧がダイオード
42に供給される。 この電圧はダイオード42をツェ
ナー降伏させるのに十分な大きさにする必要がある。ツ
ェナー降伏では、ダイオード42が雑音電圧を発生し、
この雑音電圧が増幅器45を経て帯域通過フィルタ12
に供給される。回路の感度向上のために、ダイオード4
2で発生される校正用の雑音を十分強くすることができ
る。この場合には増幅器45を省略することができる。
【0032】図3に示すように、フロントエンド11は
校正状態中も加算回路44を経て帯域通過フィルタ12
に結合されたままである。加算回路に供給される雑音信
号の強度がフロントエンドから到来する信号の強度より
大きければ、これは校正に影響を与えない。ツェナーダ
イオード42を帯域通過フィルタ12に接続する加算回
路44の代わりに、図1に示すスイッチ17を用いるこ
ともできることもちろんである。
校正状態中も加算回路44を経て帯域通過フィルタ12
に結合されたままである。加算回路に供給される雑音信
号の強度がフロントエンドから到来する信号の強度より
大きければ、これは校正に影響を与えない。ツェナーダ
イオード42を帯域通過フィルタ12に接続する加算回
路44の代わりに、図1に示すスイッチ17を用いるこ
ともできることもちろんである。
【0033】ツェナーダイオード42のような自然雑音
源の代わりに、信号源16は、例えば米国特許第4,8
55,944号に記載されているリニアフィードバック
シフトレジスタのような人工雑音源とすることもでき
る。他の広帯域信号を発生する信号源を用いることもで
き、例えば帯域通過フィルタ12の通過帯域の幅より低
い繰り返し周波数を有する周期的スパイク信号を発生す
るものを用いることもできる。このような信号はその高
調波間の間隔が十分に小さいので少なくとも一つの高調
波が常に通過帯域内に位置するものとなる。
源の代わりに、信号源16は、例えば米国特許第4,8
55,944号に記載されているリニアフィードバック
シフトレジスタのような人工雑音源とすることもでき
る。他の広帯域信号を発生する信号源を用いることもで
き、例えば帯域通過フィルタ12の通過帯域の幅より低
い繰り返し周波数を有する周期的スパイク信号を発生す
るものを用いることもできる。このような信号はその高
調波間の間隔が十分に小さいので少なくとも一つの高調
波が常に通過帯域内に位置するものとなる。
【0034】原理的には、校正のためには、帯域通過フ
ィルタ12の通過帯域、可同調回路13の同調範囲およ
び信号源16、好ましくは雑音源のスペクトル(即ちこ
の信号源の出力が零でない電力密度を有する周波数範
囲)が互いにオーバラップすれば十分である。しかし、
スペクトル密度は通過帯域において周波数に依存しない
ものとするのが好ましい。この場合には、同調に対し通
過帯域のみが重要になる。従って、スペクトル密度のた
めの同調のバイアスが避けられる。実際上、ほとんどの
雑音源の電力密度は極めて広い範囲にわたって周波数に
依存しない。これがため、製造公差やドリフトにもかか
わらずオーバラップがほぼ自動的に得られる。
ィルタ12の通過帯域、可同調回路13の同調範囲およ
び信号源16、好ましくは雑音源のスペクトル(即ちこ
の信号源の出力が零でない電力密度を有する周波数範
囲)が互いにオーバラップすれば十分である。しかし、
スペクトル密度は通過帯域において周波数に依存しない
ものとするのが好ましい。この場合には、同調に対し通
過帯域のみが重要になる。従って、スペクトル密度のた
めの同調のバイアスが避けられる。実際上、ほとんどの
雑音源の電力密度は極めて広い範囲にわたって周波数に
依存しない。これがため、製造公差やドリフトにもかか
わらずオーバラップがほぼ自動的に得られる。
【0035】校正状態は必要な度に生じさせることがで
きる。帯域通過フィルタ12が固定の通過帯域を有し、
信号受信装置Rが極めて安定である場合には、製造後に
一度校正するだけで十分とすることができる。信号受信
装置Rをスイッチオンする度に校正することもできる。
或いはまた、信号受信装置Rが例えばテレビジョンであ
る場合には、例えばチャネル変更毎に校正が生ずるよう
にすることができる。これは、ユーザはチャネル変更時
における動作状態の短い中断に注意しないためである。
きる。帯域通過フィルタ12が固定の通過帯域を有し、
信号受信装置Rが極めて安定である場合には、製造後に
一度校正するだけで十分とすることができる。信号受信
装置Rをスイッチオンする度に校正することもできる。
或いはまた、信号受信装置Rが例えばテレビジョンであ
る場合には、例えばチャネル変更毎に校正が生ずるよう
にすることができる。これは、ユーザはチャネル変更時
における動作状態の短い中断に注意しないためである。
【0036】図4は本発明をFM信号復調用位相ロック
ループ内に具現した装置Dを示す。図4に示す装置Dは
選択スイッチ17に接続された装置入力端子10および
信号源16を具えている。選択スイッチ17は帯域通過
フィルタ12の入力端子に接続する。帯域通過フィルタ
12の出力端子を位相検出器20の第1入力端子21a
に結合する。この位相検出器20は位相ロックループの
一部である。このループは位相検出器20、低域通過フ
ィルタ23、加算手段25および電圧制御発振器27を
含んでいる。位相検出器20の位相検出出力端子22を
低域通過フィルタ23に結合する。低域通過フィルタ2
3は位相検出信号の低周波数成分のみを通す。位相ロッ
クループの設計に応じて、低域通過フィルタはこれらの
低域通過周波数成分を増幅する増幅器を具えることもで
きる。低域通過フィルタ23の出力は装置出力であり、
この出力を加算手段25の第1加算入力端子にも供給す
る。加算手段25の加算出力を電圧制御発振器27の制
御電圧入力端子26に供給する。電圧制御発振器27の
発振信号出力端子を位相検出器20の第2入力端子21
bに結合する。
ループ内に具現した装置Dを示す。図4に示す装置Dは
選択スイッチ17に接続された装置入力端子10および
信号源16を具えている。選択スイッチ17は帯域通過
フィルタ12の入力端子に接続する。帯域通過フィルタ
12の出力端子を位相検出器20の第1入力端子21a
に結合する。この位相検出器20は位相ロックループの
一部である。このループは位相検出器20、低域通過フ
ィルタ23、加算手段25および電圧制御発振器27を
含んでいる。位相検出器20の位相検出出力端子22を
低域通過フィルタ23に結合する。低域通過フィルタ2
3は位相検出信号の低周波数成分のみを通す。位相ロッ
クループの設計に応じて、低域通過フィルタはこれらの
低域通過周波数成分を増幅する増幅器を具えることもで
きる。低域通過フィルタ23の出力は装置出力であり、
この出力を加算手段25の第1加算入力端子にも供給す
る。加算手段25の加算出力を電圧制御発振器27の制
御電圧入力端子26に供給する。電圧制御発振器27の
発振信号出力端子を位相検出器20の第2入力端子21
bに結合する。
【0037】記憶手段14はアナログ−ディジタル変換
器30、ディジタルメモリ31およびディジタル−アナ
ログ変換器32を順に具えている。加算手段25の出力
端子をアナログ−ディジタル変換器30のアナログ入力
端子に結合する。ディジタル−アナログ変換器32のア
ナログ出力端子を加算手段25の第2加算入力端子に結
合する。制御手段15はメモリ31への書込制御接続を
有している。位相検出器20の出力端子22を制御手段
15に結合されたロック外れ検出器29に結合する。
器30、ディジタルメモリ31およびディジタル−アナ
ログ変換器32を順に具えている。加算手段25の出力
端子をアナログ−ディジタル変換器30のアナログ入力
端子に結合する。ディジタル−アナログ変換器32のア
ナログ出力端子を加算手段25の第2加算入力端子に結
合する。制御手段15はメモリ31への書込制御接続を
有している。位相検出器20の出力端子22を制御手段
15に結合されたロック外れ検出器29に結合する。
【0038】この装置は例えばテレビジョンの周波数変
調(FM)音声チャネルを復調するのに使用することが
できる。テレビジョン信号は輝度および色成分並びにそ
れぞれ異なるスペクトル部分に位置する一以上の音声チ
ャネルのような種々の成分を含んでいる。受信装置Dの
動作状態では、これらの成分の合成信号が入力端子10
に供給される。動作状態ではスイッチ17が装置入力端
子10を帯域通過フィルタ12に接続する。帯域通過フ
ィルタ12は一つのチャネルの信号のみを通し、位相ロ
ックループの位相検出器20の第1入力端子21aに供
給する。所定の周波数範囲を有するこのようなFM信号
のフィルタリングに対しては固定のセラミック帯域通過
フィルタを使用することができる。
調(FM)音声チャネルを復調するのに使用することが
できる。テレビジョン信号は輝度および色成分並びにそ
れぞれ異なるスペクトル部分に位置する一以上の音声チ
ャネルのような種々の成分を含んでいる。受信装置Dの
動作状態では、これらの成分の合成信号が入力端子10
に供給される。動作状態ではスイッチ17が装置入力端
子10を帯域通過フィルタ12に接続する。帯域通過フ
ィルタ12は一つのチャネルの信号のみを通し、位相ロ
ックループの位相検出器20の第1入力端子21aに供
給する。所定の周波数範囲を有するこのようなFM信号
のフィルタリングに対しては固定のセラミック帯域通過
フィルタを使用することができる。
【0039】位相検出器はFM音声信号を復調する位相
ロックループの一部である。FM復調用位相ロックルー
プの動作は公知であり、例えば「Phaselock Technique
s」F.M.Gardner 著、John Wily and Sons(New York,197
9) 社発行、第 2版、第 9.2章、特に第 175および176
頁に記載されている。
ロックループの一部である。FM復調用位相ロックルー
プの動作は公知であり、例えば「Phaselock Technique
s」F.M.Gardner 著、John Wily and Sons(New York,197
9) 社発行、第 2版、第 9.2章、特に第 175および176
頁に記載されている。
【0040】音声チャネルの信号に応答して、位相ロッ
クループはこのループを選択された信号にロックするロ
ック信号を電圧制御発振器27の制御電圧入力端子26
に発生する。このロック信号は選択された信号の周波数
に追従し、このロック信号(またはこのロック信号から
DCシフト分だけ相違した加算手段25の第1加算入力
端子における信号)はFM復調信号を表す。
クループはこのループを選択された信号にロックするロ
ック信号を電圧制御発振器27の制御電圧入力端子26
に発生する。このロック信号は選択された信号の周波数
に追従し、このロック信号(またはこのロック信号から
DCシフト分だけ相違した加算手段25の第1加算入力
端子における信号)はFM復調信号を表す。
【0041】校正状態では、スイッチ17が信号源16
を帯域通過フィルタ12に接続する。帯域通過フィルタ
12の通過帯域と信号源16のスペクトルは互いにオー
バラップする。従って、信号源16は(帯域通過フィル
タ12を経て)位相検出器20の信号入力端子21aに
帯域通過フィルタ12の通過帯域内のスペクトルを有す
る信号を発生する。この信号に応答して、位相ロックル
ープは発振器27の周波数をこの通過帯域に引き込む。
信号スペクトルと帯域通過フィルタ12の通過帯域との
オーバラップの少なくとも一部分が位相ロックループの
キャプチャレンジ内にあれば、位相ロックループは周波
数をこの通過帯域内に引き込む。前記本「Phaselock Te
chniques」の第 5.3章、特に第72〜79頁に、位相ロ
ックループのキャプチャレンジがどのように決定される
か記載されている(この本では引き込み制限と称してい
る)。
を帯域通過フィルタ12に接続する。帯域通過フィルタ
12の通過帯域と信号源16のスペクトルは互いにオー
バラップする。従って、信号源16は(帯域通過フィル
タ12を経て)位相検出器20の信号入力端子21aに
帯域通過フィルタ12の通過帯域内のスペクトルを有す
る信号を発生する。この信号に応答して、位相ロックル
ープは発振器27の周波数をこの通過帯域に引き込む。
信号スペクトルと帯域通過フィルタ12の通過帯域との
オーバラップの少なくとも一部分が位相ロックループの
キャプチャレンジ内にあれば、位相ロックループは周波
数をこの通過帯域内に引き込む。前記本「Phaselock Te
chniques」の第 5.3章、特に第72〜79頁に、位相ロ
ックループのキャプチャレンジがどのように決定される
か記載されている(この本では引き込み制限と称してい
る)。
【0042】位相ロックループのパラメータおよび通過
帯域の幅に応じて、発振器27は信号入力端子21aの
信号に追従し、或いはこの信号に完全に追従しなくとも
少なくとも通過帯域内に維持される。ロック信号の時間
平均は平均通過帯域周波数(周波数の関数としての信号
通過強度で重み付けされた周波数の平均値により決ま
る)に対応する。
帯域の幅に応じて、発振器27は信号入力端子21aの
信号に追従し、或いはこの信号に完全に追従しなくとも
少なくとも通過帯域内に維持される。ロック信号の時間
平均は平均通過帯域周波数(周波数の関数としての信号
通過強度で重み付けされた周波数の平均値により決ま
る)に対応する。
【0043】校正の終了時に、制御手段15がメモリ3
1に、このロック信号を記憶するよう信号する。次に、
このロック信号が加算手段25を経て電圧制御発振器2
7に同調信号として供給され、この発振器を通過帯域内
に同調させる。このことは、動作状態において低域通過
フィルタ23は電圧制御発振器27を同調させる小さな
DC成分を供給するだけでよいことを意味する。その結
果、位相ロックループにより与えられる位相ロックは弱
い入力信号の処理を可能にするとともに妨害信号に対し
一層強いものとなる。
1に、このロック信号を記憶するよう信号する。次に、
このロック信号が加算手段25を経て電圧制御発振器2
7に同調信号として供給され、この発振器を通過帯域内
に同調させる。このことは、動作状態において低域通過
フィルタ23は電圧制御発振器27を同調させる小さな
DC成分を供給するだけでよいことを意味する。その結
果、位相ロックループにより与えられる位相ロックは弱
い入力信号の処理を可能にするとともに妨害信号に対し
一層強いものとなる。
【0044】校正中、任意の瞬時に発生するロック信号
を記憶する代わりに、時間平均したロック信号をメモリ
31に記憶することもできる。これは、電圧制御発振器
27が平均通過帯域周波数に同調される利点を有する。
この時間平均値の記憶はメモリ31の前に平均フィルタ
を挿入することにより与えることができる。
を記憶する代わりに、時間平均したロック信号をメモリ
31に記憶することもできる。これは、電圧制御発振器
27が平均通過帯域周波数に同調される利点を有する。
この時間平均値の記憶はメモリ31の前に平均フィルタ
を挿入することにより与えることができる。
【0045】帯域通過フィルタ12の通過帯域が位相ロ
ックループのキャプチャレンジ内にない場合には、発振
器27の周波数は通過帯域内に引き込まれられない。し
かし、この周波数は、校正処理を繰り返すことにより通
過帯以内に引き込むことができる。校正処理の繰り返し
毎に、位相ロックループはロック信号をメモリ31内の
同調信号に加算して発生する。発生したロック信号はメ
モリ31に記憶される。この繰り返しにより発振器周波
数は次第に帯域通過フィルタ12の通過帯域に近づく。
最終的に、通過帯域がループのキャプチャレンジ内に入
り、その後発振器27の周波数が通過帯域内に入る。校
正処理の所要の最大繰り返し数はループのパラメータお
よびばらつきにより決まる。
ックループのキャプチャレンジ内にない場合には、発振
器27の周波数は通過帯域内に引き込まれられない。し
かし、この周波数は、校正処理を繰り返すことにより通
過帯以内に引き込むことができる。校正処理の繰り返し
毎に、位相ロックループはロック信号をメモリ31内の
同調信号に加算して発生する。発生したロック信号はメ
モリ31に記憶される。この繰り返しにより発振器周波
数は次第に帯域通過フィルタ12の通過帯域に近づく。
最終的に、通過帯域がループのキャプチャレンジ内に入
り、その後発振器27の周波数が通過帯域内に入る。校
正処理の所要の最大繰り返し数はループのパラメータお
よびばらつきにより決まる。
【0046】アナログ−ディジタル変換器30およびデ
ィジタル−アナログ変換器32はすべての場合に極めて
高い分解能を有する必要があるわけでない。量子化誤差
は、大きな補償電圧が位相ロックループにより与えられ
る必要があることを意味するが、この補償電圧が大きす
ぎなければこれは許容することができる。
ィジタル−アナログ変換器32はすべての場合に極めて
高い分解能を有する必要があるわけでない。量子化誤差
は、大きな補償電圧が位相ロックループにより与えられ
る必要があることを意味するが、この補償電圧が大きす
ぎなければこれは許容することができる。
【0047】図4に示すように、記憶手段14にはロッ
ク信号が供給される。これは必ずしも必要ない。図5に
示すように、低域通過フィルタ23により形成された信
号をアナログ−ディジタル変換器30に供給することも
できる。この場合には、スイッチ28をメモリ31と加
算手段25との間に設ける必要がある。動作状態では、
スイッチ28はメモリ31からの記憶信号を加算手段2
5に供給する位置にある。校正状態ではスイッチ28は
ゼロ基準信号を加算手段25に供給する位置にセットさ
れる。
ク信号が供給される。これは必ずしも必要ない。図5に
示すように、低域通過フィルタ23により形成された信
号をアナログ−ディジタル変換器30に供給することも
できる。この場合には、スイッチ28をメモリ31と加
算手段25との間に設ける必要がある。動作状態では、
スイッチ28はメモリ31からの記憶信号を加算手段2
5に供給する位置にある。校正状態ではスイッチ28は
ゼロ基準信号を加算手段25に供給する位置にセットさ
れる。
【0048】通常、ゼロ零基準信号は零ボルトにする。
しかし、アナログ−ディジタル変換器30および/また
はディジタル−アナログ変換器32がオフセットを発生
する場合には零ボルトにしない。零電圧がアナログ−デ
ィジタル変換器30の入力端子に供給され、そのディジ
タル化電圧値がメモリ31に記憶されるものとする。オ
フセットがある場合には、ディジタル−アナログ変換器
32の出力はこのように記憶された電圧値に応答して非
零電圧になる。オフセットがある場合にはこの非零電圧
をゼロ基準信号にする。
しかし、アナログ−ディジタル変換器30および/また
はディジタル−アナログ変換器32がオフセットを発生
する場合には零ボルトにしない。零電圧がアナログ−デ
ィジタル変換器30の入力端子に供給され、そのディジ
タル化電圧値がメモリ31に記憶されるものとする。オ
フセットがある場合には、ディジタル−アナログ変換器
32の出力はこのように記憶された電圧値に応答して非
零電圧になる。オフセットがある場合にはこの非零電圧
をゼロ基準信号にする。
【0049】本発明では、位相ロックループを2つの目
的に使用し、動作状態ではFM復調器として使用し、校
正状態では同調信号を見つけ出すのに使用する。原理的
には、同一のループを2つの目的に使用することができ
る。しかし、両目的に対する性能基準は一般に相違す
る。従って、位相ロックループのパラメータを、装置が
動作状態であるか校正状態であるかに応じて変化させる
のが好ましい。このようにすると位相ロックループを両
目的に対し独立に最適化することができる。
的に使用し、動作状態ではFM復調器として使用し、校
正状態では同調信号を見つけ出すのに使用する。原理的
には、同一のループを2つの目的に使用することができ
る。しかし、両目的に対する性能基準は一般に相違す
る。従って、位相ロックループのパラメータを、装置が
動作状態であるか校正状態であるかに応じて変化させる
のが好ましい。このようにすると位相ロックループを両
目的に対し独立に最適化することができる。
【0050】例えば、オプションとして、図4に示す装
置において、制御手段15が低域通過フィルタ23を制
御するようにする。その目的は低域通過フィルタ23を
動作状態および校正状態において狭帯域幅にまたは広帯
域幅に切り換えることにある。この帯域幅スイッチは、
例えば異なる帯域幅の2つの異なる通過フィルタを設
け、これらのフィルタの一つの出力を選択することによ
り構成することができる。
置において、制御手段15が低域通過フィルタ23を制
御するようにする。その目的は低域通過フィルタ23を
動作状態および校正状態において狭帯域幅にまたは広帯
域幅に切り換えることにある。この帯域幅スイッチは、
例えば異なる帯域幅の2つの異なる通過フィルタを設
け、これらのフィルタの一つの出力を選択することによ
り構成することができる。
【0051】切り換え可能帯域幅により位相ロックルー
プを動作状態および校正状態に対し独立に最適化するこ
とができる。動作状態では狭帯域幅を使用するので、位
相ロックループは妨害に一層強くなる。狭帯域幅は、帯
域通過フィルタ12が周波数変調信号のみを通すのに必
要な帯域幅より広い帯域幅を有する場合にも望ましい。
校正状態における広帯域幅は、電圧制御発振器27の発
振周波数と帯域通過フィルタ12の通過帯域との間の周
波数差の一層広い範囲にわたって確実な位相ロック引き
込みを与えてくれる。この広い範囲にわたる引き込みは
他の方法、例えば低域通過フィルタ23と一緒にオプシ
ョンで組み込んだ増幅器の利得を変化させることにより
与えることもできる。位相ロックループの設計における
この点および他の点についての一般的な考察は前記の本
「Phaselock Techniques」に開示されている。
プを動作状態および校正状態に対し独立に最適化するこ
とができる。動作状態では狭帯域幅を使用するので、位
相ロックループは妨害に一層強くなる。狭帯域幅は、帯
域通過フィルタ12が周波数変調信号のみを通すのに必
要な帯域幅より広い帯域幅を有する場合にも望ましい。
校正状態における広帯域幅は、電圧制御発振器27の発
振周波数と帯域通過フィルタ12の通過帯域との間の周
波数差の一層広い範囲にわたって確実な位相ロック引き
込みを与えてくれる。この広い範囲にわたる引き込みは
他の方法、例えば低域通過フィルタ23と一緒にオプシ
ョンで組み込んだ増幅器の利得を変化させることにより
与えることもできる。位相ロックループの設計における
この点および他の点についての一般的な考察は前記の本
「Phaselock Techniques」に開示されている。
【0052】図4に示す装置の他のオプションはロック
外れ検出器29である。この検出器29はロック外れ状
態を制御手段15に信号するよう動作する。ロック外れ
検出時に、制御手段15が装置Dを校正状態にする。こ
のようにして、装置Dは、例えば温度の影響によるドリ
フトが装置の動作状態における同調に影響を与える場合
に校正状態になる。ロック外れ検出器29は、例えば位
相検出器20の出力が(長すぎる期間にわたる)所定の
範囲外にある場合にトリガするトリガ回路として実現す
ることができる。
外れ検出器29である。この検出器29はロック外れ状
態を制御手段15に信号するよう動作する。ロック外れ
検出時に、制御手段15が装置Dを校正状態にする。こ
のようにして、装置Dは、例えば温度の影響によるドリ
フトが装置の動作状態における同調に影響を与える場合
に校正状態になる。ロック外れ検出器29は、例えば位
相検出器20の出力が(長すぎる期間にわたる)所定の
範囲外にある場合にトリガするトリガ回路として実現す
ることができる。
【0053】
【発明の効果】以上から、本発明によれば、信号受信装
置R、Dを校正するのに雑音源のような広帯域信号源1
6を有利に使用することができる。上述した実施例は本
発明の原理を説明するためのものであって、本発明はこ
れに限定されないものと理解されたい。例えば、ディジ
タルメモリ31を記憶手段14として記載したが、この
ような記憶手段は、その記憶電圧が頻繁にリフレシュさ
れるならば電圧保持キャパシタとして実現することもで
きる。同様に、発振器27の校正のために、または周波
数復調のために、またはその両方のために、位相ロック
ループの代わりに周波数ロックループを使用することも
できる。周波数ロックループの場合には位相検出器20
を周波数差弁別器と置き換えればよい。
置R、Dを校正するのに雑音源のような広帯域信号源1
6を有利に使用することができる。上述した実施例は本
発明の原理を説明するためのものであって、本発明はこ
れに限定されないものと理解されたい。例えば、ディジ
タルメモリ31を記憶手段14として記載したが、この
ような記憶手段は、その記憶電圧が頻繁にリフレシュさ
れるならば電圧保持キャパシタとして実現することもで
きる。同様に、発振器27の校正のために、または周波
数復調のために、またはその両方のために、位相ロック
ループの代わりに周波数ロックループを使用することも
できる。周波数ロックループの場合には位相検出器20
を周波数差弁別器と置き換えればよい。
【0054】本発明装置は高精度の素子(帯域通過フィ
ルタは除いてもよい)を必要としないため、半導体集積
回路に実現するのに特に良好である。
ルタは除いてもよい)を必要としないため、半導体集積
回路に実現するのに特に良好である。
【図1】本発明による信号受信装置の一実施例を示す図
である。
である。
【図2】本発明による信号受信装置の他の実施例を示す
図である。
図である。
【図3】ツェナーダイオードを雑音源として具える本発
明による信号受信装置を示す図である。
明による信号受信装置を示す図である。
【図4】本発明を位相ロックループ内に具体化してなる
信号受信装置を示す図である。
信号受信装置を示す図である。
【図5】本発明を位相ロックループ内に具体化してなる
他の信号受信装置を示す図である。
他の信号受信装置を示す図である。
R 信号受信装置 10 装置入力端子 11 フロントエンド 12 帯域通過フィルタ 13 可同調回路 14 記憶手段 15 制御手段 16 信号源 17 スイッチ 691 信号入力端子 68 雑音源 69 スイッチ 61 可同調回路 62 発振器 63 ミクサ 64 帯域通過フィルタ 66 測定回路 67 記憶手段 693 制御手段 40、41、42、43、45 雑音源 20 位相検出器 23 低域通過フィルタ 25 加算手段 27 電圧制御発振器 29 ロック外れ検出器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハネス ファン ニーウェンブルグ オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ 1
Claims (10)
- 【請求項1】 当該装置を動作状態と校正状態との間で
切り換える制御手段を具える信号受信装置であって、 主信号入力端子と主信号出力端子との間に配置され、動
作状態中動作信号を通す可同調回路と、 校正信号を主信号入力端子に供給する校正信号源と、 主信号出力端子に結合された同調信号選択記憶手段とを
具え、 この同調信号選択記憶手段が、 校正状態中に前記可同調回路を校正信号のスペクトル成
分に同調させる同調信号を選択するとともに、 この同調信号をメモリ手段に記憶し、次いで動作状態中
にこの同調信号を前記可同調回路の同調入力端子に供給
するよう構成されている信号受信装置において、 前記校正信号源が校正状態中主入信号入力端子に切り換
えられる広帯域信号源であって、前記校正信号が複数の
スペクトル成分を含み、前記可同調回路がこれらスペク
トル成分の少なくとも一つのスペクトル成分に同調し得
るように構成し、且つ主信号入力端子と主信号出力端子
との間に可同調回路と直列に帯域通過フィルタを具え、
このフィルタが前記少なくとも一つのスペクトル成分を
通すように構成したことを特徴とする信号受信装置。 - 【請求項2】前記校正信号源は広帯域雑音信号源である
ことを特徴とする請求項1記載の装置。 - 【請求項3】 前記帯域通過フィルタが主信号入力端子
と前記可同調回路との間に設けられ、この帯域通過フィ
ルタが前記可同調回路の同調範囲と第1のオーバラップ
部分を有する通過帯域を有し、前記複数のスペクトル成
分によりカバーされるスペクトル範囲がこの第1のオー
バラップ部分と少なくとも第2のオーバラップ部分を有
することを特徴とする請求項1または2記載の装置。 - 【請求項4】 前記可同調回路は位相ロックループを含
み、主信号入力端子が位相検出器の第1入力端子に結合
され、この位相検出器のロック信号出力端子が発振器の
周波数制御入力端子に結合され、この発振器の出力端子
が前記位相検出器の第2入力端子に結合され、前記同調
入力端子がロック信号を同調信号でバイアスするバイア
ス手段に結合され、前記同調信号選択記憶手段がロック
信号を同調信号として記憶するように構成されているこ
とを特徴とする請求項3記載の装置。 - 【請求項5】 位相ロックループがキャプチャレンジ設
定手段を具え、前記制御手段がこの設定手段を制御して
キャプチャレンジを動作状態中第1レンジに設定し、校
正状態中この第1レンジより広く前記第2オーバラップ
部分を含む第2レンジに設定するよう構成されているこ
とを特徴とする請求項4記載の装置。 - 【請求項6】 位相ロックループが動作状態においてロ
ック外れであるか否かを検出し、ロック外れのとき前記
制御手段に、装置を校正状態に切り換えるべきことを信
号するロック外れ検出器を具えることを特徴とする請求
項4または5記載の装置。 - 【請求項7】 前記可同調回路がFM受信機/復調器で
あり、位相ロックループの位相検出出力が復調FM信号
出力を与えることを特徴とする請求項4、5または6記
載の装置。 - 【請求項8】 前記可同調回路が、信号入力端子と前記
帯域通過フィルタとの間に設けられた可同調帯域通過フ
ィルタであることを特徴とする請求項1または2記載の
装置。 - 【請求項9】 前記可同調帯域通過フィルタが再同調可
能な周波数変換器を経て前記帯域通過フィルタに結合さ
れ、前記制御手段が装置を周波数変換器の再同調時に校
正状態に切り換え、前記可同調回路を再同調された周波
数変換器に対し校正するよう構成されていることを特徴
とする請求項8記載の装置。 - 【請求項10】 記憶した同調信号の制御の下で可同調
回路を校正する方法であって基準信号を信号入力端子に
供給するステップと、 次いで、可同調回路を前記基準信号に同調させる同調信
号を測定するステップと、 この同調信号を記憶するステップと、 を具える可同調回路校正方法において、 前記基準信号を広帯域信号を帯域フィルタ処理して発生
させ、この広帯域信号は前記可同調回路の同調範囲およ
びこの帯域通過フィルタ処理の通過帯域の双方と共通に
オーバラップするスペクトルを有するものであることを
特徴とする校正方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL93200894:9 | 1993-03-29 | ||
EP93200894 | 1993-03-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH077386A true JPH077386A (ja) | 1995-01-10 |
Family
ID=8213724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6057236A Pending JPH077386A (ja) | 1993-03-29 | 1994-03-28 | 信号受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5408196A (ja) |
EP (1) | EP0618676B1 (ja) |
JP (1) | JPH077386A (ja) |
DE (1) | DE69412526D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7528665B2 (en) | 2005-08-02 | 2009-05-05 | Rf Magic, Inc. | Multiple frequency source system and method of operation |
JP2016163096A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社日立国際電気 | 無線機の同調回路 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3232351B2 (ja) * | 1993-10-06 | 2001-11-26 | 三菱電機株式会社 | デジタル回路装置 |
JP3276526B2 (ja) * | 1995-02-21 | 2002-04-22 | アイコム株式会社 | 復調回路 |
US5982228A (en) * | 1995-07-14 | 1999-11-09 | Lucent Technologies Inc | Frequency tuning apparatus and method for continuous-time filters |
JPH09162730A (ja) * | 1995-11-29 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Pll回路 |
EP0914714B1 (en) * | 1997-05-23 | 2004-02-25 | Koninklijke Philips Electronics N.V. | Receiver having a phase-locked loop |
AU1097099A (en) | 1997-10-21 | 1999-05-10 | Lloyd L. Lautzenhiser | Adaptive frequency-hopping oscillators |
US6411237B1 (en) | 1997-10-21 | 2002-06-25 | Emhiser Research Ltd | Nonlinear digital-to-analog converters |
US6266522B1 (en) * | 1998-02-04 | 2001-07-24 | Ericsson Inc. | Apparatus and methods for tuning bandpass filters |
GB9814803D0 (en) * | 1998-07-09 | 1998-09-09 | Pace Micro Tech Ltd | Frequency adjustment |
JP3254427B2 (ja) * | 1998-10-09 | 2002-02-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Vco特性のキャリブレーション方法 |
GB2344710B (en) * | 1998-12-09 | 2002-05-15 | Mitel Semiconductor Ltd | Improvements in or relating to demodulator alignment correction in tuners |
CN1254011C (zh) * | 2000-07-12 | 2006-04-26 | 松下电器产业株式会社 | 滤波器自动调整电路 |
US7050778B1 (en) * | 2000-09-18 | 2006-05-23 | Broadcom Corporation | Direct conversion turner |
JP2002208869A (ja) * | 2001-01-09 | 2002-07-26 | Sony Corp | マルチバンド無線信号送受信装置 |
US6885853B2 (en) * | 2001-04-11 | 2005-04-26 | National Scientific Corporation | Communications receiver with integrated IF filter and method therefor |
AU2002316851A1 (en) * | 2001-04-17 | 2002-10-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and apparatus for tuning rf-filters in radio receivers |
US6978125B2 (en) * | 2001-07-05 | 2005-12-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and apparatus for tuning pre-selection filters in radio receivers |
US6825713B2 (en) * | 2001-12-11 | 2004-11-30 | International Business Machines Corporation | System and method for bandwidth estimation of an integrated filter |
US7702306B2 (en) * | 2003-08-28 | 2010-04-20 | Broadcom Corporation | Apparatus and method for local oscillator calibration in mixer circuits |
US7738617B1 (en) * | 2004-09-29 | 2010-06-15 | Pmc-Sierra, Inc. | Clock and data recovery locking technique for large frequency offsets |
US7148754B2 (en) * | 2004-12-30 | 2006-12-12 | Lucent Technologies Inc. | Self-tunable phase lock loop |
EP2283597A1 (en) * | 2008-04-24 | 2011-02-16 | Nxp B.V. | Calibration of communication apparatus |
US20130251502A1 (en) * | 2012-03-20 | 2013-09-26 | World Heart Corporation | Method and Apparatus for Sensing of Levitated Rotor Position |
KR20160006501A (ko) * | 2014-07-09 | 2016-01-19 | 삼성전기주식회사 | 주파수보정 시스템 및 그 보정방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3059187A (en) * | 1959-11-02 | 1962-10-16 | Hughes Aircraft Co | Frequency storage system |
US4001714A (en) * | 1975-11-12 | 1977-01-04 | Motorola, Inc. | Search and confirm frequency synthesizer |
DE2734154C2 (de) * | 1977-07-28 | 1979-05-31 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Radargerät mit einem Rauschgenerator und einem im Empfangszweig angeordneten Regelkreis mit Tiefpaßverhalten |
US4847569A (en) * | 1987-02-20 | 1989-07-11 | Wavetek Corporation | Automatic calibration system for a voltage control oscillator |
US4855944A (en) * | 1987-09-04 | 1989-08-08 | Rockwell International Corporation | Noise generator with shaped spectrum |
NL8801143A (nl) * | 1988-05-02 | 1989-12-01 | Philips Nv | Frequentiedemodulatieschakeling. |
JP2720076B2 (ja) * | 1989-07-17 | 1998-02-25 | 京セラ株式会社 | 直接スペクトラム拡散受信機の自動校正装置 |
US5179725A (en) * | 1991-03-29 | 1993-01-12 | International Business Machines | Voltage controlled oscillator with correction of tuning curve non-linearities |
US5343168A (en) * | 1993-07-09 | 1994-08-30 | Northrop Grumman Corporation | Harmonic frequency synthesizer with adjustable frequency offset |
-
1994
- 1994-03-16 US US08/213,775 patent/US5408196A/en not_active Expired - Fee Related
- 1994-03-22 EP EP94200731A patent/EP0618676B1/en not_active Expired - Lifetime
- 1994-03-22 DE DE69412526T patent/DE69412526D1/de not_active Expired - Lifetime
- 1994-03-28 JP JP6057236A patent/JPH077386A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7528665B2 (en) | 2005-08-02 | 2009-05-05 | Rf Magic, Inc. | Multiple frequency source system and method of operation |
US7653370B2 (en) | 2005-08-02 | 2010-01-26 | Rf Magic, Inc. | Offset signal phasing for a multiple frequency source system |
JP2016163096A (ja) * | 2015-02-27 | 2016-09-05 | 株式会社日立国際電気 | 無線機の同調回路 |
Also Published As
Publication number | Publication date |
---|---|
DE69412526D1 (de) | 1998-09-24 |
EP0618676A1 (en) | 1994-10-05 |
US5408196A (en) | 1995-04-18 |
EP0618676B1 (en) | 1998-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH077386A (ja) | 信号受信装置 | |
US7620379B2 (en) | Radio frequency tuner | |
US7707617B2 (en) | Dual mode tuner for co-existing digital and analog television signals | |
US6118499A (en) | Digital television signal receiver | |
US6978125B2 (en) | Methods and apparatus for tuning pre-selection filters in radio receivers | |
US7577413B2 (en) | Method and apparatus for calibrating a filter of a receiver | |
EP0545342B1 (en) | Method of calibrating a superheterodyne receiver | |
US6954625B2 (en) | Tuner and method of aligning a tuner | |
US6160444A (en) | Demodulation of FM audio carrier | |
WO1995001674A1 (fr) | Recepteur radio | |
FR2471703A1 (fr) | Circuit a boucle verrouillee en phase | |
US5272534A (en) | Television receiver with automatic tuning control | |
EP0519562B1 (en) | Phase-locked loop receiver | |
US7177622B2 (en) | Digital tuner | |
US4955074A (en) | AFC apparatus with selection between average value mode and keyed mode | |
US6700629B1 (en) | Video intermediate frequency processing apparatus | |
US20020154249A1 (en) | Intermediate frequency circuit of television tuner, which is not influenced by saw filter characteristics | |
KR0133724Y1 (ko) | 오디오 변환회로 | |
KR0178318B1 (ko) | 멀티 자동 동조방식의 엔티에스씨 튜너 시스템 | |
JPH06103827B2 (ja) | 自動周波数制御回路 | |
JPH05115048A (ja) | チユーナー回路 | |
WO2002089326A1 (en) | Receiver front-end filter tuning | |
JPH0418876A (ja) | Rfモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
KR0133296Y1 (ko) | 자동 미세조정 회로의 기울기 선택회로 | |
JPS6174412A (ja) | テレビジヨンチユ−ナ |