JPH0771320B2 - Redundant configuration of digital automatic switching system - Google Patents

Redundant configuration of digital automatic switching system

Info

Publication number
JPH0771320B2
JPH0771320B2 JP30865587A JP30865587A JPH0771320B2 JP H0771320 B2 JPH0771320 B2 JP H0771320B2 JP 30865587 A JP30865587 A JP 30865587A JP 30865587 A JP30865587 A JP 30865587A JP H0771320 B2 JPH0771320 B2 JP H0771320B2
Authority
JP
Japan
Prior art keywords
interface
interface processing
unit
units
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30865587A
Other languages
Japanese (ja)
Other versions
JPH01151390A (en
Inventor
正晴 岡安
仁孝 斉藤
正晴 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP30865587A priority Critical patent/JPH0771320B2/en
Publication of JPH01151390A publication Critical patent/JPH01151390A/en
Publication of JPH0771320B2 publication Critical patent/JPH0771320B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は冗長構成によるデジタル自動交換機の通話路に
関する。
TECHNICAL FIELD The present invention relates to a speech path of a digital automatic exchange having a redundant configuration.

(従来の技術) 第2図は従来のデジタル交換器の通話路の構成図であ
る。第2図において、インターフェイス回路部11、12
…、1n、51、52、…、5nはそれぞれ信号レベルの変換、
信号の復調及び同期化等を行なう。インターフェイス処
理部210、211、220、221、…、2n0、2n1、410、411、4
20、421、…、4n0、4n1は多重/分離及び時間変換等を
行なう。共通スイッチ回路部30、31は入力側のインター
フェイス処理部210〜2n1と出力側のインターフェース処
理部410〜4n1とを相互に接続するものである。
(Prior Art) FIG. 2 is a block diagram of a speech path of a conventional digital exchange. In FIG. 2, the interface circuit units 1 1 , 1 2 ,
…, 1 n , 5 1 , 5 2 ,…, 5 n are signal level conversions,
It demodulates and synchronizes signals. Interface processor 2 10 , 2 11 , 2 20 , 2 21 , ..., 2 n0 , 2 n1 , 4 10 , 4 11 , 4
20 , 4 21 , ..., 4 n0 , 4 n1 perform multiplexing / demultiplexing and time conversion. Common switch circuit section 3 0, 3 1 is to connect the input side of the interface unit 2 10 to 2 n1 and output side of the interface processing unit 4 10 to 4 n1 each other.

[発明が解決しようとする問題点] ところで、上記構成の従来のデジタル交換器の通話路
は、信頼性を保つために、入力側のインターフェイス回
路部11〜1n及び出力側のインターフェース回路部51〜5n
と間に設けられたインターフェース処理部210〜2n1、4
10〜4n1及び共通スイッチ回路部20、31が完全に二重化
構成になっていた。
[Problems to be Solved by the Invention] By the way, in order to maintain reliability, the communication path of the conventional digital exchange having the above-described configuration has input interface circuits 1 1 to 1 n and output interface circuit parts. 5 1 ~5 n
Interface processing unit 2 10 to 2 n1 , 4 provided between
10 to 4 n1 and the common switch circuit 2 0, 3 1 had become completely redundant configuration.

従って、デジタル交換器の通話路の信頼性は十分に確保
される。しかし、それに要するハードウェアが大きくな
るので、装置が大規模になり、高値になるという問題が
あった。
Therefore, the reliability of the communication path of the digital exchange is sufficiently ensured. However, since the hardware required for it becomes large, there is a problem that the device becomes large in scale and becomes expensive.

本発明は上記問題点を解決するためになされたもので、
信頼性を低下させることなく、大規模化を避け得る冗長
構成によるデジタル交換器の通話路を提供することを目
的とする。
The present invention has been made to solve the above problems,
It is an object of the present invention to provide a speech path of a digital exchange with a redundant configuration that can avoid a large scale without reducing reliability.

(問題点を解決するための手段) 本発明に係る冗長構成によるデジタル交換器の通話路
は、第1の発明として、n個のインターフェイス回路部
と、n+k個のインターフェイス処理部と、n+k個の
インターフェイス処理部に対応するn+k個の接続端子
を有する共通スイッチ回路部と、n個のインターフェイ
ス回路部のそれぞれについて、n+k個のインターフェ
イス処理部のうち、少なくとも2個以上のインターフェ
イス処理部に接続されている他のインターフェイス処理
部に接続する接続切替手段とを備えている。
(Means for Solving the Problems) A speech path of a digital exchange having a redundant configuration according to the present invention is, as a first invention, n interface circuit sections, n + k interface processing sections, and n + k For each of the common switch circuit section having n + k connection terminals corresponding to the interface processing section and the n interface circuit sections, each of the n + k interface processing sections is connected to at least two or more interface processing sections. Connection switching means for connecting to another interface processing unit.

又、第2の発明として、n個のインターフェイス回路部
と、n+k個のインターフェイス処理部と、n+k個の
インターフェイス処理部に対応するn+k個の接続端子
を有する共通スイッチ回路部と、n個のインターフェイ
ス回路部のそれぞれについて、n+k個のインターフェ
イス回路部のうち、少なくとも2個以上のインターフェ
イス処理部に接続されている他のインターフェイス処理
部に接続する接続切替手段と、インターフェイス処理部
と接続端子との間に設けられ、接続切替手段による接続
によって接続されたインターフェイス処理部と、このイ
ンターフェイス処理部と接続されているインターフェイ
ス回路部に対応する接続端子を接続する端子選択手段と
を備えている。
Further, as a second invention, n interface circuit units, n + k interface processing units, a common switch circuit unit having n + k connection terminals corresponding to the n + k interface processing units, and n interfaces Between each of the circuit units, between the interface processing unit and the connection terminal, a connection switching unit that connects to another interface processing unit that is connected to at least two interface processing units of the n + k interface circuit units. And an interface processing section connected by the connection switching means and a terminal selecting means for connecting a connection terminal corresponding to the interface circuit section connected to the interface processing section.

(作用) 第1の発明においては、n個のインターフェイス回路部
がn個のインターフェイス処理部を介して共通スイッチ
回路部の接続端子に接続されている。この場合、インタ
ーフェイス処理部のいずれかに故障が生じると、接続切
替手段が故障していないインターフェイス処理部を介し
てインターフェイス回路部を接続端子に接続する。
(Operation) In the first invention, the n interface circuit sections are connected to the connection terminals of the common switch circuit section via the n interface processing sections. In this case, if a failure occurs in any of the interface processing units, the connection switching unit connects the interface circuit unit to the connection terminal via the interface processing unit in which the connection switching unit has not failed.

又、第2の発明においては第1の発明と同様にn個のイ
ンターフェイス回路部がn個のインターフェイス処理部
を介して共通スイッチ回路部の接続端子に接続されてい
る。この場合、インターフェイス処理部のいずれかに故
障が生じると、接続切替手段が故障していないインター
フェイス処理部を選択するとともに、端子選択手段が接
続切替手段の選択したインターフェイス処理部を介し
て、インターフェイス回路部を対応する接続端子に接続
する。
Further, in the second invention, similarly to the first invention, n interface circuit sections are connected to the connection terminals of the common switch circuit section through the n interface processing sections. In this case, when a failure occurs in any of the interface processing units, the connection switching unit selects an interface processing unit in which no failure occurs, and the terminal selecting unit selects the interface circuit via the interface processing unit selected by the connection switching unit. Part to the corresponding connection terminal.

(実施例) 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
(Example) Hereinafter, one example of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明の一実施例に係る冗長構成によるデジタ
ル自動交換機の通話路のブロック図である。インタフェ
ース回路部11、12、…、1n、51、52、…、5nはレベル変
換、信号の変復調及び同期化を行なう。インタフェース
回路部11〜1n、51〜5nに接続されているインタフェース
処理部21、22、…、2n、2(n+1)、…、2(n+k)、41、42
…、4n、4(n+1)、…、4(n+k)は音声情報又はデータ情報
の多重化・多重分離化及び時間変換等を行なう。さら
に、インタフェース処理部21〜2(n+k)、41〜4(n+k)に接
続されている共通スイッチ回路部3は空間スイッチ群を
構成し、入力側のインタフェース処理部21〜2(n+k)と出
力側インタフェース処理部41〜4(n+k)とを相互に接続す
る。共通スイッチ回路部3は複数の入力端子i1、i2
…、in、i(n+1)、…、i(n+k)及び複数の出力端子o1
o2、…、on、o(n+1)、…、o(n+k)を有している。これら
の入力端子i1〜i(n+k)及び出力端子o1〜o(n+1)のうち、
入力端子i1〜in及び出力端子o1〜onは、インタフェース
処理部21〜2n及び41〜4nに故障が生じていないときに、
インタフェース回路部11〜1n及び51〜5nに接続されてい
るものである。
FIG. 1 is a block diagram of a communication path of a digital automatic exchange having a redundant configuration according to an embodiment of the present invention. The interface circuit units 1 1 , 1 2 , ..., 1 n , 5 1 , 5 2 , ..., 5 n perform level conversion, signal modulation / demodulation, and synchronization. Interface processing units 1 1 to 1 n , 5 1 to 5 n Interface processing units 2 1 , 2 2 , ..., 2 n , 2 (n + 1) , ..., 2 (n + k) , 4 1 , 4 2 ,
, 4 n , 4 (n + 1) , ..., 4 (n + k) perform multiplexing / demultiplexing and time conversion of voice information or data information. Further, the common switch circuit unit 3 connected to the interface processing units 2 1 to 2 (n + k) and 4 1 to 4 (n + k) constitutes a space switch group, and the input side interface processing unit 2 1 ~2 (n + k) and the interconnecting the output side interface processing unit 4 1 ~4 (n + k) . The common switch circuit unit 3 has a plurality of input terminals i 1 , i 2 ,
, I n , i (n + 1) , ..., i (n + k) and a plurality of output terminals o 1 ,
o 2, ..., o n, o (n + 1), ..., and has a o (n + k). Of these input terminals i 1 to i (n + k) and output terminals o 1 to o (n + 1) ,
The input terminals i 1 to i n and the output terminals o 1 to o n are, when there is no failure in the interface processing units 2 1 to 2 n and 4 1 to 4 n ,
Are those connected to the interface circuit 1 1 to 1 n and 5 1 to 5 n.

なお、共通スイッチ回路部3は多重化されているものと
する。
The common switch circuit unit 3 is assumed to be multiplexed.

上記構成の冗長構成によるデジタル交換器の通話路は、
入力側及び出力側ともにn個のインタフェース回路部11
〜1n及び51〜5nに対して、それぞれn+k個のインタフ
ェース処理部21〜2(n+k)及び41〜4(n+k)を設け、共通制
御部(図示せず)の制御によって、インターフェース回
路部11〜1n及び51〜5nとインタフェース処理部21〜2
(n+k)及び41〜4(n+k)との接続を変更するものである。
The communication path of the digital exchange with the redundant configuration of the above configuration is
N interface circuit units on both the input and output sides 1 1
~ 1 n and 5 1 to 5 n are provided with n + k interface processing units 2 1 to 2 (n + k) and 4 1 to 4 (n + k) , respectively, and a common control unit (not shown) Control, the interface circuit units 1 1 to 1 n and 5 1 to 5 n and the interface processing units 2 1 to 2
The connection with (n + k) and 4 1 to 4 (n + k) is changed.

インタフェース回路部11〜1n、51〜5nはkの値に応じ
て、それぞれ複数のインターフェイス処理部21
2(n+k)、41〜4(n+k)との接続が可能である。例えば、K
を1とすると、インタフェース回路部11〜1n、51〜5n
それぞれ2個のインタフェース処理部21〜2(n+k)、41
4(n+k)と接続可能である。即ち、インタフェース回路部
11はインターフェイス処理部21及び22と接続が可能であ
り、インターフェイス回路部12はインターフェイス処理
部22及び23と接続が可能である。
The interface circuit units 1 1 to 1 n and 5 1 to 5 n each have a plurality of interface processing units 2 1 to 2 1 depending on the value of k.
Connection with 2 (n + k) and 4 1 to 4 (n + k) is possible. For example, K
Is 1 , the interface circuit units 1 1 to 1 n and 5 1 to 5 n are two interface processing units 2 1 to 2 (n + k) and 4 1 to, respectively.
4 (n + k) can be connected. That is, the interface circuit section
1 1 is capable of connecting the interface unit 2 1 and 2 2, the interface circuit 1 2 is capable of connecting the interface unit 2 2 and 2 3.

なお、入力側のインターフェイス回路部11〜1nと出力側
のインターフェイス回路部51〜5nとはリンクの仕方が逆
になっている。
The input side interface circuit units 1 1 to 1 n and the output side interface circuit units 5 1 to 5 n are linked in the opposite manner.

第1図に示した冗長構成によるデジタル交換器の通話路
の見掛上の信頼性は、各インタフェース処理部21〜2
(n+k)、41〜4(n+k)個々の故障率をλとすると(注.故
障率10-9×FIT数)、n+kk+1λk+1 で評価できる。ただし、n+kk+1は異なるn+k
個のインタフェ¥ス処理部からk+1個のインタフェ¥
ス処理部をとった組み合わせ数である。
Reliability seen above multiplied the speech path of the digital exchanger according redundant configuration shown in FIG. 1, each interface processing unit 2 1 to 2
(n + k) , 4 1 to 4 (n + k) Letting λ be the failure rate of each (Note: failure rate 10 −9 × FIT number), it can be evaluated by n + k C k + 1 λ k + 1 . However, n + k C k + 1 is different n + k
K + 1 interfaces from the interface processing unit
This is the number of combinations for which the processing unit is taken.

これに対して、第2図に示した従来のデジタル交換機の
通話路の信頼性はインターフェイス回路部11〜1nを個々
に制御するとき(以下、第1の切替制御という)はnλ
2であり、一括して切り替えるとき(以下、第2の切替
制御という)は(nλ)2になる。通常、n>1、nλ
≪1であるので、 nλ2<(nλ)2 となる。kが1の場合、第1図に示した冗長構成による
デジタル交換器の通話路の信頼性、第1の切替制御によ
る従来のデジタル交換器の通話路の信頼性及び第2の切
替制御による従来のデジタル化交換器の通話路の信頼性
はそれぞれ、n+12λ2 nλ2 (nλ)2 と評価される。このため、nが1、2、3、…というよ
うに増えるのに従って、各通等路の信頼性はそれぞれ、 λ2、3λ2、6λ2、… λ2、2λ2、3λ2、… λ2、4λ2、9λ2、… になる。第1図に示した冗長構成によるデジタル交換器
の通話路の信頼性はnが1のときは従来の通話路の信頼
性と変わらないが、nが2以上のときは、第1の切替制
御による従来のデジタル交換器の通話路の信頼性と第2
の切替制御による従来のデジタル交換器の通話路の信頼
性との間にある。
On the other hand, the reliability of the speech path of the conventional digital exchange shown in FIG. 2 is nλ when controlling the interface circuit units 1 1 to 1 n individually (hereinafter referred to as the first switching control).
2 , which is (nλ) 2 when collectively switched (hereinafter referred to as the second switching control). Usually n> 1, nλ
Since << 1, nλ 2 <(nλ) 2 is satisfied. When k is 1, the reliability of the speech path of the digital exchange having the redundant configuration shown in FIG. 1, the reliability of the speech path of the conventional digital exchange by the first switching control, and the conventional by the second switching control The channel reliability of each of the digitized exchanges is evaluated as n + 1 C 2 λ 22 (nλ) 2 . Therefore, as the n is 1, 2, 3, increased ... and so, each reliability of each through such path, λ 2, 3λ 2, 6λ 2, ... λ 2, 2λ 2, 3λ 2, ... λ 2 , 4λ 2 , 9λ 2 , ... The reliability of the speech path of the digital exchange having the redundant configuration shown in FIG. 1 is not different from the reliability of the conventional speech path when n is 1, but when n is 2 or more, the first switching control is performed. Of the reliability of the communication path of the conventional digital exchange by
It is between the reliability of the speech path of the conventional digital exchange by the switching control.

即ち、 nλ2n+kk+1λk+1<(nλ)2 が成立する。That is, nλ 2 < n + k C k + 1 λ k + 1 <(nλ) 2 holds.

このように、第1図に示した冗長構成によるデジタル交
換器の通話路の信頼性は、nの大きさによっては従来の
デジタル交換器の通話路の信頼性より悪くなる場合があ
る。しかし、インターフェイス処理部21〜2(n+k)、41
4(n+k)の数を従来のデジタル交換器の通話路より少なく
することができ、小形化及びコストダウンを図ることが
できる。
As described above, the reliability of the speech path of the digital exchange having the redundant configuration shown in FIG. 1 may be worse than the reliability of the speech path of the conventional digital exchange depending on the size of n. However, the interface processing units 2 1 to 2 (n + k) , 4 1 to
The number of 4 (n + k) can be made smaller than that of the communication path of the conventional digital exchange, and downsizing and cost reduction can be achieved.

又、k≧2のときは、 であれば、n+kk+1λk+1<nλ2<(nλ)2 が成立する。従って、第1図に示した冗長構成によるデ
ジタル交換器の通話路はインターフェイス処理部21〜2
(n+k)、41〜4(n+k)の数が少なくなるとともに、従来の
通話路よりも信頼性が良くなる。
When k ≧ 2, Then, n + k C k + 1 λ k + 1 <nλ 2 <(nλ) 2 holds. Thus, the speech path of the digital exchanger according redundant configuration shown in FIG. 1 is the interface processing unit 2 1 to 2
The number of (n + k) and 4 1 to 4 (n + k) is reduced, and the reliability is better than that of the conventional speech path.

次に、第1図に示した冗長構成によるデジタル交換器の
通話路の基本的な動作について説明する。いま、各イン
ターフェイス回路部11、12、…、1n、51、52、…、5n
各インターフェイス処理部21、22、…、2n、41、42
…、4nにそれぞれ接続されているものとする。
Next, the basic operation of the communication path of the digital exchange having the redundant configuration shown in FIG. 1 will be described. Now, each interface circuit section 1 1 , 1 2 , ..., 1 n , 5 1 , 5 2 , ..., 5 n corresponds to each interface processing section 2 1 , 2 2 , ..., 2 n , 4 1 , 4 2 ,
…, 4n respectively.

ここで、h番目(1≦h≦n)のインターフェイス処理
部2hに障害が発生すると、そのインターフェイス処理部
2hを排除する。通常入力側のインターフェイス処理部2h
と出力側のインターフェイス処理部4hとは、一体に構成
されているので、入力側又は出力側のいずれに障害が発
生しても、両方とも排除することにしている。
If a failure occurs in the h-th (1 ≦ h ≦ n) interface processing unit 2 h , the interface processing unit 2 h
Eliminate 2 h . Normal input side interface processing unit 2 h
And the output side of the interface unit 4 h, which is configured in one piece, even if any fault of the input side or the output side is generated, both are to be excluded.

インターフェイス処理部2hの排除はインターフェイス処
理部2h、2(h+1)、…、2nにそれぞれ接続されているh番
目以降の入力側のインターフェイス回路部1h、1(h+1)
…、1nをh+1番目以降のインターフェイス処理部2
(h+1)、2(h+2)、…、2(n+1)にそれぞれ接続を切り替え
ることにより行なう。出力側のインターフェイス回路部
5h、5(h+1)、…、5nも同様にして、インターフェイス処
理部4(h+1)、4(h+2)、…、4(n+1)にそれぞれ接続を切り
替える。
The interface processing unit 2 h is eliminated by the interface circuit units 1 h and 1 (h + 1) on the input side after the h-th connected to the interface processing units 2 h , 2 (h + 1) , ..., 2 n , respectively. ,
..., 1 n is the interface processing unit 2 after h + 1
(h + 1) , 2 (h + 2) , ..., 2 (n + 1) are switched respectively. Interface circuit section on output side
Similarly, for 5 h , 5 (h + 1) , ..., 5 n , the connection is switched to the interface processing units 4 (h + 1) , 4 (h + 2) , ..., 4 (n + 1) , respectively.

この接続切り替えによって、入力側の通話路と出力側の
通話路との関係を、障害が発生する前と変わらない状態
に保持できることになる。
By this connection switching, the relationship between the input side call path and the output side call path can be maintained in the same state as before the failure occurred.

ただし、同時に切り替えたときは通話路の構成によって
は通信の連続性が保たれないことがある。例えば、イン
タフェース処理部が時間スイッチを含んでいる場合等で
ある。この場合、通話路はT−S−T構成(時間スイッ
チ−空間スイッチ−時間スイッチ構成)になり、入力側
のデータを出力側のデータとの位相差は、0〜2フレー
ムに分散している。これを吸収するにはi番目のインタ
フェース回路部1iを、i番目及びi+1番目のインタフ
ェース処理部2i及び2(i+1)に二重に接続し、順次切り替
えることで対処できる。
However, when they are switched at the same time, continuity of communication may not be maintained depending on the configuration of the communication path. For example, the interface processing unit may include a time switch. In this case, the speech path has a T-S-T configuration (time switch-space switch-time switch configuration), and the phase difference between the data on the input side and the data on the output side is dispersed in 0 to 2 frames. . In order to absorb this, the i-th interface circuit unit 1 i is doubly connected to the i-th and i + 1-th interface processing units 2 i and 2 (i + 1) and sequentially switched.

次に、第3図は上述した接続切替をさらに詳しく説明す
る遷移図である。なお、各インターフェイス処理部21
22、23、24、41、42、43、44は入力側と出力側とが一体
に構成されており、入力側又は出力側のいずれに故障が
生じても、両方とも排除するものとする。
Next, FIG. 3 is a transition diagram for explaining the connection switching described above in more detail. In addition, each interface processing unit 2 1 ,
2 2 , 2 3 , 2 4 , 4 1 , 4 2 , 4 3 , 4 4 have an integrated input side and output side, and even if a failure occurs on either the input side or the output side, both Both shall be excluded.

(a) 各インターフェイス回路部11、12、13、51、52
及び53がインターフェイス処理部21、22、23、41、42
び43にそれぞれ接続されているときに、インターフェイ
ス処理部22に障害が発生したとする。そのときのインタ
ーフェイス処理部22及び42の接続状態は第3図(a)に
示すようになっている。即ち、インターフェイス処理部
22は共通スイッチ回路部3を介してインターフェイス処
理部41、42及び43に順次接続される。又、インターフェ
イス処理部42は共通スイッチ回路部3を介してインター
フェイス処理部21、22及び23に順次接続される。
(A) Each interface circuit section 1 1 , 1 2 , 1 3 , 5 1 , 5 2
And 5 3 are connected to the interface processing units 2 1 , 2 2 , 2 3 , 2 3 , 4 1 , 4 2 and 4 3 , respectively, it is assumed that the interface processing unit 2 2 fails. Connection state of the interface processing unit 2 2 and 4 2 at that time is as shown in FIG. 3 (a). That is, the interface processing unit
2 2 is sequentially connected to the interface processing units 4 1 , 4 2 and 4 3 via the common switch circuit unit 3. Further, the interface processing unit 4 2 is sequentially connected to a common switch circuit section 3 interface processor 2 1 through 2 2 and 2 3.

(b) このとき、最初に接続の切り替えを要するイン
ターフェイス処理部23及び43の接続状態は第3図(b)
に示すようになっている。即ち、インターフェイス処理
部23は共通スイッチ回路部3を介してインターフェイス
処理部41、42及び43に順次接続される。又、インターフ
ェイス処理部43は共通スイッチ回路部3を介してインタ
ーフェイス処理部21、22及び23が順次接続される。
(B) In this case, the connection state of the first requires a switching of the connection interface unit 2 3, and 4 3 Figure 3 (b)
As shown in. That is, the interface unit 2 3 is sequentially connected to a common switching circuit 3 via the interface section 4 1, 4 2 and 4 3. Further, the interface unit 4 3 interface processor 2 1, 2 2 and 2 3 are sequentially connected via a common switch circuit section 3.

(c) まず、インターフェイス回路部13をインターフ
ェイス処理部23及び24に並列に接続する(第3図(c)
参照)。
(C) first, connected in parallel to the interface circuit 1 3 the interface unit 2 3 and 2 4 (FIG. 3 (c)
reference).

(d) 1フレーム時間以上経過した後、インターフェ
イス処理部23をインターフェイス処理部24に切り替え
る。即ち、インターフェイス処理部24を共通スイッチ回
路部3を介してインターフェイス処理部41、42及び44
順次接続する。又、インターフェイス処理部44は共通ス
イッチ回路部3を介してインターフェイス処理部21、22
を二重に接続する(第3図(d)に一点鎖線で示す)。
(D) after a lapse of one frame or more hours, switching the interface unit 2 3 to the interface section 2 4. That is, an interface processing unit 2 4 via the common switching circuit section 3 sequentially connected to the interface processor 4 1, 4 2 and 4 4. Further, the interface unit 4 4 common switch circuit 3 interface processor 2 1 through 2 2
Are doubly connected (indicated by an alternate long and short dash line in FIG. 3 (d)).

(e) さらに、1フレーム時間以上経過した後、イン
ターフェイス回路部13とインターフェイス処理部23とを
切り離すとともに、インターフェイス処理部44とインタ
ーフェイス回路部53とを接続する。さらに、インターフ
ェイス処理部43とインターフェイス回路部53とを切り離
す(第3図(e)参照)。
(E) In addition, after the lapse of one frame or more hours, with disconnects the interface circuit unit 1 3 and the interface unit 2 3, to connect the interface unit 4 4 and an interface circuit 3. Additionally, disconnect the interface processing unit 4 3 and the interface circuit portion 5 3 (see FIG. 3 (e)).

インターフェイス処理部22、21、42、41について順に
(b)〜(e)を行ないインターフェイス処理部22及び
42を切り離す(第3図(f)参照)。この場合、インタ
ーフェイス処理部をシフトする方法はどちらでもよく、
双方向にシフトすれば接続の切替が速くなる。
The interface processing units 2 2 , 2 1 , 4 2 and 4 1 are sequentially subjected to (b) to (e), and the interface processing units 2 2 and
4 2 is separated (see Fig. 3 (f)). In this case, either method of shifting the interface processing part is good,
Switching in both directions will speed up connection switching.

なお、第3図では入力側と出力側のインターフェイス処
理部を一体としてあるが、別々にしてもよい。その場合
の接続の切り替えも同じ方法でできる。
Although the input and output interface processing units are integrated in FIG. 3, they may be provided separately. In that case, the connection can be switched in the same way.

次に、第4図は本発明の他の実施例に係る冗長構成によ
るデジタル自動交換機の通話路のブロック図である。な
お、第4図において、第1図と同様の機能を果たす部分
については同一の符号を付し、その説明は省略する。
Next, FIG. 4 is a block diagram of a communication path of a digital automatic exchange having a redundant configuration according to another embodiment of the present invention. Incidentally, in FIG. 4, parts having the same functions as those in FIG. 1 are designated by the same reference numerals, and the description thereof will be omitted.

共通スイッチ回路部30は入力側の各インターフェイス処
理部21〜2(n+1)に対応するn+1個の入力端子i1、i2
…、i(n+1)及び出力側の各インターフェイス処理部41
4(n+1)に対応するn+1個の出力端子o1〜o2、…、o
(n+1)を有している。インターフェイス処理部21〜2
(n+1)、41〜4(n+1)に故障がない状態においては、各イ
ンターフェイス回路部11〜1n及び51〜5nは共通スイッチ
回路部30の対応する入力端子i1〜in及び出力端子o1〜on
に接続されている。即ち、インターフェイス回路部11
入力端子i1、インターフェイス回路部の12と入力端子
i2、…、インターフェイス回路部5nと出力端子onとが接
続されている。
Common switch circuit section 3 0 the input side of each interface processing unit 2 1 to 2 (n + 1) corresponding to the n + 1 input terminals i 1, i 2,
..., i (n + 1) and each interface processing unit 4 1 on the output side
N + 1 output terminals o 1 to o 2 , ..., O corresponding to 4 (n + 1)
It has (n + 1) . Interface processing section 2 1 to 2
(n + 1), 4 1 ~4 (n + 1) in the absence of a fault in the corresponding input terminals of the interface circuit unit 1 1 to 1 n and 5 1 to 5 n is the common switch circuit 3 0 i 1 to i n and output terminals o 1 to o n
It is connected to the. That is, the interface circuit section 1 1 and the input terminal i 1 , and the interface circuit section 1 2 and the input terminal i 1 .
i 2 , ..., The interface circuit unit 5 n is connected to the output terminal o n .

ところが、インターフェイス処理部21〜2(n+1)、41〜4
(n+1)のいずれかに故障が生じて、接続を切り替える
と、共通スイッチ回路部30の対応する入力端子及び出力
端子に接続されなくなるインターフェイス回路部が生じ
ることになる。例えば、インターフェイス処理部22に故
障が生じると、インターフェイス回路部12はインターフ
ェイス処理部22を介して入力端子i3に、インターフェイ
ス回路部13はインターフェイス処理部24を介して入力端
子i4にそれぞれ接続されることになる。なお、出力側も
同様である。
However, the interface processing units 2 1 to 2 (n + 1) , 4 1 to 4
(n + 1) or the failure has occurred, and switching the connection, so that the corresponding no longer connected to the input terminal and the output terminal interface circuit portion of the common switch circuit 3 0 occurs. For example, if a fault occurs in the interface processing unit 2 2, the input terminal i 3 interface circuit unit 1 2 via the interface unit 2 2, the interface circuit 1 3 the input terminal i via the interface processing section 2 4 4 will be connected respectively. The same applies to the output side.

このため、インターフェイス回路部が対応する入力端子
及び出力端子に接続されていない旨を、共通スイッチ回
路部30に認識させる必要が生じ、制御が面倒になる。
Therefore, the fact that the interface circuit is not connected to the corresponding input and output terminals, it is necessary to recognize the common switch circuit section 3 0, control is troublesome.

そこで、本実施例ではインターフェイス回路部11〜1n
51〜5nとインターフェイス処理部21〜2n、41〜4nとの接
続を切り替えても、インターフェイス回路部11〜1nと対
応する入力端子i1〜in及びインターフェイス回路部51
5nと対応する出力端子o1〜onとの接続状態が保てるよう
にする。
Therefore, in the present embodiment, the interface circuit units 1 1 to 1 n ,
Even if the connection between 5 1 to 5 n and the interface processing units 2 1 to 2 n and 4 1 to 4 n is switched, the interface circuit unit 1 1 to 1 n and the corresponding input terminals i 1 to i n and the interface circuit unit 5 1 ~
5 n and so that maintain the connection state between the corresponding output terminal o 1 ~ O n.

そのため、本実施例では入力側及び出力側に複数のセレ
クタ61、62、…、6n、71、72、…、7nを設ける。セレク
タ61〜6n及び71〜7nはインターフェイス回路部11〜1n
び51〜5nとインターフェイス処理部21〜2n及び41〜4n
の接続切替に対応して、インターフェイス回路部11〜1n
及び51〜5nを対応する入力端子i1〜in及び出力端子o1
onに接続するように切り替えられる。例えば、インター
フェイス回路部12とインターフェイス処理部23及びイン
ターフェイス処理部43とインターフェイス回路部62とを
接続したときは、インターフェイス処理部23と入力端子
i2及び出力端子o2とインターフェイス処理部43とをそれ
ぞれ接続する。
Therefore, in this embodiment, a plurality of selectors 6 1 , 6 2 , ..., 6 n , 7 1 , 7 2 , ..., 7 n are provided on the input side and the output side. The selectors 6 1 to 6 n and 7 1 to 7 n correspond to connection switching between the interface circuit units 1 1 to 1 n and 5 1 to 5 n and the interface processing units 2 1 to 2 n and 4 1 to 4 n. , Interface circuit section 1 1 to 1 n
And 5 1 to 5 n corresponding input terminals i 1 to i n and output terminals o 1 to
o Switch to connect to n . For example, when the interface circuit unit 1 2 and the interface processing unit 2 3 and the interface processing unit 4 3 and the interface circuit unit 6 2 are connected, the interface processing unit 2 3 and the input terminal
i 2 and the output terminal o 2 and interface unit 4 3 and the connecting respectively.

このように、セレクタ61〜6n、71〜7nを設けることによ
り、共通スイッチ部30の切り替えが不要となり、制御が
容易になる。
Thus, by providing the selector 6 1 ~6 n, 7 1 ~7 n, becomes unnecessary switching of the common switch unit 3 0, control is facilitated.

なお、セレクタ81、82、…、8nは0系の共通スイッチ部
30と1系の共通スイッチ部31とを切り替えるものであ
る。
Note that the selectors 8 1 , 8 2 , ..., 8 n are common switch units for the 0 system.
3 0 and the common switch unit 3 1 of the 1-system are switched.

次に、第5図は本発明の他の実施例に係る冗長構成によ
るデジタル自動交換機の通話路のブロック図である。な
お、第5図において、第1図及び第4図と同様の機能を
果たす部分については同一の符号を付し、その説明は省
略する。
Next, FIG. 5 is a block diagram of a communication path of a digital automatic exchange having a redundant configuration according to another embodiment of the present invention. In FIG. 5, parts having the same functions as those in FIGS. 1 and 4 are designated by the same reference numerals, and the description thereof will be omitted.

本実施例では1対1に対応しているインターフェイス回
路部11〜1n、51〜5nとインターフェイス処理部21〜2n
41〜4nのうちいずれのインターフェイス処理部に故障が
生じても、インターフェイス処理部2(n+1)、4(n+1)に接
続切替するようにしたものである。本実施例によれば、
故障が生じたインターフェイス処理部のみの接続を切り
替えるだけで良いので、故障に対して速やかに対応でき
る。
In this embodiment, the interface circuit units 1 1 to 1 n , 5 1 to 5 n and the interface processing units 2 1 to 2 n , which correspond one-to-one, are used.
Even if any of the interface processing units 4 1 to 4 n fails, the connection is switched to the interface processing units 2 (n + 1) and 4 (n + 1) . According to this embodiment,
Since it suffices to switch the connection only to the interface processing unit in which the failure has occurred, it is possible to promptly deal with the failure.

なお、kを大きくとったときは、全部のインターフェイ
ス回路部11〜1n、51〜5nに対して、共通にk個のインタ
ーフェイス処理部2(n+1)〜2(n+k)、4(n+1)〜4(n+k)を設
けてもよいが、全体をl個のブロックに分割して、各ブ
ロックにm個のインターフェイス処理部を設けるように
してもよい。即ち、l=k/mとなる。この場合は、n/l個
からなる一つのブロックに、m個の予備のインターフェ
イス処理部を持たせたものをl個組み合せたことにな
る。
When k is set to be large, k interface processing units 2 (n + 1) to 2 (n + k ) are commonly used for all the interface circuit units 1 1 to 1 n and 5 1 to 5 n . ) , 4 (n + 1) to 4 (n + k) may be provided, but the whole may be divided into 1 blocks and m blocks of interface processing units may be provided in each block. That is, l = k / m. In this case, 1 block having n / l blocks is combined with 1 block having m spare interface processing units.

又、本実施例では第4図に示した実施例と同様にセレク
タ61〜6n、71〜7nを設けているが、これらのセレクタ61
〜6n、71〜7nはなくてもよい。
Further, in the present embodiment is provided with similarly selector 6 1 to 6 n, 7 1 to 7-n in the embodiment shown in FIG. 4, the selectors 6 1
~6 n, 7 1 ~7 n may be omitted.

(発明の効果) 以上説明したように第1の発明においては、n+k個の
インターフェイス処理部を介して共通スイッチ回路部の
接続端子に接続されており、インターフェイス処理部の
いずれかに故障が生じると、接続切替手段が故障してい
ないインターフェイス処理部を介して、インターフェイ
ス回路部を接続端子に接続するので、高い信頼性を満た
すと同時に従来の二重化構成に比較して経済的な冗長構
成が取れ得る冗長構成によるデジタル自動交換機の通話
路が得られるという効果を奏する。
(Effects of the Invention) As described above, in the first aspect of the invention, the connection terminals are connected to the common switch circuit section through the n + k interface processing sections, and if any of the interface processing sections fails. Since the interface circuit unit is connected to the connection terminal through the interface processing unit in which the connection switching unit has not failed, high reliability can be satisfied and at the same time an economical redundant configuration can be obtained as compared with the conventional duplex configuration. The effect that the communication path of the digital automatic exchange with the redundant configuration can be obtained.

又、第2の発明においては第1の発明と同様にn個のイ
ンターフェイス回路部がn+k個のインターフェイス処
理部を介して共通スイッチ回路部の接続端子に接続され
ており、インターフェイス処理部のいずれかに故障が生
じると、接続切替手段が故障していないインターフェイ
ス処理部に接続するとともに、端子選択手段が接続切替
手段によって接続されたインターフェイス処理部を介し
て、インターフェイス回路部に対応する接続端子に接続
するので、高信頼性及び従来の二重化構成に比較して経
済的な冗長構成が取れ、さらに共通スイッチ部のパスの
切り替えが不要となり、制御が容易な冗長構成によるデ
ジタル自動交換機の通話路が得られるという効果を奏す
る。
Further, in the second invention, as in the first invention, the n interface circuit units are connected to the connection terminals of the common switch circuit unit via the n + k interface processing units, and any one of the interface processing units is connected. When a failure occurs in the connection switching means, the connection switching means is connected to the non-failed interface processing portion, and the terminal selection means is connected to the connection terminal corresponding to the interface circuit portion via the interface processing portion connected by the connection switching means. Therefore, a highly reliable and economical redundant configuration can be obtained compared to the conventional redundant configuration, and it is not necessary to switch the path of the common switch part, and the channel of the digital automatic exchange can be obtained by the redundant configuration that is easy to control. The effect of being able to be played.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例に係る冗長構成によるデジタ
ル自動交換機の通話路のブロック図、第2図は従来のデ
ジタル自動交換機の通話路のブロック図、第3図(a)
〜(f)は本発明の一実施例に係る冗長構成によるデジ
タル自動交換機の通話路の切り替えを説明する遷移図、
第4図及び第5図はそれぞれ本発明の一実施例に係る冗
長構成によるデジタル自動交換機の通話路のブロック図
である。 11、12、…、1n、51、52、…、5nはインターフェイス回
路部、21、22、…、2n、2(n+1)、…、2(n+k)、41、42
…、4n、4(n+1)、…、4(n+k)はインターフェイス処理
部、3、30、31は共通スイッチ回路部、61、62、…、
6n、71、72、…、7n、81、82、…、8nはセレクタ i1、i2、…、in、i(n+1)、…、i(n+k)は入力端子、o1
o2、…、on、o(n+1)、…、o(n+k)は出力端子である
FIG. 1 is a block diagram of a speech path of a digital automatic exchange having a redundant configuration according to an embodiment of the present invention, FIG. 2 is a block diagram of a speech path of a conventional digital automatic exchange, and FIG. 3 (a).
(F) is a transition diagram for explaining the switching of the communication path of the digital automatic exchange by the redundant configuration according to the embodiment of the present invention,
FIG. 4 and FIG. 5 are block diagrams of a communication path of a digital automatic exchange having a redundant configuration according to an embodiment of the present invention. 1 1 , 1 2 , ..., 1 n , 5 1 , 5 2 , ..., 5 n are interface circuit parts, 2 1 , 2 2 , ..., 2 n , 2 (n + 1) , ..., 2 (n + k) , 4 1 , 4 2 ,
..., 4 n, 4 (n + 1), ..., 4 (n + k) is the interface processing unit, 3,3 0, 3 1 common switch circuit section, 6 1, 6 2, ...,
6 n , 7 1 , 7 2 , ..., 7 n , 8 1 , 8 2 , ..., 8 n are selectors i 1 , i 2 , ..., i n , i (n + 1) , ..., i (n + k) is the input terminal, o 1 ,
o 2 , ..., o n , o (n + 1) , ..., o (n + k) are output terminals

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】n(nは正整数)個のインターフェイス回
路部と、 n+k(kは正整数)個のインターフェイス処理部と、 前記n+k個のインターフェイス処理部に対応するn+
k個の接続端子を有する共通スイッチ回路部と、 前記n個のインターフェイス回路部のそれぞれについ
て、前記n+k個のインターフェイス処理部のうち、少
なくとも2個以上のインターフェイス処理部に接続され
ている他のインターフェイス処理部に接続する接続切替
手段と、 を備えたことを特徴とする冗長構成によりデジタル自動
交換機の通話路。
1. An n (n is a positive integer) interface circuit section, an n + k (k is a positive integer) interface processing section, and an n + corresponding to the n + k interface processing section.
For each of the common switch circuit unit having k connection terminals and the n interface circuit units, another interface connected to at least two interface processing units of the n + k interface processing units. A call path of a digital automatic exchange with a redundant configuration characterized by including connection switching means connected to a processing unit.
【請求項2】n(nは正整数)個のインターフェイス回
路部と、 n+k(kは正整数)個のインターフェイス処理部と、 前記n+k個のインターフェイス処理部に対応するn+
k個の接続端子を有する共通スイッチ回路部と、 前記n個のインターフェイス回路部のそれぞれについ
て、前記n+k個のインターフェイス回路部のうち、少
なくとも2個以上のインターフェイス処理部に接続され
ている他のインターフェイス処理部に接続する接続切替
手段と、 前記インターフェイス処理部と前記接続端子との間に設
けられ、前記接続切替手段による接続によって接続され
たインターフェイス処理部と、該インターフェイス処理
部と接続されている前記インターフェイス回路部に対応
する接続端子とを接続する端子選択手段と、 を備えたことを特徴とする冗長構成によるデジタル自動
交換機の通話路。
2. n (n is a positive integer) interface circuit units, n + k (k is a positive integer) interface processing units, and n + corresponding to the n + k interface processing units.
For each of the common switch circuit unit having k connection terminals and the n interface circuit units, another interface connected to at least two interface processing units of the n + k interface circuit units A connection switching unit that is connected to a processing unit; an interface processing unit that is provided between the interface processing unit and the connection terminal and that is connected by connection by the connection switching unit; and the interface processing unit that is connected to the interface processing unit. A communication path of a digital automatic exchange having a redundant configuration, which comprises terminal selection means for connecting to a connection terminal corresponding to an interface circuit section.
JP30865587A 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system Expired - Lifetime JPH0771320B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30865587A JPH0771320B2 (en) 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30865587A JPH0771320B2 (en) 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system

Publications (2)

Publication Number Publication Date
JPH01151390A JPH01151390A (en) 1989-06-14
JPH0771320B2 true JPH0771320B2 (en) 1995-07-31

Family

ID=17983689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30865587A Expired - Lifetime JPH0771320B2 (en) 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system

Country Status (1)

Country Link
JP (1) JPH0771320B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4925328B2 (en) * 2007-09-28 2012-04-25 パナソニック株式会社 Information device

Also Published As

Publication number Publication date
JPH01151390A (en) 1989-06-14

Similar Documents

Publication Publication Date Title
JP2666533B2 (en) Switch module
JPH06303192A (en) Optical network and fault recovery system therefor
CA2302257C (en) Communication device for the transmission of information signals
EP0386369B1 (en) Apparatus for testing and sparing linecard equipment in a telecommunications exchange
JPH0771320B2 (en) Redundant configuration of digital automatic switching system
JP3139424B2 (en) TST 3-stage switch control system
JP2595804B2 (en) Exchange equipment
JP3481061B2 (en) Signal transmission equipment
JP2697395B2 (en) Transmission line switching device
JP3013190B2 (en) Cross connect device
JPH0666763B2 (en) Digital network switching system
JP2570197B2 (en) Signal switching device
JP3465212B2 (en) Distributed time division channel system
JP2006074371A (en) Failure restoration method, redundant configuration method, and packet processor
JPS60169298A (en) Network constitution
JPH06311227A (en) Switching device for n+1 redundant configuration
JP2608733B2 (en) Switching network
JPH04258026A (en) Active/standby line matrix changeover system
JP2000261871A (en) Communication unit
JPS63285036A (en) Data input/output system in digital communication equipment
JPS58202630A (en) Transmitting system
JPH04351046A (en) Line bypass control system
JPH0683495B2 (en) Line setting device
JP2001044958A (en) Transmission device
JPS60182832A (en) Supervisory system of multiplex separating device