JPH04258026A - Active/standby line matrix changeover system - Google Patents

Active/standby line matrix changeover system

Info

Publication number
JPH04258026A
JPH04258026A JP1968991A JP1968991A JPH04258026A JP H04258026 A JPH04258026 A JP H04258026A JP 1968991 A JP1968991 A JP 1968991A JP 1968991 A JP1968991 A JP 1968991A JP H04258026 A JPH04258026 A JP H04258026A
Authority
JP
Japan
Prior art keywords
line
control signal
working
data
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1968991A
Other languages
Japanese (ja)
Inventor
Osamu Arasawa
修 荒澤
Mitsuhiro Yamada
山田 三浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1968991A priority Critical patent/JPH04258026A/en
Publication of JPH04258026A publication Critical patent/JPH04258026A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the gate delay time and the quantity of the hardware with respect to the active/standby line matrix changeover system for a receiver side of the digital multiplex radio system. CONSTITUTION:The system is provided with a logic conversion means 10 converting a control signal controlling a standby line into a control signal controlling an active line and selection means 21-2n selecting one of plural standby lines #1-#n and outputting a signal by the designation of the logic conversion means 10. Then the control signal controlling a standby line sent from a sender side is converted into the control signal controlling an active line by the logic conversion means 10 and the control signal controls the selection means 21-2n to select one of data for the plural standby lines 1-n and to output the data as an active line data thereby switching a matrix line.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はディジタル多重無線シス
テムの受信側の現用/予備回線マトリクス切替方式に関
する。ディジタル多重無線システムにおいては、一般的
にn本の現用回線に対してm本の予備回線を準備してお
き、現用回線に障害が発生したときには予備回線に切替
え通信を継続している。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a working/protection line matrix switching system on the receiving side of a digital multiplex radio system. In a digital multiplex radio system, m protection lines are generally prepared for n working lines, and when a failure occurs in the working line, communication is continued by switching to the protection line.

【0002】この現用回線と予備回線の切替においては
、現用回線と予備回線は1対1の対応ではなく、n本の
現用回線がm本の予備回線に任意に接続できるようにマ
トリクス切替えを行っている。
[0002] In this switching between working lines and protection lines, the working lines and protection lines do not have a one-to-one correspondence, but matrix switching is performed so that n working lines can be arbitrarily connected to m protection lines. ing.

【0003】図4はディジタル多重無線の回線切替を説
明する図である。図は現用回線、予備回線ともに3本の
例であり、3本の現用回線01、02、03に対して、
3本の予備回線01A、02A、03Aがあり、正常時
には送信側の#1、#2、#3は送信側のマトリクス2
をそのまま通過して、受信側の#1、#2、#3に出力
される。
FIG. 4 is a diagram illustrating line switching in digital multiplex radio. The figure shows an example of three working lines and three protection lines, and for the three working lines 01, 02, and 03,
There are three protection lines 01A, 02A, and 03A, and during normal operation, transmitting side #1, #2, and #3 are transmitting side matrix 2.
The signals pass through as is and are output to #1, #2, and #3 on the receiving side.

【0004】回線障害が発生したときには、送信側のマ
トリクス2で予備回線01A、02A、03Aの中の1
つを任意に選択して接続し、受信側ではマトリクス1に
よりその回線に対応するマトリクスの交点を閉じ、受信
側のスイッチ31〜33の何れかにに出力する。
[0004] When a line failure occurs, one of the protection lines 01A, 02A, and 03A is
One is arbitrarily selected and connected, and on the receiving side, the intersection of the matrices corresponding to that line is closed using matrix 1, and the output is output to any of the switches 31 to 33 on the receiving side.

【0005】例えば、現用回線02が障害となり、予備
回線01Aを使用して通信を行う場合は、マトリクス1
、マトリクス2の☆印の交点が閉じる。かかる現用回線
と予備回線の切替えにおいて、予備回線を使用した場合
でも、主データ系の遅延をできるだけ少なくすることの
できるマトリクス切替方式が要求されている。
For example, if the working line 02 becomes faulty and communication is performed using the protection line 01A, matrix 1
, the intersection of the ☆ marks in matrix 2 is closed. In such switching between the working line and the protection line, there is a need for a matrix switching system that can minimize delays in the main data system even when the protection line is used.

【0006】[0006]

【従来の技術】図5は従来例を説明する図である。図中
の12は制御回路、21a〜21c、22a〜22c、
23a〜23cはセレクタ、21d〜23dは論理和回
路(以下OR回路と称する)を示す。
2. Description of the Related Art FIG. 5 is a diagram illustrating a conventional example. 12 in the figure is a control circuit, 21a to 21c, 22a to 22c,
23a to 23c are selectors, and 21d to 23d are logical sum circuits (hereinafter referred to as OR circuits).

【0007】上述の構成において、送信側から送られて
くる制御信号は「予備#〇〇を現用#〇〇に接続せよ」
という形式になっており、制御回路12はその制御信号
に対応するセレクタを閉じる。
[0007] In the above configuration, the control signal sent from the transmitting side is ``Connect backup #〇〇 to working #〇〇.
The control circuit 12 closes the selector corresponding to the control signal.

【0008】例えば、「予備#1データを現用#2デー
タに接続せよ」という制御の場合、図のセレクタ21b
がオンとなり、他のセレクタは全てオフとなり、セレク
タ21bを通過した、予備#1データはOR回路22d
をとおって現用#2データとして出力される。
For example, in the case of control such as "Connect backup #1 data to current #2 data", the selector 21b in the figure
is turned on, all other selectors are turned off, and the preliminary #1 data that has passed through the selector 21b is sent to the OR circuit 22d.
The data is output as current #2 data.

【0009】[0009]

【発明が解決しようとする課題】上述の従来例では、指
定の予備回線のデータを指定の現用回線のデータに接続
するために、セレクタ1段とOR回路1段を通過するこ
とが必要であり、データ速度が早い場合、ゲート遅延に
よりエラーが発生することがある。また、予備データ毎
に、接続する現用データを選択するためのセレクタの必
要数は「予備回線数×現用回線数」であり、ハードウエ
ア量が多くなる。
[Problems to be Solved by the Invention] In the above-mentioned conventional example, in order to connect data on a designated protection line to data on a designated working line, it is necessary to pass through one stage of selector and one stage of OR circuit. ,When the data rate is high, errors may occur due to ,gate delays. Furthermore, the required number of selectors for selecting the current data to be connected for each backup data is "number of backup lines x number of current lines", which increases the amount of hardware.

【0010】本発明はゲート遅延時間が小さく、且つハ
ードウエア量の少ない現用/予備回線マトリクス切替方
式を実現しようとする。
The present invention attempts to realize a working/protection line matrix switching system with a small gate delay time and a small amount of hardware.

【0011】[0011]

【課題を解決するための手段】図1は本発明の原理を説
明するブロック図である。図中の10は予備回線を制御
する制御信号を、現用回線を制御する制御信号に変換す
る論理変換手段であり、21〜2nは論理変換手段10
の指定により、入力する複数の予備回線#1〜#nから
その1つを選択して出力する選択手段であり、送信側か
ら送られてくる予備回線を制御する制御信号を、受信側
の論理変換手段10で現用回線を制御する制御信号に変
換して、該信号により選択手段21〜2nを制御して、
複数の予備回線1〜nデータからその1つを選択して現
用回線データとして出力してマトリクス回線切替を行う
ことによりゲート遅延が小さく、ハードウエア量の小さ
い構成でマトリクス切替を行うことが可能となる。
Means for Solving the Problems FIG. 1 is a block diagram illustrating the principle of the present invention. 10 in the figure is a logic conversion means for converting a control signal for controlling the protection line into a control signal for controlling the working line, and 21 to 2n are logic conversion means 10.
It is a selection means that selects and outputs one of the plurality of input protection lines #1 to #n according to the specification of The conversion means 10 converts it into a control signal for controlling the working line, and the selection means 21 to 2n are controlled by the signal,
By selecting one of the multiple backup lines 1 to n data and outputting it as working line data to perform matrix line switching, gate delay is small and matrix switching can be performed with a configuration that requires a small amount of hardware. Become.

【0012】0012

【作用】送信側から受信側へ送られてくる制御信号は「
予備#〇〇を現用#〇〇に接続せよ」という形式になっ
ている。この制御信号を論理変換手段10に入力して、
「現用#〇〇に予備#〇〇を接続せよ」という制御信号
に変換する。
[Operation] The control signal sent from the transmitting side to the receiving side is
Connect backup #〇〇 to working #〇〇.'' This control signal is input to the logic conversion means 10,
Convert it into a control signal that says "Connect standby #〇〇 to current #〇〇."

【0013】この制御信号を選択手段21〜2nに入力
して、選択手段21〜2nは並列に入力されている予備
#1〜nデータの中から1つを選択して接続することに
より、選択手段21〜2nの1段でマトリクス切替えを
行うことが可能となる。
This control signal is input to the selection means 21 to 2n, and the selection means 21 to 2n select and connect one of the spare #1 to n data input in parallel, thereby making a selection. It becomes possible to perform matrix switching in one stage of means 21 to 2n.

【0014】[0014]

【実施例】図2は本発明の実施例を説明する図である。 本実施例は現用回線、予備回線ともに3本の例であり、
論理変換手段10としてリードオンリメモリ(以下RO
Mと称する)11、選択手段21〜2nとして、1/3
セレクタ21A〜23Aから構成した例である。
Embodiment FIG. 2 is a diagram illustrating an embodiment of the present invention. In this example, there are three working lines and three protection lines.
A read-only memory (hereinafter referred to as RO) is used as the logic conversion means 10.
M) 11, selection means 21 to 2n, 1/3
This is an example composed of selectors 21A to 23A.

【0015】図3は本発明の実施例のROMの動作を説
明する図である。(A)は「予備#〇〇を現用#〇〇に
接続せよ」という形式になっている制御信号をROM1
1により「現用#〇〇に予備#〇〇を接続せよ」という
制御信号に変換し、1/3セレクタ21A〜23Aに入
力する動作を示す。
FIG. 3 is a diagram illustrating the operation of the ROM according to the embodiment of the present invention. (A) is a control signal in the format of "Connect standby #〇〇 to working #〇〇".
1 indicates the operation of converting the control signal to "Connect standby #〇〇 to current #〇〇" and inputting it to the ⅓ selectors 21A to 23A.

【0016】(B)はROM11へ書き込む制御信号規
定であり、予備回線を現用回線に接続するとき、(0、
1)は現用#1へ、(1、0)は現用#2へ、(1、1
)は現用#3への接続を指示し、(0、0)は制御を行
わないことを示す。
(B) is the control signal regulation to be written to the ROM 11, and when connecting the protection line to the working line, (0,
1) to current #1, (1, 0) to current #2, (1, 1
) indicates connection to current #3, and (0, 0) indicates no control.

【0017】(例1)は予備データ#1を現用#2デー
タに接続する例であり、制御信号は予備#1のみに(1
、0)と指定され、予備#2、予備#3は無制御の(0
、0)が入力される。ROM11ではこれを現用回線対
応の1/3セレクタ21A〜23A(図中は#1セレク
タ〜#3セレクタと示す)を制御する信号、「1/3セ
レクタ22Aは予備#1を接続し、1/3セレクタ21
A、23Aは制御を行わない。」と読み替えて出力し、
1/3セレクタ22Aはこの制御信号にしたがって、予
備#1のデータを選択して出力する。
(Example 1) is an example in which the backup data #1 is connected to the current data #2, and the control signal is sent only to the backup #1 (1).
, 0), and reserve #2 and reserve #3 are specified as uncontrolled (0
, 0) are input. In the ROM 11, this is a signal that controls the 1/3 selectors 21A to 23A (indicated as #1 selector to #3 selector in the figure) corresponding to the working line. 3 selector 21
A and 23A do not perform control. ” and output it,
The 1/3 selector 22A selects and outputs the spare #1 data according to this control signal.

【0018】(例2)は予備データ#2を現用#3デー
タに接続する例であり、制御信号は予備#2のみに(1
、1)と指定され入力される。ROM11ではこれを「
1/3セレクタ23Aは予備#2を接続する」と読み替
えて出力し、1/3セレクタ22Aは予備#3のデータ
を選択して出力する。
(Example 2) is an example in which the backup data #2 is connected to the current data #3, and the control signal is sent only to the backup #2 (1
, 1) is specified and input. In ROM11, this is “
The 1/3 selector 23A selects and outputs the data of the spare #3, and the 1/3 selector 22A selects and outputs the data of the spare #3.

【0019】[0019]

【発明の効果】本発明によれば、送信側から送られてく
る「予備#〇〇を現用#〇〇に接続せよ」という形式に
なっている制御信号を論理変換手段により「現用#〇〇
に予備#〇〇を接続せよ」という形式に読み替え制御を
行うことにより、マトリクス切替をセレクタ1段で行う
ことが可能となり、ゲート遅延を半減できるとともに、
ハードウエア量を少なくすることが可能な現用/予備回
線マトリクス切替方式を実現することができる。
[Effects of the Invention] According to the present invention, a control signal sent from the transmitting side in the form of "Connect standby #〇〇 to working #〇〇" is converted to "working #〇〇" by logic conversion means. By performing reading control in the format of "Connect spare #〇〇 to
A working/protection line matrix switching system that can reduce the amount of hardware can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】  本発明の原理を説明するブロック図[Figure 1] Block diagram explaining the principle of the present invention

【図2
】  本発明の実施例を説明する図
[Figure 2
] Diagram explaining an embodiment of the present invention

【図3】  本発明
の実施例のROMの動作を説明する図
[Fig. 3] Diagram explaining the operation of the ROM according to the embodiment of the present invention

【図4】  ディ
ジタル多重無線の回線切替えを説明する図
[Figure 4] Diagram explaining line switching of digital multiplex radio

【図5】  従来例を説明する図[Figure 5] Diagram explaining the conventional example

【符号の説明】[Explanation of symbols]

10  論理変換手段 11  ROM                  
    12  制御回路21〜2n  選択手段  
            21A〜23A  1/3セ
レクタ 21a〜21c、22a〜22c、23a〜23c  
セレクタ 21d〜23d  OR回路 01、02、03  現用回線        01A
、02A、03A  予備回線 1、2  マトリクス               
 31〜33  スイッチ
10 Logic conversion means 11 ROM
12 Control circuit 21 to 2n selection means
21A-23A 1/3 selector 21a-21c, 22a-22c, 23a-23c
Selector 21d to 23d OR circuit 01, 02, 03 Working line 01A
, 02A, 03A Protection line 1, 2 matrix
31-33 switch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  ディジタル多重無線システムの受信側
の現用/予備回線マトリクス切替方式であって、予備回
線を制御する制御信号を、現用回線を制御する制御信号
に変換する論理変換手段(10)と、前記論理変換手段
(10)の指定により、入力する複数の予備回線(#1
〜#n)からその1つを選択して出力する選択手段(2
1〜2n)とを備え、送信側から送られてくる予備回線
を制御する制御信号を、受信側の前記論理変換手段(1
0)で現用回線を制御する制御信号に変換して、該信号
により前記選択手段(21〜2n)を制御して、複数の
予備回線(1〜n)データからその1つを選択して現用
回線データとして出力することによりマトリクス回線切
替を行うことを特徴とする現用/予備回線マトリクス切
替方式。
1. A working/protection line matrix switching system on the receiving side of a digital multiplex radio system, comprising: logic conversion means (10) for converting a control signal for controlling a protection line into a control signal for controlling a working line; , a plurality of input protection lines (#1
-#n) selection means (2) for selecting and outputting one of them;
1 to 2n), and converts the control signal for controlling the protection line sent from the transmitting side to the logic converting means (1 to 2n) on the receiving side.
0) is converted into a control signal for controlling the working line, and the selection means (21 to 2n) is controlled by the signal to select one of the plurality of protection line data (1 to n) and select it for the working line. A working/protection line matrix switching method characterized by performing matrix line switching by outputting line data.
JP1968991A 1991-02-13 1991-02-13 Active/standby line matrix changeover system Pending JPH04258026A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1968991A JPH04258026A (en) 1991-02-13 1991-02-13 Active/standby line matrix changeover system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1968991A JPH04258026A (en) 1991-02-13 1991-02-13 Active/standby line matrix changeover system

Publications (1)

Publication Number Publication Date
JPH04258026A true JPH04258026A (en) 1992-09-14

Family

ID=12006215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1968991A Pending JPH04258026A (en) 1991-02-13 1991-02-13 Active/standby line matrix changeover system

Country Status (1)

Country Link
JP (1) JPH04258026A (en)

Similar Documents

Publication Publication Date Title
US4569043A (en) Arrangement for interfacing the space stage to the time stages of a T-S-T digital switching system
US5631902A (en) Digital cross-connect system
US6178165B1 (en) Communication system
AU651693B2 (en) Space/time switching element for switching network
US4412322A (en) Time division switching system
US4028495A (en) Time division communication system adapted to structural expansion
JPH04258026A (en) Active/standby line matrix changeover system
US4524442A (en) Modularly expandable space stage for a T-S-T digital switching system
US6208641B1 (en) Switch with one-bit resolution
US4509168A (en) Digital remote switching unit
US5710767A (en) Automatic data bypass of a removed/failed CDMA channel unit
US4524441A (en) Modular space stage arrangement for a T-S-T digital switching system
JP3481061B2 (en) Signal transmission equipment
JP2697395B2 (en) Transmission line switching device
JP2650834B2 (en) Control method of time division time switch
JPS6324597B2 (en)
US6212180B1 (en) Reconfiguring a multiplexer
JPH1032888A (en) Time division multiplex system for digital exchanger
US4514842A (en) T-S-T-S-T Digital switching network
JP4121699B2 (en) General-purpose switch and replacement method
JP2577484B2 (en) Signal path switching method in the device
JP2695229B2 (en) Line switching method for synchronous terminal equipment
JP2521957B2 (en) Transmission system
US4520478A (en) Space stage arrangement for a T-S-T digital switching system
KR100380234B1 (en) Apparatus for controlling cross connection in communication system