JPH01151390A - Channel for digital automatic exchange by redundant structure - Google Patents

Channel for digital automatic exchange by redundant structure

Info

Publication number
JPH01151390A
JPH01151390A JP30865587A JP30865587A JPH01151390A JP H01151390 A JPH01151390 A JP H01151390A JP 30865587 A JP30865587 A JP 30865587A JP 30865587 A JP30865587 A JP 30865587A JP H01151390 A JPH01151390 A JP H01151390A
Authority
JP
Japan
Prior art keywords
interface
interface processing
interface circuit
units
communication path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30865587A
Other languages
Japanese (ja)
Other versions
JPH0771320B2 (en
Inventor
Masaharu Okayasu
岡安 正晴
Jinko Saito
斉藤 仁孝
Masaharu Kawaguchi
川口 正晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP30865587A priority Critical patent/JPH0771320B2/en
Publication of JPH01151390A publication Critical patent/JPH01151390A/en
Publication of JPH0771320B2 publication Critical patent/JPH0771320B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Interface Circuits In Exchanges (AREA)

Abstract

PURPOSE:To obtain the channel of a redundant structure avoided without lowering reliability by connecting selectively two or above interface processing parts out of an (n+k) number of interface processing parts concerning each of an (n) number of interface circuit parts. CONSTITUTION:The title device is equipped with the (n+k) number of interface processing parts and a common switch circuit part having at least the (n) number of connecting terminals corresponding to the (n) number of interface circuit parts. The (n) number of interface circuit parts are connected to the connecting terminals of the common switch part through the (n) number of interface processing parts. When trouble occurs in one of these interface processing parts, a connection switching means connects the interface circuit part to the connecting terminal through the interface processing part which is not out of order. Thus, the high reliability is satisfied and at the same time, the channel of the digital automatic exchange able to adopt the economical redundant structure can be obtained.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は冗長構成によるデジタル自動交換機の通話路に
関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a communication path of a digital automatic switching system with a redundant configuration.

(従来の技術) 第2図は従来のデジタル交換器の通話路の構成図である
。第2図において、インタフェース回路部1.1 、・
・・、1.5.5 、・・・、5゜1  2     
n   L   2はそれぞれ信号レベルの変換、信号
の復調及び同期化等を行なう。インタフェース処理部2
、。、2 .2 .2  、・・・、2  2  4 
 4 .11   20   21       nO
’   nlゝ  10ゝ  114.4 、・・・、
4 4 は多重/分離及び時20  21     n
Oゝ n1 間変換等を行なう。共通スイッチ回路部3゜、31は入
力端のインタフェース処理部210〜2□1と出力側の
インタフェース処理部410〜4nlとを相互に接続す
るものである。
(Prior Art) FIG. 2 is a block diagram of a communication path of a conventional digital exchange. In FIG. 2, the interface circuit section 1.1, .
..., 1.5.5 , ..., 5゜1 2
n L 2 performs signal level conversion, signal demodulation, synchronization, etc., respectively. Interface processing unit 2
,. , 2. 2. 2 ,..., 2 2 4
4. 11 20 21 nO
' nlゝ 10ゝ 114.4 ,...
4 4 is multiplexing/demultiplexing and time 20 21 n
Conversion between Oゝn1, etc. is performed. The common switch circuit units 3° and 31 connect the input end interface processing units 210 to 2□1 and the output side interface processing units 410 to 4nl.

[発明が解決しようとする問題点] ところで、上記構成の従来のデジタル交換器の通話路は
、信頼性を保つために、入力側のインクフェース回路部
1、〜1n及び出力側のインタフェース回路部5、〜5
oと間に設けられたインクnl     10 フェース処理部2〜2.4〜4nl及び共通スイッチ回
路部3.3□が完全に二重化構成に口 なっていた。
[Problems to be Solved by the Invention] By the way, in order to maintain reliability, the communication path of the conventional digital exchange with the above configuration has two ink face circuit sections 1, to 1n on the input side and an interface circuit section on the output side. 5, ~5
The ink nl 10 face processing portions 2 to 2.4 to 4nl and the common switch circuit portion 3.3□ provided between the ink nl 10 and the common switch circuit portion 3.3 were completely adapted to the duplex configuration.

従って、デジタル交換器の通話路の信頼性は十分に確保
される。しかし、それに要するハードウェアが大きくな
るので、装置が大規模になり、高価になるという問題が
あった。
Therefore, the reliability of the communication path of the digital exchange is sufficiently ensured. However, since the required hardware becomes large, there is a problem that the device becomes large-scale and expensive.

本発明は上記問題点を解決するためになされたもので、
信頼性を低下させることなく、大規模化を避は得る冗長
構成によるデジタル交換器の通話路を提供することを目
的とする。
The present invention has been made to solve the above problems,
The purpose of the present invention is to provide a communication path for a digital exchange with a redundant configuration that avoids increasing the scale without reducing reliability.

(問題点を解決するための手段) 本発明に係る冗長構成によるデジタル交換器の通話路は
、第1の発明として、n個のインターフェイス回路部と
、n+k個のインターフェイス処理部と、n個のインタ
ーフェイス回路部に対応する少なくともn個の接続端子
を有する共通スイッチ回路部と、n個のインターフェイ
ス回路部のそれぞれについて、少なくとも2個以上のイ
ンターフェイス処理部を選択的に接続する接続切替手段
とを備えている。
(Means for Solving the Problems) As a first invention, a communication path of a digital exchange with a redundant configuration according to the present invention includes n interface circuit units, n+k interface processing units, and n interface processing units. A common switch circuit section having at least n connection terminals corresponding to the interface circuit sections, and connection switching means for selectively connecting at least two or more interface processing sections for each of the n interface circuit sections. ing.

又、第2の発明として、n個のインターフェイス回路部
と、n+k個のインターフェイス処理部と、n個のイン
ターフェイス回路部に対応する少なくともn個の接続端
子を有する共通スイッチ回路部と、n個のインターフェ
イス回路部のそれぞれについて、少なくとも2個以上の
インターフェイス処理部を選択的に接続する接続切替手
段と、インターフェイス処理部と前記接続端子との間に
設けられ、接続切替手段による接続に対応して、インタ
ーフェイス回路部をこのインターフェイス回路部に対応
する接続端子に接続する端子選択手段とを備えている。
Further, as a second invention, a common switch circuit section having n interface circuit sections, n+k interface processing sections, at least n connection terminals corresponding to the n interface circuit sections, For each of the interface circuit units, a connection switching means for selectively connecting at least two or more interface processing units, and a connection switching unit provided between the interface processing unit and the connection terminal, corresponding to the connection by the connection switching unit, and terminal selection means for connecting the interface circuit section to the connection terminal corresponding to the interface circuit section.

(作 用) 第1の発明においては、n個のインターフェイス回路部
がn個のインターフェイス処理部を介して共通スイッチ
回路部の接続端子に接続されている。この場合、インタ
ーフェイス処理部のいずれかに故障が生じると、接続切
替手段が故障していないインターフェイス処理部を介し
てインターフェイス回路部を接続端子に接続する。
(Function) In the first invention, the n interface circuit units are connected to the connection terminal of the common switch circuit unit via the n interface processing units. In this case, if a failure occurs in any of the interface processing units, the connection switching means connects the interface circuit unit to the connection terminal via the interface processing unit that is not in failure.

又、第2の発明においては第1の発明と同様にn個のイ
ンターフェイス回路部がn個のインターフェイス処理部
を介して共通スイッチ回路部の接続端子に接続されてい
る。この場合、インターフェイス処理部のいずれかに故
障が生じると、接続切替手段が故障していないインター
フェイス処理部を選択するとともに、端子選択手段が接
続切替手段の選択したインターフェイス処理部を介して
、インターフェイス回路部を対応する接続端子に接続す
る。
Further, in the second invention, as in the first invention, n interface circuit units are connected to the connection terminal of the common switch circuit unit via n interface processing units. In this case, if a failure occurs in any of the interface processing units, the connection switching means selects the interface processing unit that is not faulty, and the terminal selection means selects the interface processing unit from which the interface processing unit is connected via the interface processing unit selected by the connection switching means. to the corresponding connection terminal.

(実施例) 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明の一実施例に係る冗長構成によるデジタ
ル自動交換機の通話路のブロック図である。インタフェ
ース回路部1.1 、・・・、1.1  2     
n 5.5 、・・・、5 はレベル変換、信号の変復1 
 2     n 調及び同期化を行なう。インタフェース回路部1〜1.
51〜5oに接続されているインクn フェース処理部2.2 、・・・、2.2(。+1)、
1     2         n ゛゛ゝ2(n+k)   1  2     nS4 
 S4 、−.4 〜4(n+1) ’・・・、4(。
FIG. 1 is a block diagram of a communication path of a digital automatic switching system with a redundant configuration according to an embodiment of the present invention. Interface circuit section 1.1 ,..., 1.1 2
n 5.5 ,..., 5 is level conversion, signal modification 1
2 n Perform tuning and synchronization. Interface circuit section 1-1.
Ink n face processing unit 2.2 connected to 51 to 5o,..., 2.2(.+1),
1 2 n ゛゛ゝ2(n+k) 1 2 nS4
S4, -. 4 to 4(n+1)'..., 4(.

や、)は音声情報又はデータ情報の多重化・多重分離化
及び時間変換等を行なう。さらに、インタフェース処理
部21〜2(。+k)” 1 〜4(。+k)に接続さ
れている共通スイッチ回路部3は空間スイッチ群を構成
し、入力側のインタフェース処理部2□〜2(n+k)
と出力側インタフェース処理部4〜4   とを相互に
接続する。共1   (n+k) 通スイッチ回路部3は複数の入力端子11%12、・・
・、l  −、1(nil) 、”’、l(n+k)及
び複数の出力端子o1、o2、・・・、on” (n+
1)、・・・ 、0(。+k)ををしている。これらの
入力端子i■〜i(。ヤ、)及び出力端子01〜o(n
+1)のうち、入力端子11〜io及び出力端子01〜
o0は、インタフェース処理部21〜2□及び41〜4
nに故障が生じていないときに、インタフェース回路部
1□〜1n及び5□〜5nに接続されているものである
) performs multiplexing/demultiplexing, time conversion, etc. of audio information or data information. Further, the common switch circuit unit 3 connected to the interface processing units 21 to 2(.+k)” 1 to 4(.+k) constitutes a space switch group, and the input side interface processing units 2□ to 2(n+k) )
and the output side interface processing units 4 to 4 are mutually connected. Common 1 (n+k) The switch circuit section 3 has multiple input terminals 11% 12,...
・, l −, 1 (nil) , "', l (n+k) and a plurality of output terminals o1, o2, ..., on" (n+
1),...,0(.+k). These input terminals i■~i(.ya,) and output terminals 01~o(n
+1), input terminals 11 to io and output terminals 01 to
o0 is the interface processing unit 21-2□ and 41-4
These are connected to the interface circuit units 1□ to 1n and 5□ to 5n when no failure occurs in the interface circuits 1□ to 1n.

なお、共通スイッチ回路部3は多重化されているものと
する。
Note that the common switch circuit section 3 is assumed to be multiplexed.

上記構成の冗長構成によるデジタル交換器の通話路は、
入力側及び出力側ともにn個のインタフェース回路部1
〜1 及び5、〜5oに対して、i      n それぞれn+k個のインタフェース処理部21〜2(。
The communication path of the digital exchange with the above redundant configuration is as follows:
n interface circuit sections 1 on both the input side and the output side
1, 5, and 5o, each of n+k interface processing units 21 to 2(.

や、)及び4〜4(n+k)を設け、共通制御部(図示
せず)の制御によって、インタフェース回路部1〜1 
及び51〜5nとインタフェースn 処理部2〜2   及び4〜4   との接1   (
n+k)    1   (n+k)続を変更するもの
である。
) and 4 to 4(n+k) are provided, and the interface circuit units 1 to 1 are controlled by a common control unit (not shown).
and connections 1 between 51 to 5n and interface n to processing units 2 to 2 and 4 to 4 (
n+k) 1 (n+k) changes the continuation.

インタフェース回路部1〜1.51〜5nn はkの値に応じて、それぞれ複数のインターフェイス処
理部2〜2(n+k)   1   (n+k)との1
     .4〜4 接続が可能である。例えば、Kを1とすると、インタフ
ェース回路部1〜1.51〜5nはそn れぞれ2個のインタフェース処理部21〜(n+k) 
  l   (n+k)と接続可能である。即2   
   、4 〜4 ち、インタフェース回路部11はインターフェイス処理
部2 及び2□と接続が可能であり、インターフェイス
回路部12はインターフェイス処理部2 及び23と接
続が可能である。
The interface circuit units 1 to 1.51 to 5nn are connected to a plurality of interface processing units 2 to 2 (n+k) 1 (n+k) according to the value of k, respectively.
.. 4-4 Connection is possible. For example, if K is 1, then the interface circuit units 1 to 1.51 to 5n are two interface processing units 21 to (n+k), respectively.
It is possible to connect with l (n+k). Immediately 2
, 4 to 4 The interface circuit section 11 can be connected to the interface processing sections 2 and 2□, and the interface circuit section 12 can be connected to the interface processing sections 2 and 23.

なお、入力側のインターフェイス回路部11〜1 と出
力側のインターフェイス回路部5□ 〜5 とはリンク
の仕方が逆になっている。
Note that the interface circuit sections 11-1 on the input side and the interface circuit sections 5□-5 on the output side are linked in opposite ways.

第1図に示した冗長構成によるデジタル交換器の通話路
の見掛上の信頼性は、各インタフェース処理部2□〜2
(n+k)、  1   (n+k)個々 の4〜4 故障率をλとすると(注、故障率ζ1o=X  F I
 T数)、 。。kCk。■λに+1 で評価できる。ただし、  Cは異なるn+kn+k 
 k+1 個のインタフェース処理部からに+1個のインタフェー
ス処理部をとった組み合わせ数である。
The apparent reliability of the communication path of the digital exchange with the redundant configuration shown in FIG.
(n+k), 1 (n+k) individual 4 to 4 If the failure rate is λ (note, failure rate ζ1o=X F I
T number), . . kCk. ■It can be evaluated with +1 to λ. However, C is different n+kn+k
This is the number of combinations of +1 interface processing units out of k+1 interface processing units.

これに対して、第2図に示した従来のデジタル交換機の
通話路の信頼性はインターフェイス回路部1、〜1□を
個々に制御するとき(以下、第1の切替制御という)は
nλ2であり、−括して切り替えるとき(以下、第2の
切替制御という)は(nλ)2になる。通常、n>1、
nλく1であるので、 nλ2く(nλ)2 となる。kが1の場合、第1図に示した冗長構成による
デジタル交換器の通話路の信頼性、第1の切替制御によ
る従来のデジタル交換器の通話路の信頼性及び第2の切
替制御による従来のデジタル交換器の通話路の信頼性は
それぞれ、 。。IC2λ2 ゜λ2 (nλ)2 と評価される。このため、nが1.2.3、・・・とい
うように増えるのに従って、各通話路の信頼性はそれぞ
れ、 λ2.3λ 、6λ2、・・・ λ2.2λ 、3λ2、・・・ λ2.4λ 、9λ2、・・・ になる。第1図に示した冗長構成によるデジタル交換器
の通話路の信頼性はnが1のときは従来の通話路の信頼
性と変わらないが、nが2以上のときは、第1の切替制
御による従来のデジタル交換器の通話路の信頼性と第2
の切替制御による従来のデジタル交換器の通話路の信頼
性との間にある。
On the other hand, the reliability of the communication path of the conventional digital exchange shown in Fig. 2 is nλ2 when the interface circuits 1, 1□ are individually controlled (hereinafter referred to as first switching control). , - When switching all at once (hereinafter referred to as second switching control), the value is (nλ)2. Usually n>1,
Since nλ times 1, it becomes nλ2 times (nλ)2. When k is 1, the reliability of the communication path of the digital exchange by the redundant configuration shown in FIG. 1, the reliability of the communication path of the conventional digital exchange by the first switching control, and the reliability of the communication path of the conventional digital exchange by the second switching control The reliability of each digital switch's call path is . . It is evaluated as IC2λ2 ゜λ2 (nλ)2. Therefore, as n increases to 1.2.3, etc., the reliability of each communication path becomes λ2.3λ, 6λ2,... λ2.2λ, 3λ2,... λ2. 4λ, 9λ2,... The reliability of the communication path of the digital exchange with the redundant configuration shown in Fig. 1 is the same as that of the conventional communication path when n is 1, but when n is 2 or more, the reliability of the communication path of the digital exchange with the redundant configuration shown in Fig. 1 is the same as that of the conventional communication path. The reliability of the communication path of conventional digital exchanges and the
The reliability of the communication path of a conventional digital switch due to the switching control of

即ち、 n λ   く      Cλ      <   
(n  λ ) 22に+1 n+k  k+1 が成立する。
That is, n λ × C λ <
+1 n+k k+1 holds true for (n λ ) 22.

このように、第1図に示した冗長構成によるデジタル交
換器の通話路の信頼性は、nの大きさによっては従来の
デジタル交換器の通話路の信頼性より悪くなる場合があ
る。しかし、インターフェイス処理部2〜2(n+k)
   l   (n+k)の数1     .4〜4 を従来のデジタル交換器の通話路より少なくすることが
でき、小形化及びコストダウンを図ることができる。
As described above, the reliability of the communication path of the digital exchange with the redundant configuration shown in FIG. 1 may be worse than the reliability of the communication path of the conventional digital exchange depending on the size of n. However, interface processing units 2 to 2 (n+k)
l (n+k) number 1. 4 to 4 communication paths can be reduced compared to conventional digital exchanges, and miniaturization and cost reduction can be achieved.

又、k≧2のときは、 であれば。Also, when k≧2, If.

k+1 n+kck+lλ  く。λ2く(nλ)2が成立する
。従って、第1図に示した冗長構成によるデジタル交換
器の通話路はインターフェイス処理部2〜2  .4〜
4 1   (n+k)   1   (n+k) ′)成
力ゞ少なくなるとともに、従来の通話路よりも信頼性が
良くなる。
k+1 n+kck+lλ λ2×(nλ)2 holds true. Therefore, the communication path of the digital exchange with the redundant configuration shown in FIG. 4~
4 1 (n+k) 1 (n+k)') The communication path has less power and is more reliable than the conventional communication path.

次に、第1図に示した冗長構成によるデジタル交換器の
通話路の基本的な動作について説明する。
Next, the basic operation of the communication path of the digital exchange with the redundant configuration shown in FIG. 1 will be explained.

いま、各インターフェイス回路部1.12、・・・、1
n15.5 、・・・、5 が各インターフエイ1  
   2         n 入処理部2.2 、・・・、2.4.42、・・・、1
     2         n      14 
にそれぞれ接続されているものとする。
Now, each interface circuit section 1.12,...,1
n15.5,...,5 are each interface 1
2 n input processing unit 2.2 ,..., 2.4.42,..., 1
2 n 14
It is assumed that they are connected to each other.

ここで、h番目(1≦h≦n)のインターフェイス処理
部2hに障害が発生すると、そのインターフェイス処理
部2hを排除する。通常入力側のインターフェイス処理
部2hと出力側のインターフェイス処理部5hとは、一
体に構成されているので、入力側又は出力側のいずれに
障害が発生しても、両方とも排除することにしている。
Here, if a failure occurs in the h-th (1≦h≦n) interface processing unit 2h, that interface processing unit 2h is removed. Normally, the input side interface processing section 2h and the output side interface processing section 5h are configured as one unit, so even if a failure occurs on either the input side or the output side, both are eliminated. .

インターフェイス処理部2hの排除はインターフェイス
処理部2.2(h+1)、・・・、2 にそれぞれ接続
されているh番目以降の入力側のインターフェイス回路
部1h” (h+1)、・・・、1  を口 h+1番目以降のインターフェイス処理部2(h+1)
、2(h+2) ’・・・、2 (nil)にそれぞれ
接続を切り替えることにより行なう。出力側のインター
フェイス回路部5.5   、・・・、5 も同様にし
て、h   (h+l)     n インターフェイス処理部4.4 (h+1)   (h+2)ゝ°°°ゝ4(nil)に
それぞれ接続を切り替える。
Elimination of the interface processing unit 2h involves removing the interface circuit units 1h” (h+1), . . . , 1 on the input side after the hth input connected to the interface processing units 2.2 (h+1), . . . Interface processing unit 2 (h+1) after the h+1st interface
, 2(h+2)'..., 2 (nil). Similarly, the interface circuit sections 5.5, ..., 5 on the output side are connected to the h (h+l) n interface processing sections 4.4 (h+1) (h+2)ゝ°°°ゝ4 (nil), respectively. Switch.

この接続切り替えによって、入力側の通話路と出力側の
通話路との関係を、障害が発生する前と変わらない状態
に保持できることになる。
This connection switching allows the relationship between the input side communication path and the output side communication path to be maintained in the same state as before the failure occurred.

ただし、同時に切り替えたときは通話路の構成によって
は通信の連続性が保たれないことがある。
However, when switching at the same time, communication continuity may not be maintained depending on the configuration of the communication path.

例えば、インタフェース処理部が時間スイッチを含んで
いる場合等である。この場合、通話路はT−5−T構成
(時間スイッチ−空間スイッチ−時間スイッチ構成)に
なり、入力側のデータと出力側のデータとの位相差は、
0〜2フレームに分散している。これを吸収するにはi
番目のインクフェース回路部1.を、i番目及びtit
番目のインタフェース処理部2.及び2   に二重に
接s    (i+1) 続し、順次切り替えることで対処できる。
For example, the interface processing section may include a time switch. In this case, the communication path has a T-5-T configuration (time switch-space switch-time switch configuration), and the phase difference between the data on the input side and the data on the output side is
It is distributed over 0 to 2 frames. To absorb this i
th ink face circuit section 1. , i-th and tit
th interface processing unit 2. This can be handled by doubly connecting s (i+1) to s (i+1) and 2 and switching them sequentially.

次に、第3図は上述した接続切替をさらに詳しく説明す
る遷移図である。なお、各インターフェイス処理部2.
2.2.2.4.4、 4.4 は入力側と出力側とが一体に構成されており、
入力側又は出力側のいずれに故障が生じでも、両方とも
排除するものとする。
Next, FIG. 3 is a transition diagram illustrating the above-mentioned connection switching in more detail. Note that each interface processing unit 2.
2.2.2.4.4, 4.4 has an input side and an output side integrated,
If a failure occurs on either the input side or the output side, both shall be eliminated.

(a)各インターフェイス回路部1 1 .1ゝ  2 13.5.5 及び53がインターフェイス処理部2.
2.2.40.4゜及び43にそれぞれ接続されている
ときに、インターフェイス処理部2゜に障害が発生した
とする。そのときのインターフェイス処理部22及び4
゜の接続状態は第3図(a)に示すようになっている。
(a) Each interface circuit section 1 1 . 1.2 13.5.5 and 53 are interface processing units 2.
Assume that a failure occurs in the interface processing unit 2° while the interface processing unit 2° is connected to the interface processing unit 2.2.40.4° and 43, respectively. Interface processing units 22 and 4 at that time
The connection state of ゜ is as shown in Fig. 3(a).

即ち、インターフェイス処理部22は共通スイッチ回路
部3を介してインターフェイス処理部4.4 及び43
に順次接続される。又、インターフェイス処理部42は
共通スイッチ回路部3を介してインターフェイス処理部
2.2゜及び23に順次接続される。
That is, the interface processing section 22 connects the interface processing sections 4.4 and 43 via the common switch circuit section 3.
are connected sequentially. Further, the interface processing section 42 is sequentially connected to the interface processing sections 2.2.degree. and 23 via the common switch circuit section 3.

(b)このとき、最初に接続の切り替えを要するインタ
ーフェイス処理部23及び43の接続状態は第3図(b
)に示すようになっている。即ち、インターフェイス処
理部23は共通スイッチ回路部3を介してインターフェ
イス処理部4.4 及び43に順次接続される。又、イ
ンターフェイス処理部43は共通スイッチ回路部3を介
してインターフェイス処理部2.2 及び23が順次接
続される。
(b) At this time, the connection state of the interface processing units 23 and 43 that requires connection switching first is shown in FIG.
) as shown. That is, the interface processing section 23 is sequentially connected to the interface processing sections 4.4 and 43 via the common switch circuit section 3. Further, the interface processing section 43 is sequentially connected to the interface processing sections 2.2 and 23 via the common switch circuit section 3.

(C)まず、インターフェイス回路部13をインターフ
ェイス処理部23及び24に並列に接続する(第3図(
c)参照)。
(C) First, connect the interface circuit section 13 to the interface processing sections 23 and 24 in parallel (see Fig. 3 (
c).

(d)1フレ一ム時間以上経過した後、インターフェイ
ス処理部23をインターフェイス処理部24に切り替え
る。即ち、インターフェイス処理部24を共通スイッチ
回路部3を介してインターフェイス処理部4.4 及び
44に順次接続する。又、インターフェイス処理部44
は共通スイッチ回路部3を介してインターフェイス処理
部2□、2゜を二重に接続する(第3図(d)に−点鎖
線で示す)。
(d) After one frame time or more has elapsed, the interface processing section 23 is switched to the interface processing section 24. That is, the interface processing section 24 is sequentially connected to the interface processing sections 4.4 and 44 via the common switch circuit section 3. Also, the interface processing section 44
The interface processing units 2□ and 2° are doubly connected via the common switch circuit unit 3 (indicated by a dashed line in FIG. 3(d)).

(e)さらに、1フレ一ム時間以上経過した後、インタ
ーフェイス回路部13とインターフェイス処理部23と
を切り離すとともに、インターフェイス処理部4 とイ
ンターフェイス回路部53とを接続する。さらに、イン
ターフェイス処理部4 とインターフェイス回路部53
とを切り離す(第3図(e)参照)。
(e) Furthermore, after one frame time or more has elapsed, the interface circuit section 13 and the interface processing section 23 are separated, and the interface processing section 4 and the interface circuit section 53 are connected. Furthermore, the interface processing section 4 and the interface circuit section 53
(See Figure 3(e)).

(r)インターフェイス回路部2.2.42、41につ
いて順に(b)〜(e)を行ないインターフェイス処理
部2 及び4□を切り離す(第3図(f)参照)。この
場合、インターフェイス処理部をシフトする方向はどち
らでもよく、双方向にシフトすれば接続の切替が速くな
る。
(r) Perform steps (b) to (e) sequentially for the interface circuit sections 2.2.42 and 41 to separate the interface processing sections 2 and 4□ (see FIG. 3(f)). In this case, the interface processing unit may be shifted in either direction; shifting in both directions will speed up the connection switching.

なお、第3図では入力側と出力側のインターフェイス処
理部を一体としであるが、別々にしてもよい。その場合
の接続の切り替えも同じ方法でできる。
In FIG. 3, the input side and output side interface processing sections are integrated, but they may be separate. In that case, the connection can be switched in the same way.

次に、第4図は本発明の他の実施例に係る冗長構成によ
るデジタル自動交換機の通話路のブロック図である。な
お、第4図において、第1図と同様の機能を果たす部分
については同一の符号を付し、その説明は省略する。
Next, FIG. 4 is a block diagram of a communication path of a digital automatic switching system with a redundant configuration according to another embodiment of the present invention. In FIG. 4, parts that perform the same functions as those in FIG. 1 are denoted by the same reference numerals, and the explanation thereof will be omitted.

共通スイッチ回路部3゜は入力側の各インターフェイス
処理部2〜2   に対応するn+1個1   (n+
1) の入力端子’l”2     (n+1)及び出力側の
各インターフェイス処理部4〜4   に対1   (
nil) 応するn+1個の出力端子o1、o2、・・・、0(。
The common switch circuit section 3゜ has n+1 pieces 1 (n+
1) to the input terminal 'l''2 (n+1) and each interface processing unit 4 to 4 on the output side.
nil) corresponding n+1 output terminals o1, o2, ..., 0(.

+1)を有している。インターフェイス処理部1   
(nil)   l   (n+1)、 ”故障力5な
5゛状2 〜2     、4 〜4 態においては、各インターフェイス回路部11〜1 及
び5、〜5nは共通スイッチ回路部3゜の対応する入力
端子11〜in及び出力端子01〜0 に接続されてい
る。即ち、インターフェイス回路部1 と入力端子i 
、インターフェイス回踏部1 と入力端子11・・・、
インターフェイス回路部5 と出力端子0 とが接続さ
れている。
+1). Interface processing unit 1
(nil) l (n+1), "In the 5° states 2 to 2, 4 to 4, where the failure force is 5, each interface circuit section 11 to 1 and 5, to 5n is connected to the corresponding input of the common switch circuit section 3. It is connected to the terminals 11-in and the output terminals 01-0. That is, the interface circuit section 1 and the input terminal i
, interface circuit section 1 and input terminal 11...,
Interface circuit section 5 and output terminal 0 are connected.

n                 nところが、イ
ンターフェイス処理部21〜(nil)   l   
(nil)のいずれかに故障が生2      、4 
〜4 じて、接続を切り替えると、共通スイッチ回路部3oの
対応する入力端子及び出力端子に接続されなくなるイン
ターフェイス回路部が生じることになる。例えば、イン
ターフェイス処理部22に故障が生じると、インターフ
ェイス回路部12はインターフェイス処理部23を介し
て入力端子i3に、インターフェイス回路部13はイン
ターフェイス処理部2 を介して入力端子i4にそれぞ
れ接続されることになる。なお、出力側も同様である。
n n However, the interface processing unit 21 ~ (nil) l
A failure occurs in either (nil) 2 or 4
~4 Thus, when the connection is switched, there will be an interface circuit section that is no longer connected to the corresponding input terminal and output terminal of the common switch circuit section 3o. For example, if a failure occurs in the interface processing section 22, the interface circuit section 12 is connected to the input terminal i3 via the interface processing section 23, and the interface circuit section 13 is connected to the input terminal i4 via the interface processing section 2. become. Note that the same applies to the output side.

このため、インターフェイス回路部が対応する入力端子
及び出力端子に接続されていない旨を、共通スイッチ回
路部3゜に認識させる必要が生じ、制御が面倒になる。
Therefore, it becomes necessary for the common switch circuit section 3° to recognize that the interface circuit section is not connected to the corresponding input terminal and output terminal, which makes control difficult.

そこで、本実施例ではインターフェイス回路部1〜1.
51〜5oとインターフェイス処理I      n 部2〜2.4□〜4nとの接続を切り替えてn も、インターフェイス回路部1、〜1nと対応する入力
端子11〜I n及びインターフェイス回路部5〜5 
と対応する出力端子01〜Onとのn 接続状態が保てるようにする。
Therefore, in this embodiment, the interface circuit sections 1 to 1.
51 to 5o and the interface processing units 2 to 2.4□ to 4n are switched, and the input terminals 11 to In corresponding to the interface circuit units 1 and 1n and the interface circuit units 5 to 5 are switched.
and the corresponding output terminals 01 to On so that the n connection state can be maintained.

そのため、本実施例では入力側及び出力側に複数のセレ
クタ6.6 、・・・、6.7.7□、1 2    
n  1 ・・・、7 を設ける。セレクタ6、〜6n及び7□〜
7 はインターフェイス回路部1、〜1n及び5〜5 
とインターフェイス処理部2□〜2nn 及び4□〜4oとの接続切替に対応して、インタフェー
ス回路部1〜1 及び5□〜5nを対応i      
n する入力端子i  −i  及び出力端子01〜O1l
      n に接続するように切り替えられる。例えば、インターフ
ェイス回路部12とインターフェイス処理部2 及びイ
ンターフェイス処理部43とインタ−フェイス回路部5
□とを接続したときは、インターフェイス処理部2 と
入力端子12及び出力端子0 とインターフェイス処理
部43とをそれぞれ接続する。
Therefore, in this embodiment, a plurality of selectors 6.6, ..., 6.7.7□, 12 are provided on the input side and the output side.
n 1 ..., 7 are provided. Selector 6, ~6n and 7□~
7 is the interface circuit section 1, ~1n and 5~5
In response to connection switching between the interface processing units 2□~2nn and 4□~4o, interface circuit units 1~1 and 5□~5n
Input terminal i −i and output terminal 01 to O1l
n. For example, the interface circuit section 12 and the interface processing section 2, and the interface processing section 43 and the interface circuit section 5.
When □ is connected, the interface processing section 2 is connected to the input terminal 12, and the output terminal 0 is connected to the interface processing section 43, respectively.

このように、セレクタ6〜6.71〜7nl     
 n を設けることにより、共通スイッチ部3゜の切り替えが
不要となり、制御が容易になる。
In this way, selector 6-6.71-7nl
By providing n, switching of the common switch section 3° becomes unnecessary, and control becomes easier.

なお、セレクタ8.8 、・・・、8 は0系の1  
2     n 共通スイッチ部3 と1系の共通スイッチ部31とを切
り替えるものモある。
In addition, selectors 8.8, ..., 8 are 1 of 0 series.
There is also a device that switches between the 2 n common switch section 3 and the 1-system common switch section 31 .

次に、第5図は本発明の他の実施例に係る冗長構成によ
るデジタル自動交換機の通話路のブロック図である。な
お、第5図において、第1図及び第4図と同様の機能を
果たす部分については同一の符号を付し、その説明は省
略する。
Next, FIG. 5 is a block diagram of a communication path of a digital automatic switching system with a redundant configuration according to another embodiment of the present invention. In FIG. 5, parts that perform the same functions as those in FIGS. 1 and 4 are designated by the same reference numerals, and their explanations will be omitted.

本実施例では1対1に対応しているインターフェイス回
路部1〜1.5□〜5nとインターn フェイス処理部2〜2.41〜4nのうちいn ずれのインターフェイス処理部に故障が生じても、イン
ターフェイス処理部2(nil)   (nヤ1)に接
、 4 続切替するようにしたものである。本実施例によれば、
故障が生じたインターフェイス処理部のみの接続を切り
替えるだけで良いので、故障に対して速やかに対応でき
る。
In this embodiment, a failure occurs in one of the interface circuit units 1 to 1.5□ to 5n and interface processing units 2 to 2.41 to 4n, which have a one-to-one correspondence. 4 is also connected to the interface processing unit 2 (nil) (nya 1) for connection switching. According to this embodiment,
Since it is only necessary to switch the connection of only the interface processing unit in which the failure has occurred, it is possible to promptly respond to the failure.

なお、kを大きくとったときは、全部のインターフェイ
ス回路部1〜1.51〜5oに対しI      n て、共通にに個のインターフェイス処理部(nil) 
  (n+k)   (n+1)   (n+k)を設
9す2  〜2  .4  〜4 でもよいが、全体を9個のブロックに分割して、各ブロ
ックにm個のインターフェイス処理部を設けるようにし
てもよい。即ち、II −に/mとなる。
Note that when k is set to a large value, I n is commonly used for all interface circuit units 1 to 1.51 to 5o.
(n+k) (n+1) (n+k) 2 ~ 2 . 4 to 4 may be sufficient, but the whole may be divided into nine blocks, and each block may be provided with m interface processing units. That is, it becomes II-/m.

この場合は、n/11個からなる一つのブロックに、m
個の予備のインターフェイス処理部を持たせたものを9
個組み合せたことになる。
In this case, one block consisting of n/11 pieces has m
9 units with 9 spare interface processing units.
It's a combination of pieces.

又、本実施例では第4図に示した実施例と同様にセレク
タ6〜6.71〜7nを設けているn が、これらのセレクタ6〜6.71〜7nはl    
  n なくてもよい。
Further, in this embodiment, selectors 6 to 6.71 to 7n are provided as in the embodiment shown in FIG. 4, but these selectors 6 to 6.71 to 7n are
n It is not necessary.

(発明の効果) 以上説明したように第1の発明においては、n個のイン
ターフェイス回路部が対応するn個のインターフェイス
処理部を介して共通スイッチ回路部の接続端子に接続さ
れており、インターフェイス処理部のいずれかに故障が
生じると、接続切替手段が故障していないインターフェ
イス処理部を介して、インターフェイス回路部を接続端
子に接続するので、高い信頼性を満たすと同時に経済的
な冗長構成が取れ得る冗長構成によるデジタル自動交換
機の通話路が得られるという効果を奏する。
(Effects of the Invention) As explained above, in the first invention, the n interface circuit units are connected to the connection terminal of the common switch circuit unit via the corresponding n interface processing units, and the interface processing unit If a failure occurs in one of the parts, the connection switching means connects the interface circuit part to the connection terminal via the interface processing part that is not malfunctioning, thus achieving high reliability and an economical redundant configuration. This has the effect of providing a communication path for a digital automatic switching system with a redundant configuration.

又、第2の発明においては第1の発明と同様にn個のイ
ンターフェイス回路部がn個のインターフェイス処理部
を介して共通スイッチ回路部の接続端子に接続されてお
り、インターフェイス処理部のいずれかに故障が生じる
と、接続切替手段が故障していないインターフェイス処
理部を選択するとともに、端子選択手段が接続切替手段
の選択したインターフェイス処理部を介して、インター
フェイス回路部を対応する接続端子に接続するので、高
信頼性及び経済的な冗長構成が取れ、さらに共通スイッ
チ部のバスの切り替えが不要となり、制御が容易な冗長
構成によるデジタル自動交換機の通話路が得られるとい
う効果を奏する。
Further, in the second invention, similarly to the first invention, the n interface circuit sections are connected to the connection terminal of the common switch circuit section via the n interface processing sections, and any one of the interface processing sections When a failure occurs in the connection switching means, the connection switching means selects the interface processing section that is not malfunctioning, and the terminal selection means connects the interface circuit section to the corresponding connection terminal via the interface processing section selected by the connection switching means. Therefore, a highly reliable and economical redundant configuration can be achieved, and there is no need to switch the buses of the common switch section, and a digital automatic switching system communication path with a redundant configuration that is easy to control can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係る冗長構成によるデジタ
ル自動交換機の通話路のブロック図、第2図は従来のデ
ジタル自動交換機の通話路のブロック図、第3図(a)
〜(f’)は本発明の一実施例に係る冗長構成によるデ
ジタル自動交換機の通話路の切り替えを説明する遷移図
、第4図及び第5図はそれぞれ本発明の一実施例に係る
冗長構成によるデジタル自動交換機の通話路のブロック
図である。 1 .1.−・・、1.5.5 、・・・、5n12 
     n12 はインターフェイス回路部、 2 )251HS252(n+1)Cハ1  2   
  n つ        、   4    S  4   
 s  =’ S  4   )  4 (n+1) 
 ’  … 1’−(n+k)   l   2   
  n4(。+k)はインターフェイス処理部、3.3
.3□は共通スイッチ回路部、 6 .6  、・・・、6 .7 .7  、・・・7
 .1    2        n     l  
   2      n8.8 、・・・、8 はセレ
クタ 1  2     n 11 % 12〜”” in ” (n+1) ”ハi
 (n+k)は入力端子、 01ゝ02ゝ゛°°S0口ゝ0(n+1)%”’%0(
。+k)は出力端子である
FIG. 1 is a block diagram of a communication path of a digital automatic switching system with a redundant configuration according to an embodiment of the present invention, FIG. 2 is a block diagram of a communication path of a conventional digital automatic switching system, and FIG. 3(a)
~(f') is a transition diagram illustrating the switching of call paths in a digital automatic exchange using a redundant configuration according to an embodiment of the present invention, and FIGS. 4 and 5 are respectively redundant configurations according to an embodiment of the present invention. FIG. 2 is a block diagram of a communication path of a digital automatic switching system according to the invention. 1. 1. -..., 1.5.5,..., 5n12
n12 is the interface circuit section, 2)251HS252(n+1)Cha1 2
n two, 4 S 4
s =' S 4 ) 4 (n+1)
'...1'-(n+k) l 2
n4(.+k) is the interface processing unit, 3.3
.. 3□ is the common switch circuit section, 6. 6,...,6. 7. 7,...7
.. 1 2 n l
2 n8.8 ,..., 8 is selector 1 2 n 11 % 12 ~ "" in " (n+1) "high i
(n+k) is the input terminal, 01ゝ02ゝ゛°°S0口ゝ0(n+1)%"'%0(
. +k) is the output terminal

Claims (2)

【特許請求の範囲】[Claims] (1)n(nは正整数)個のインターフェイス回路部と
、 n+k(kは正整数)個のインターフェイス処理部と、 前記n個のインターフェイス回路部に対応する少なくと
もn個の接続端子を有する共通スイッチ回路部と、 前記n個のインターフェイス回路部のそれぞれについて
、前記n+k個のインターフェイス処理部のうち、少な
くとも2個以上のインターフェイス処理部を選択的に接
続する接続切替手段と、を備えたことを特徴とする冗長
構成によるデジタル自動交換機の通話路。
(1) A common device having n (n is a positive integer) interface circuit units, n+k (k is a positive integer) interface processing units, and at least n connection terminals corresponding to the n interface circuit units. and a connection switching means for selectively connecting at least two or more interface processing units among the n+k interface processing units for each of the n interface circuit units. A digital automatic switching system communication path with a characteristic redundant configuration.
(2)n(nは正整数)個のインターフェイス回路部と
、 n+k(kは正整数)個のインターフェイス処理部と、 前記n個のインターフェイス回路部に対応する少なくと
もn個の接続端子を有する共通スイッチ回路部と、 前記n個のインターフェイス回路部のそれぞれについて
、前記n+k個のインターフェイス処理部のうち、少な
くとも2個以上のインターフェイス処理部を選択的に接
続する接続切替手段と、前記インターフェイス処理部と
前記接続端子との間に設けられ、前記切替手段による接
続に対応して、前記インターフェイス回路部を該インタ
ーフェイス回路部に対応する接続端子に接続する端子選
択手段と、 を備えたことを特徴とする冗長構成によるデジタル自動
交換機の通話路。
(2) A common device having n (n is a positive integer) interface circuit units, n+k (k is a positive integer) interface processing units, and at least n connection terminals corresponding to the n interface circuit units. a switch circuit section; a connection switching means for selectively connecting at least two or more interface processing sections among the n+k interface processing sections for each of the n interface circuit sections; Terminal selecting means is provided between the connecting terminal and connecting the interface circuit section to the connecting terminal corresponding to the interface circuit section in response to the connection by the switching means. Digital automatic switchboard communication path with redundant configuration.
JP30865587A 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system Expired - Lifetime JPH0771320B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30865587A JPH0771320B2 (en) 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30865587A JPH0771320B2 (en) 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system

Publications (2)

Publication Number Publication Date
JPH01151390A true JPH01151390A (en) 1989-06-14
JPH0771320B2 JPH0771320B2 (en) 1995-07-31

Family

ID=17983689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30865587A Expired - Lifetime JPH0771320B2 (en) 1987-12-08 1987-12-08 Redundant configuration of digital automatic switching system

Country Status (1)

Country Link
JP (1) JPH0771320B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088988A (en) * 2007-09-28 2009-04-23 Panasonic Electric Works Co Ltd Information device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088988A (en) * 2007-09-28 2009-04-23 Panasonic Electric Works Co Ltd Information device

Also Published As

Publication number Publication date
JPH0771320B2 (en) 1995-07-31

Similar Documents

Publication Publication Date Title
JP2928046B2 (en) Optical network and its fault recovery system
JP2666533B2 (en) Switch module
JPS6349959B2 (en)
JPH01151390A (en) Channel for digital automatic exchange by redundant structure
JP2595804B2 (en) Exchange equipment
JP3481061B2 (en) Signal transmission equipment
JP2697395B2 (en) Transmission line switching device
JP2577484B2 (en) Signal path switching method in the device
JP3138508B2 (en) Signal path switching method between transmission devices
JP3013190B2 (en) Cross connect device
JP3758820B2 (en) Selector and selection device
JP2513931B2 (en) Line switching method
JP2006074371A (en) Failure restoration method, redundant configuration method, and packet processor
JPH03245638A (en) Redundancy constitution system in arm exchange
JP2608733B2 (en) Switching network
JP2580979B2 (en) ATM switch
JPS59163922A (en) Changeover switch of n to two transmission line
JP2000261871A (en) Communication unit
JPH05103356A (en) Spatial switch circuit
US20020021663A1 (en) Method of operating a data transmission network
JPS61192151A (en) Digital exchange
JPH04258026A (en) Active/standby line matrix changeover system
JPH06225349A (en) Time-division switch circuit
JPH0258499A (en) Digital signal selecting circuit
JPS6257327A (en) Line setting circuit