JPH0683495B2 - Line setting device - Google Patents

Line setting device

Info

Publication number
JPH0683495B2
JPH0683495B2 JP3657886A JP3657886A JPH0683495B2 JP H0683495 B2 JPH0683495 B2 JP H0683495B2 JP 3657886 A JP3657886 A JP 3657886A JP 3657886 A JP3657886 A JP 3657886A JP H0683495 B2 JPH0683495 B2 JP H0683495B2
Authority
JP
Japan
Prior art keywords
switch
link
spare
circuit
working
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3657886A
Other languages
Japanese (ja)
Other versions
JPS62194793A (en
Inventor
幸春 吉岡
久雄 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3657886A priority Critical patent/JPH0683495B2/en
Publication of JPS62194793A publication Critical patent/JPS62194793A/en
Publication of JPH0683495B2 publication Critical patent/JPH0683495B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は回線の入替を行うものであつて、時間スイツ
チ(T)−空間スイツチ(S)−時間スイツチ(T)の
3段スイツチよりなる回線設定装置に関する。
[Detailed Description of the Invention] [Industrial field of application] This invention is for switching lines, and consists of a three-stage switch of time switch (T) -spatial switch (S) -time switch (T). Regarding the line setting device.

「従来の技術」 従来、同期多重変換装置等の回線設定装置はT−S−T
の3段スイツチで構成し、このスイツチで全信号が集中
処理されるため、このスイツチには高い信頼度が要求さ
れてきた。このためT,S,Tの各スイツチ及び各スイツチ
間のリンクはN系(正常時)とE系(異常時)との完全
2重化冗長構成をとつてきた。第4図は従来の2重化し
たT−S−T3段スイツチの基本ブロツク構成を、第5図
はリンク部を示す。複数の時間スイツチブロツクT1〜T
が用意され、その各ブロツクにおいて、例えばブロツ
クT1において、そのTスイツチ部1は複数のハイウエイ
インタフエース回路11が直並列変換多重化回路12に接続
され、複数のハイウエイが各チヤネルごとに並列に変換
されると共に多重化される。この並列多重化出力は現用
Tスイツチ(時間スイツチ)13Nと予備Tスイツチ13Eに
供給される。これら現用Tスイツチ13N及び予備Tスイ
ツチ13Eの各出力はリンク部2を通じてSスイツチ部
(空間スイツチ)3へ供給される。その他のブロツクT2
〜Tもその現用Tスイツチ及び予備Tスイツチの各出
力がリンク部2を通じてSスイツチ部3へ供給される。
"Prior Art" Conventionally, a line setting device such as a synchronous multiplex converter is T-S-T.
This switch is required to have high reliability because all the signals are intensively processed by this switch. For this reason, the switches of T, S, T and the links between the switches have adopted a complete duplex redundant configuration of the N system (when normal) and the E system (when abnormal). FIG. 4 shows a basic block structure of a conventional double-layered T-S-T three-stage switch, and FIG. 5 shows a link portion. Multiple time switch blocks T 1 to T
In each block, for example, in block T 1 , in the T switch section 1, a plurality of highway interface circuits 11 are connected to the serial-parallel conversion multiplexing circuit 12, and a plurality of highways are connected in parallel for each channel. Is converted into and multiplexed. This parallel multiplexed output is supplied to the working T switch (time switch) 13N and the spare T switch 13E. The outputs of the working T switch 13N and the spare T switch 13E are supplied to the S switch unit (spatial switch) 3 through the link unit 2. Other Block T 2
Through T M is also the output of the current T switch and preliminary T switch is supplied via a link section 2 to the S switch section 3.

リンク部2は現用Nと、予備Eとに2重化され、またS
スイツチ部3も現用Nと予備Eとに2重化されている。
このSスイツチ部3の出力は出力側のリンク部4を通じ
てブロツクT1〜TのTスイツチ部5にそれぞれ接続さ
れる。Tスイツチ部5内にはブロツクT′について示
すように、現用Tスイツチ14N、予備Tスイツチ14Eが設
けられ、これらに2重化されたリンク部4の現用Nと予
備Eとの各出力が供給される。現用Tスイツチ14Nと予
備Tスイツチ14EとはN/E切替回路15で切替え選択され、
その出力は並直列変換分離回路16で各通話路ごとに直列
信号に変換され、かつ多重分離されて複数のインタフエ
ース回路17を通じて複数のハイウエイの対応するものに
出力される。
The link unit 2 is duplicated into a working N and a backup E, and S
The switch unit 3 is also doubled into a working N and a spare E.
The output of the S switch unit 3 are respectively connected through a link portion 4 of the output side T switch unit 5 of the block T 1 through T M. As shown for block T '1 to T switch section 5, the working T switch 14N, pre T switch 14E is provided, the outputs of the working N and spare E of the duplex link portion 4 Supplied. The working T switch 14N and the spare T switch 14E are switched and selected by the N / E switching circuit 15,
The output is converted into a serial signal for each communication path by the parallel-serial conversion / separation circuit 16 and is demultiplexed and output to a plurality of corresponding highways through a plurality of interface circuits 17.

リンク部2は第5図に示すように時間スイツチブロツク
T1のTスイツチ部1に示すように現用Tスイツチ13Nは
ハイウエイにおける各チヤネルの並列とされたNビツト
はリンクJ11〜J1NのN個の現用T側リンク回路21へ並
列に供給され、これらリンクJ11〜J1Nの現用T側リン
ク回路21NはSスイツチ部3側のN個の空間スイツチブ
ロツクS1〜Sの現用Sスイツチ18Nの1ビツト目リン
クJ11の現用S側リンク回路22Nにリンク接続される。空
間スイツチブロツクS1のSスイツチ18NはM個の時間ス
イツチブロツクT1〜Tの各1ビツト目リンクJ11〜J
M1の現用T側リンク回路21NがリンクJ11〜JM1のM個の
現用S側リンク回路22Nにそれぞれリンク接続される。
空間スイツチブロツクS2には各M個の時間スイツチブロ
ツクT1〜Tの2ビツト目リンクJ12〜JM2の現用T側
リンク回路21Nがリンク接続される。以下同様な接続が
行われる。また各ブロツクT1〜Tの予備Tスイツチ13
とブロツクS1〜Sの予備Sスイツチ18Eとのリンク接
続も同様にTスイツチ13E側の予備T側リンク回路21Eと
Sスイツチ18E側の予備S側リンク回路22Eとの間で行わ
れる。
The link unit 2 is a time switch block as shown in FIG.
As shown in the T switch section 1 of T 1 , the working T switch 13N is an N bit which is parallel to each channel in the highway and is supplied in parallel to the N working T side link circuits 21 of the links J 11 to J 1N . these links J 11 through J 1N working T side link circuit 21N is active S side link circuit of one bit first link J 11 working S switch 18N of the N spatial Suitsuchiburotsuku S 1 to S N of the S switch portion 3 Linked to 22N. The space switch block S 1 has S switch 18N, which has M number of time switch blocks T 1 to T M , each 1st bit link J 11 to J.
M1 of the working T side link circuit 21N are respectively linked connected to the M active S side link circuit 22N link J 11 through J M1.
The space switch block S 2 is linked to the working T-side link circuit 21N of the second bit links J 12 to J M2 of M time switches T 1 to T M , respectively. The same connection is made thereafter. The pre-T switch 13 of each block T 1 through T M
Similarly, the link connection between the blocks S 1 to SN and the spare S-side link circuit 21E on the side of the T switch 13E and the spare S-side link circuit 22E on the side of the S switch 18E is also performed.

つまり従来においてはTスイツチを13Nと13Eとに2重化
し、かつSスイツチも18Nと18Eとに2重化し、これと対
応してリンク部2もリンク回路21N,22N及びその間のリ
ンク接続と、リンク回路21E,22E及びその間のリンク接
続とに2重化していた。またリンク部4においてもリン
ク部2と同様に2重化されていた。この2重構成をTス
イツチ部5内のN/E切替回路15でN系又はE系を選択す
る。
That is, in the conventional case, the T switch is doubled to 13N and 13E, and the S switch is also doubled to 18N and 18E. Correspondingly, the link unit 2 also links the link circuits 21N and 22N and the link connection between them. The link circuits 21E and 22E and the link connection between them are duplicated. Further, the link portion 4 is also duplicated like the link portion 2. With this dual configuration, the N system or E system is selected by the N / E switching circuit 15 in the T switch unit 5.

このようにすべてを2重化構成をとつているため高い信
頼度は得られるが、回線設定装置の規模は1重化の2倍
となり、装置化した場合には架数増、床占有面積の増大
により経済性に劣る。
High reliability can be obtained by adopting a duplex configuration in this way, but the scale of the line setting device is twice as large as that of a single configuration. Economic efficiency is poor due to increase.

近年のLSIの発展により、Tスイツチ、SスイツチはLSI
化により小形化が進み、回線設定装置の規模はTスイツ
チ、Sスイツチ間のリンク部2,4の規模に依存してい
る。リンク部2,4はTスイツチへの入ハイウエイ数の増
加に伴ない、その回路規模は急激に増大する。特にSス
イツチにはすべてのTスイツチとのリンクが集中するた
め、リンクの占める割合は大きくなる。従つて回線設定
装置の規模を小さくするためにはリンク部の規模の低減
が必須となる。
Due to the recent development of LSI, T switch and S switch are LSI
The size of the line setting device depends on the size of the link sections 2 and 4 between the T switch and the S switch. The circuit size of the link units 2 and 4 rapidly increases as the number of highways entering the T switch increases. In particular, the links with all the T switches are concentrated in the S switches, so that the ratio of the links is large. Therefore, in order to reduce the scale of the line setting device, it is essential to reduce the scale of the link section.

この発明の目的は2重化冗長構成による規模増大に対
し、Tスイツチ、Sスイツチ間のリンク部の回路規模の
低減を図つた回線設定装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a line setting device capable of reducing the circuit scale of the link section between the T switch and the S switch against the increase in scale due to the redundant redundancy configuration.

「問題点を解決するための手段」 この発明は2重化冗長構成を基本とした回線設定装置に
おいて、Tスイツチ、Sスイツチ間のリンク部の規模を
低減するため、リンク部のみは完全な2重化ではなく、
N+m予備冗長構成、つまり現用リンク数Nに対し、m
の予備リンクを設けTスイツチとN本の現用リンクとの
接続中の任意の1つ又は複数を、m本の予備リンクの1
つ又は複数との接続に切替接続できるようにされる。更
には各時間スイツチブロツクごとにN個の現用T側リン
ク回路とm個の予備T側リンク回路とを切替接続する切
替回路と、各SスイツチブロツクごとにN個の現用S側
リンク回路と、m個の予備S側リンク回路とを切替接続
する切替回路と、M×N個の予備T側リンク回路とM×
N個の予備S側リンク回路とを互に任意接続可能とする
予備リンク接続用スイツチとを設ける。このようにして
現用N本に対し、予備m本のリンク部で現用と予備リン
クの無瞬断切替を可能にする。従来の技術とはT−Sス
イツチ間のリンクをN+m予備冗長構成とし現用リンク
と予備リンクの切替を無瞬断で自動的に行うため複数の
予備リンク間の任意の接続を可能とする予備リンク接続
用スイツチとその制御回路を設けた点が異なる。
"Means for Solving the Problems" In the present invention, in the line setting device based on the dual redundant configuration, only the link part is completely connected in order to reduce the scale of the link part between the T switch and the S switch. Not heavy
N + m spare redundant configuration, that is, m for the number N of working links
Of the m backup links, any one or more of the T switches and the N working links connected to each other are provided.
One or more connections can be switched and connected. Further, a switching circuit for switching and connecting N working T side link circuits and m spare T side link circuits for each time switch block, and N working S side link circuits for each S switch block, A switching circuit for switching and connecting m spare S-side link circuits, M × N spare T-side link circuits, and M × N
A spare link connecting switch that allows arbitrary connection between the N spare S side link circuits is provided. In this way, it is possible to switch the active and standby links without interruption with respect to the active N links with the standby m links. With the conventional technique, the link between the T and S switches has an N + m spare redundancy configuration, and the switching between the working link and the spare link is automatically performed without any interruption, so that a spare link that allows arbitrary connection between a plurality of spare links is possible. The difference is that a connection switch and its control circuit are provided.

「実施例」 第1図はこの発明の実施例を示し、第4図と対応する部
分には同一符号を付けてあり、また予備数m=1の場合
である。Tスイツチ部1においてこの発明では現用Tス
イツチ13Nと予備Tスイツチ13EとがN/E切替回路19で切
替えられてN+m予備構成リンク部6に接続される。S
スイツチ部3とTスイツチ部5との間もN+m予備構成
リンク部7で接続される。収容回線数の増大に伴ない複
数個のブロツク(T1〜T)でTスイツチ部を構成す
る。Sスイツチ部3はビツト対応のスイツチングをす
る。従つて8ビツト多重された信号の場合にはSスイツ
チ部3は8つの基本ブロツクS1〜S8から構成される。す
なわちN=8である。
[Embodiment] FIG. 1 shows an embodiment of the present invention, in which parts corresponding to those in FIG. 4 are designated by the same reference numerals, and the spare number m = 1. In the present invention, in the T switch unit 1, the working T switch 13N and the spare T switch 13E are switched by the N / E switching circuit 19 and connected to the N + m spare configuration link unit 6. S
The switch unit 3 and the T switch unit 5 are also connected by the N + m preliminary configuration link unit 7. As the number of accommodated lines increases, a plurality of blocks (T 1 to T M ) form the T switch unit. The S switch unit 3 performs bit-compatible switching. S switch section 3 in the case of the sub connexion 8 bit multiplexed signal consists of eight basic blocks S 1 to S 8. That is, N = 8.

リンク部6の構成例を第2図に示す。従来と同様に時間
スイツチブロツクT1〜Tの各ブロツクごとにN個の現
用T側リンク回路21Nが設けられ、空間スイツチブロツ
クS1〜Sの各ブロツクごとにM個の現用S側リンク回
路22Nが設けられ、これらN×M個の現用T側リンク回
路21Nと、M×N個の現用S側リンク回路22Nとのリンク
接続は第5図の従来と同様である。
A configuration example of the link unit 6 is shown in FIG. As in the conventional case, N active T-side link circuits 21N are provided for each of the time switch blocks T 1 to T M , and M active S-side links are provided for each of the spatial switch blocks S 1 to SN. A circuit 22N is provided, and the link connection between these N × M active T-side link circuits 21N and the M × N active S-side link circuits 22N is the same as in the prior art of FIG.

この実施例では各N個の現用T側リンク回路21Nと時間
スイツチブロツクT1〜Tとの接続は、それぞれN/E切
替回路19の出力側と行われる。また各時間スイツチブロ
ツクT1〜Tごとに1つの予備T側リンク回路21Eが設
けられ、現用/予備切替回路23によりN個の現用T側リ
ンク回路21Nの任意の1つの入力側を選択的に予備T側
リンク回路21Eの入力側に切替接続することができる。
その切替制御は制御回路24により行われる。
In this embodiment the connection between the N pieces of working T side link circuit 21N and time Suitsuchiburotsuku T 1 through T M is respectively performed to the output of the N / E switching circuit 19. The one spare T side link circuit 21E is provided for each time Suitsuchiburotsuku T 1 through T M, selectively any one of the input side of the N working T side link circuit 21N by working / protection switchover circuit 23 Further, it can be switched and connected to the input side of the spare T side link circuit 21E.
The switching control is performed by the control circuit 24.

一方、各空間スイツチブロツクS1〜Sごとに1つの予
備S側リンク回路22Eが設けられ、N個の現用S側リン
ク回路22Nと対応してそれぞれN個の現用/予備切替回
路26が設けられ、そのN個の現用/予備切替回路26の出
力側は現用Sスイツチ18Nと予備Sスイツチ18Eとに並列
接続される。N個の現用/予備切替回路26はそれぞれ対
応する現用S側リンク回路22Nの出力と1つの予備S側
リンク回路22Eの出力とを切替えて出力することができ
る。その切替の制御は制御回路27により行われる。
Meanwhile, one spare S side link circuit 22E for each space Suitsuchiburotsuku S 1 to S N are provided, the N working / protection switchover circuit 26 in correspondence with the N active S-side link circuit 22N is provided The output side of the N working / spare switching circuits 26 is connected in parallel to the working S switch 18N and the spare S switch 18E. Each of the N working / spare switching circuits 26 can switch between the output of the corresponding working S-side link circuit 22N and the output of one spare S-side link circuit 22E to output. The switching circuit is controlled by the control circuit 27.

更にM個の時間スイツチブロツクT1〜Tの各予備T側
リンク回路21Eと、N個の空間スイツチブロツクS1〜S
の各予備S側リンク回路22Eとは予備リンク接続用ス
イツチ28により互に任意のものを接続することができ
る。その接続制御は制御回路29により行われる。Sスイ
ツチ部3とTスイツチ部5と間のN+m予備リンク部7
も第2図と同様に構成される。
Furthermore, each of the spare T-side link circuits 21E of M time switch blocks T 1 to T M , and N space switch blocks S 1 to S.
Any spare S side link circuit 22E of M can be connected to each other by a spare link connecting switch 28. The connection control is performed by the control circuit 29. N + m spare link unit 7 between the S switch unit 3 and the T switch unit 5
Is also configured in the same manner as in FIG.

予備リンク接続用スイツチ28はリンクをN+m予備冗長
構成とし、各Tスイツチ、Sスイツチ間の任意のリンク
の現用と予備との無瞬断切替を可能とする。
The spare link connection switch 28 has a N + m spare redundancy configuration for the links, and enables non-instantaneous disconnection switching between an active link and a spare link between each T switch and S switch.

各Tスイツチ部のリンクJ11〜J1Nはビツト対応にSス
イツチ部の各ブロツクS1〜Sに分配される。従つて予
備リンク例えばJR1,JS1を固定的に1対1に接続するこ
とができない。例えばブロツクT1の2ビツト目のリンク
J12が障害となつた場合、予備リンクJR1はブロツクS2
の予備リンクJS2に接続する必要がある。従つて現用リ
ンクと予備リンクの切替は、Tスイツチ、Sスイツチの
ブロツクT(i=1〜M),S(j=1〜N)ごとに
リンクの障害情報をもとに制御信号を制御回路24,27へ
送出して現用/予備の切替を行い、かつ制御信号を制御
回路29にも送信し、予備リンク間のスイツチングをする
ことによりなされる。
Link J 11 through J 1N each T switch unit is distributed to each block S 1 to S N of the S switch portion bits corresponding. Therefore, the backup links, for example, J R1 and J S1 cannot be fixedly connected one-to-one. For example, the second bit link of block T 1
If J 12 fails, the backup link J R1 is blocked S 2
Need to be connected to the spare link J S2 . Therefore, the switching between the working link and the protection link is performed by the control signal based on the fault information of the link for each block T i (i = 1 to M) and S j (j = 1 to N) of the T switch and the S switch. This is done by sending the signals to the control circuits 24 and 27 to switch the working / standby and also sending a control signal to the control circuit 29 to switch between the spare links.

本実施例による効果を第3図に示す。2重化構成とN+
m予備構成とのN=8,m=1の時のT−Sスイツチ間の
リンク規模比較を示し、線31は2重化構成、線32はN+
m予備構成の場合であり、N=8,m=1のN+m予備構
成は2重化構成よりリンク規模を約40%の低減ができ
る。このような構成になつているため回線設定回路の規
模は2重化の時に較べてほぼ半減し、経済性が向上す
る。
The effect of this embodiment is shown in FIG. Duplex configuration and N +
A link scale comparison between the TS switches when N = 8 and m = 1 with the m preliminary configuration is shown. Line 31 is a duplex configuration and line 32 is N +.
In the case of the m-preliminary configuration, the N + m preliminary configuration in which N = 8 and m = 1 can reduce the link scale by about 40% compared with the duplex configuration. With such a configuration, the scale of the line setting circuit is almost halved as compared with the case of duplication, and the economical efficiency is improved.

「発明の効果」 以上説明したようにこの発明によればTスイツチ及びS
スイツチ間のリンクをN+m予備冗長構成とし予備リン
ク接続用スイツチ28を設けることにより、リンクのN+
m予備冗長構成をとることが可能となり、T−S−Tの
3段スイツチ構成による回線設定装置の規模の大幅な低
減が図れる利点がある。
"Effect of the Invention" As described above, according to the present invention, the T switch and the S switch are provided.
The link between the switches is configured as N + m spare redundant configuration, and the switch 28 for connecting the spare link is provided, so that the link N +
m It is possible to take a redundant configuration, and there is an advantage that the scale of the line setting device can be greatly reduced by the three-stage switch configuration of T-S-T.

この発明の応用分野として、通信装置である同期端局装
置の回線設定装置をはじめデイジタル交換機の通話路回
路に適用すれば、装置の小規模化及び設置床面積の低減
が図れ、チヤネル当りの経済化に寄与する。
As an application field of the present invention, if it is applied to a communication path circuit of a digital exchange including a line setting device of a synchronous terminal device which is a communication device, the device can be downsized and the installation floor area can be reduced, and the economy per channel. Contribute to

【図面の簡単な説明】[Brief description of drawings]

第1図はリンクをN+m予備冗長構成としたこの発明の
実施例を示す図、第2図はそのリンク部の構成例を示す
図、第3図はこの実施例の効果を示すためのリンク数と
回路規模の関係を示す図、第4図はTスイツチ、Sスイ
ツチ、リンクを完全2重化冗長構成とした従来のT−S
−T3段スイツチ構成の回線設定装置、第5図はそのリン
ク部の構成を示す図である。 1,5:Tスイツチ部、2,4,6,7:リンク部、3:Sスイツチ部、
11,17:ハイウエイインタフエース回路、12:直並列変換
多重化回路、13E,13N,14E,14N:Tスイツチ、15,19,23,2
6:N/E切替回路、16:並直列変換分離回路、18N,18E:Sス
イツチ、21N:現用T側リンク回路、21E:予備T側リンク
回路、22N:現用S側リンク回路、22E:予備S側リンク回
路、24,27,29:切替制御回路、28:予備リンク接続スイツ
チ。
FIG. 1 is a diagram showing an embodiment of the present invention in which links are N + m spare redundant configuration, FIG. 2 is a diagram showing a configuration example of the link portion, and FIG. 3 is the number of links for showing the effect of this embodiment. FIG. 4 shows the relationship between the T switch and the S circuit, and FIG. 4 shows a conventional T-S in which the T switch, the S switch, and the link have a complete duplex redundant configuration.
FIG. 5 is a diagram showing the structure of the link unit of the line setting device of the -T three-stage switch structure. 1,5: T switch part, 2,4,6,7: link part, 3: S switch part,
11, 17: Highway interface circuit, 12: Serial-parallel conversion multiplexing circuit, 13E, 13N, 14E, 14N: T switch, 15, 19, 23, 2
6: N / E switching circuit, 16: Parallel-serial conversion separation circuit, 18N, 18E: S switch, 21N: Working T side link circuit, 21E: Reserve T side link circuit, 22N: Working S side link circuit, 22E: Reserve S side link circuit, 24, 27, 29: switching control circuit, 28: spare link connection switch.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】M個(Mは1以上の整数)の時間スイツチ
ブロツクと、N個(Nは1以上の整数)の空間スイツチ
ブロツクと、M個の時間スイツチブロツクとが順次リン
ク部を介して縦続接続され、上記時間スイツチブロツク
及び空間スイツチブロツクのそれぞれは正常時系と異常
時系とに2重化された回線設定装置において、 上記リンク部は、各時間スイツチブロツクごとにN個の
T側現用リンク回路が設けられ、上記空間スイツチブロ
ツクごとにM個のS側現用リンク回路が設けられ、 これらN×M個のT側現用リンク回路とM×N個のS側
現用リンク回路とが互にリンク接続され、 上記時間スイツチブロツク及び空間スイツチブロツクご
とにそれぞれm個(mは1〜(N−1)の整数)のT側
予備リンク回路及びm個のS側予備リンク回路が設けら
れ、 上記時間スイツチブロツクごとにN個のT側現用リンク
回路とm個のT側リンク回路とが現用/予備切替回路で
切替え接続することができ、 上記空間スイツチブロツクごとにM個のS側現用リンク
回路とm個のS側リンク回路とが現用/予備切替回路で
切替え接続することができ、 上記m×N個のT測予備リンク回路とm×N個のS側予
備リンク回路とは予備リンク接続用スイツチにより互に
任意に接続することができるようにされていることを特
徴とする回線設定装置。
1. M (M is an integer of 1 or more) time switch blocks, N (N is an integer of 1 or more) spatial switch blocks, and M time switch blocks are sequentially linked via a link section. In a line setting device in which the time switch block and the space switch block are duplicated in a normal time system and an abnormal time system, the link section has N number of T switches for each time switch block. A side working link circuit is provided, and M number of S side working link circuits are provided for each space switch block. These N × M number of T side working link circuits and M × N number of S side working link circuits are provided. They are connected to each other by a link, and each of the time switch and the space switch has m T-side spare link circuits (m is an integer of 1 to (N-1)) and m S-side spare link circuits. A path is provided, and N T-side working link circuits and m T-side link circuits can be switched and connected by a working / spare switching circuit for each time switch block, and M number for each space switch block. The S side working link circuit and m S side link circuits can be switched and connected by a working / spare switching circuit, and the m × N T measurement spare link circuits and the m × N S side spare links can be connected. A circuit setting device characterized in that it can be connected to each other arbitrarily by a switch for connecting a spare link.
JP3657886A 1986-02-21 1986-02-21 Line setting device Expired - Lifetime JPH0683495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3657886A JPH0683495B2 (en) 1986-02-21 1986-02-21 Line setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3657886A JPH0683495B2 (en) 1986-02-21 1986-02-21 Line setting device

Publications (2)

Publication Number Publication Date
JPS62194793A JPS62194793A (en) 1987-08-27
JPH0683495B2 true JPH0683495B2 (en) 1994-10-19

Family

ID=12473652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3657886A Expired - Lifetime JPH0683495B2 (en) 1986-02-21 1986-02-21 Line setting device

Country Status (1)

Country Link
JP (1) JPH0683495B2 (en)

Also Published As

Publication number Publication date
JPS62194793A (en) 1987-08-27

Similar Documents

Publication Publication Date Title
JPS6349959B2 (en)
JPH0683495B2 (en) Line setting device
JP2002281055A (en) Network system
JPS603237A (en) Multiplexer for optical transmission
JPS60240225A (en) Circuit switching system
JPH06284101A (en) Method of data protection in data transmission equipment
JPH10257580A (en) Cross connector
JPS62195950A (en) Load decentralizing system for packet exchange
JPH04160949A (en) Switching unit
JP3267190B2 (en) Line protection method in ring network system
JP2500763B2 (en) Transmission equipment
JP2513931B2 (en) Line switching method
JPS60182832A (en) Supervisory system of multiplex separating device
JP3964030B2 (en) Ring network switching method
JPH0771320B2 (en) Redundant configuration of digital automatic switching system
CA1279132C (en) Ring transmission system
JPH07297847A (en) Redundant system
JPH0263359A (en) Self monitor system in main trunk system line exchange
JPH04100397A (en) Changing method for cross connect device
JPH0316331A (en) Data link protection system
JPH09312893A (en) Distribution form time division channel system
JPH0669944A (en) Drop/insert multiplex terminal station system for ring shape transmission line
JPS6379499A (en) Remote control system for time division multiplex device
JPH07143032A (en) Redundant system switching device
JPH01215147A (en) System for duplexing monitor data transfer line

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term