JPS60169298A - Network constitution - Google Patents
Network constitutionInfo
- Publication number
- JPS60169298A JPS60169298A JP2430084A JP2430084A JPS60169298A JP S60169298 A JPS60169298 A JP S60169298A JP 2430084 A JP2430084 A JP 2430084A JP 2430084 A JP2430084 A JP 2430084A JP S60169298 A JPS60169298 A JP S60169298A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- network
- module
- modules
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
（技術分野）
本発明は時分割交換機のネットワーク容量を拡張するた
めのネットワーク構成に関するものであする。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a network configuration for expanding the network capacity of a time division switch.
（従来技術）
関［系文献名 近代通信交換工学昭和４８年１月２０日
第１版発明 電気書院
８空間分割形スイッチ回路網
９時分割形スイッチ回路網
時分割交換機は時分割多重化された情報の時間的位置を
交換する時間スイッチと経路を選択する空間スイッチの
組合せで構成されている。(Prior art) Seki [Related document title Modern Communication and Switching Engineering January 20, 1970 1st edition Invention Denki Shoin 8 Space division type switch circuit network 9 Time division type switch circuit network Time division switch is time division multiplexed It consists of a combination of a time switch that exchanges the temporal position of information and a space switch that selects a route.
従来、空間スイッチの規模が１０．０００ｅｒｌ程度の
大きさをもつ時、時間スイッチと空間スイ、チを別ユニ
ットの別機能モジュールに分離した構成としていた。Conventionally, when the scale of the space switch was about 10,000 erl, the time switch and the space switch were separated into separate functional modules in separate units.
第１図はｎＸｎの格子構成をもつ空間スイッチｌとｎ個
の１次時間スイッチ３とｎ個の２次時間スイッチ４で構
成したネットワークを示している。１次時間スイッチ・
３と空間スイッチ１の入力との接続は入線１１を介して
接続し、２次時間スイッチ４と空間スイッチｌの出力と
の接続は出線１２を介して接続する。空間スイッチｌを
４つに分割した場合、ｎＸｎのマトリックスを構成する
ために分割空間スイッチ２０〜２３の入力を１次時間ス
イッチ３に複式接続しなければならない。さらに分割空
間スイ ッチ２θと２２及び２１と２３の出力を、オア
した出力を２次時間スイッチ４に接続しなければならな
い。１次時間スしたブロックを１次時間スイッチ群５０
〜５３．２次時間スイッチ群６０〜６３と称することに
する。FIG. 1 shows a network composed of a spatial switch l having an nXn lattice configuration, n primary time switches 3, and n secondary time switches 4. Primary time switch
3 and the input of the spatial switch 1 are connected via an incoming line 11, and the secondary time switch 4 and the output of the spatial switch 1 are connected via an outgoing line 12. When the spatial switch 1 is divided into four parts, the inputs of the divided spatial switches 20 to 23 must be connected in duplicate to the primary time switch 3 in order to form an nXn matrix. Furthermore, the output of the divided space switches 2θ and 22, 21 and 23 must be ORed and the output must be connected to the secondary time switch 4. The primary time block is connected to the primary time switch group 50.
~53. They will be referred to as secondary time switch groups 60-63.
第２図は時間スイッチモジー−ルと分割空間スイッチモ
ジー−ルの２つのモジュールから第１図に示すネットワ
ークを構成する従来のネットワーク構成図である。時間
スイッチモジー−ルＯ〜３は１次時間スイッチ群５０〜
５３．２次時間スイッチ群６０〜６３、モジュール間の
接続を司どるインタフェース回路ａｏ〜ａ３＋ａ６’〜
ａ３′−ｄｏ□ｄ３ ＋ ｄ４１′〜ｄ３”から構成さ
れ、記号の下位がモジュール番号を表わし、下位番号が
等しいものが同一モジュールを示す。１だ、分割空間ス
イ、チモジュール０〜３は分割空間スイッチ２０〜２３
、インタフェース回路ｂｏ〜ｂ３ 、ｂｏ′〜ｂ３′・
ＣＯ〜Ｃ３，（！Ｏ’〜Ｃ３′から構成され、下位番号
が等しいものが同一モジュールを示す。前述したｎＸｎ
のマトリックスを構成するために１次時間スイッチ群５
０の出力を分割空間スイッチモジー−ル０．１に複式接
続する場合、１次時間スイッチ群５０とインタフェース
回路ａＱ及びａｏ′を複式接続し入線ｊｏｏ及びｊｏｌ
を介して分割空間スイッチモジュールθ内のインタフェ
ース回路ｂｏ及び分割空間スイッチモジー−ル１内のイ
ンタフェース回路す、と接続する。時間スイッチモジー
−ル０〜３と分割空間スイッチモジー−ル０〜３の入側
複式接続についても同様である。次に、分割空間スイッ
チ２０と２２の出力をオアするには分割空間スイッチ２
０の出力をインタフェース回路ｃｏから出線ｋｏｏを介
して時間スイ、チモジーールＯ内に設置したインタフェ
ース回路ｄ。に接続する。一方、分割空間スイッチ２２
の出力をインタフェース回路Ｃ２から出線に２０を介し
て時間スイッチモジー−ルθ内に設置したインタフェー
ス回路ｄｏ′に接続する。インタフェース回路ｄ、及び
ｄｏ′の出力を、オアした出力を２次時間スイッチ群６
θへ接続する。時間スイ、チモジュール０〜３と分割空
間スイッチモジュールθ〜３の出側複式接続についても
同様である。FIG. 2 is a conventional network configuration diagram in which the network shown in FIG. 1 is constructed from two modules, a time switch module and a divided space switch module. Time switch modules O~3 are primary time switch groups 50~
53. Secondary time switch groups 60 to 63, interface circuits ao to a3+a6' that control connections between modules
a3'-do□d3 + d41'-d3'', the lower part of the symbol represents the module number, and those with the same lower number indicate the same module.It is 1, divided space switch, and modules 0 to 3 are divided Space switches 20-23
, interface circuit bo~b3, bo'~b3'・
Composed of CO~C3, (!O'~C3', those with the same lower number indicate the same module. nXn mentioned above
The primary time switch group 5 is used to configure the matrix of
When connecting the output of 0 to the divided space switch module 0.1 in multiple ways, the primary time switch group 50 and the interface circuits aQ and ao' are connected in multiple ways and the incoming lines joo and jol are connected in multiple ways.
It is connected to the interface circuit BO in the divided space switch module θ and the interface circuit S in the divided space switch module 1 through the interface circuit BO in the divided space switch module θ. The same applies to the input side multiple connections of the time switch modules 0 to 3 and the divided space switch modules 0 to 3. Next, to OR the outputs of the divided space switches 20 and 22, the divided space switch 2
The output of 0 is sent from the interface circuit co via the outgoing line koo to the interface circuit d installed in the Timogeel O. Connect to. On the other hand, the divided space switch 22
The output from the interface circuit C2 is connected via an outgoing line 20 to an interface circuit do' installed in the time switch module θ. The output obtained by ORing the outputs of the interface circuits d and do' is sent to the secondary time switch group 6.
Connect to θ. The same applies to the output side multiple connections of the time switch modules 0 to 3 and the divided space switch modules θ to 3.
以上説明したように、従来のネットワーク構成はネット
ワークを構成する単位機能上ジーールが２種類存在する
ために、モジュール数、モジュールを構成している基本
的単位であるパッケージコード数、モジュール間インタ
フェースのためのハード量及びモジュール間接続ケーブ
ル本数が増加するという欠点があった。As explained above, in the conventional network configuration, there are two types of units in terms of unit functions that make up the network, so the number of modules, the number of package codes that are the basic units that make up the modules, and the interfaces between modules are limited. This has the disadvantage that the amount of hardware and the number of inter-module connection cables increase.
（発明の目的）
本発明は、この様な欠点を解決するためなされたもので
、時間スイッチと空間スイッチを１つの単位としたネッ
トワークモジー−ルを用いてネットワーク容量に応じた
柔軟性あるネットワーク構成を提供するものである。(Object of the Invention) The present invention has been made to solve these drawbacks, and is to provide a flexible network according to the network capacity by using a network module that has a time switch and a space switch as one unit. It provides the configuration.
（発明の構成）
本発明の構成は、ｎＸｎの格子構成を持つ空間スイッチ
と空間スイッチの入側及び出側に１：１で１接続する時
間スイッチで構成される時分割ネットワークにおいて、
−×−の格子構成を持つ空間ス２
イ、チと空間スイッチの入側及び出側に接続する時間ス
イッチを各々−個有し、それらを１つの単位としたネッ
トワークモジュールを最大４モジュ１！−ル接続する手
段を有することを特徴としたネッｉ・ワーク構成である
。(Structure of the Invention) The structure of the present invention is that in a time division network composed of a space switch having an nXn lattice structure and a time switch connected 1:1 to the input side and output side of the space switch,
A space with a x- lattice structure 2 Each has time switches connected to the input and output sides of the space switch A, H, and the space switch, and up to 4 network modules with these as one unit! - This is a network configuration characterized by having means for connecting to a network.
以下、本発明の実施例を図にしたがって詳細に説明する
。Embodiments of the present invention will be described in detail below with reference to the drawings.
第３図は本発明の実施例のネットワーク構成図２〔であ
る。同図は第２図における時間スイッチモジ−−ルと分
割空間スイッチモジー−ルを併合したネットワークモジ
ニールを単位としたネットワークに等価である。即ち、
１次時間スイッチ群５Ｑ。FIG. 3 is a network configuration diagram 2 according to an embodiment of the present invention. This diagram is equivalent to a network in which the time switch module and the divided space switch module in FIG. 2 are combined, and each network module is a unit of network module. That is,
Primary time switch group 5Q.
２次時間スイッチ群６θと分割空間スイッチ２０が同一
モジュールとなるため、１次時間スイッチ群５０と分割
空間スイッチ２０及び分割空間スイッチ２０と２次時間
スイッチ群６０は直接接続することができる。このため
、従来のネットワーク構成（第２図）上では必要であっ
た入線ｊｏｏを介し使用されているモジュール間接続の
ためインタフェース回路ａｏ ＋ｂｏが不要となる。ま
た、同様の理由から出線に００を介し使用されているモ
ジュール間接続のためのインタフェース回路Ｃ６，Ｃ１
も不要となる。Since the secondary time switch group 6θ and the divided space switch 20 are in the same module, the primary time switch group 50 and the divided space switch 20 and the divided space switch 20 and the secondary time switch group 60 can be directly connected. Therefore, the interface circuit ao+bo for connecting modules, which is required in the conventional network configuration (FIG. 2) through the incoming line joo, is no longer required. Also, for the same reason, interface circuits C6 and C1 for inter-module connection are used for outgoing lines via 00.
is also no longer necessary.
従って、分割空間スイッチ２０〜２３の入線複式接続は
、１次時間スイッチ５０〜５３が分割空間スイッチ２０
〜２３とで同一のネットワークモジ、−ルを構成するの
で、モジュール間接続用のインタフェース回路数及びモ
ジュール間接続用のケーブル数が１／２になる。また、
同様の理由によりモジュール間接続用のインタフェース
回路欧及びモジュール間接続用のケーブル数が１／２に
なる。Therefore, in the incoming dual connection of the divided space switches 20 to 23, the primary time switches 50 to 53 are connected to the divided space switches 20 to 23.
23 constitute the same network module, the number of interface circuits for inter-module connection and the number of cables for inter-module connection are halved. Also,
For the same reason, the number of interface circuits for inter-module connection and the number of cables for inter-module connection are reduced to 1/2.
第３図には図示されていないが、分割空間スイッチ２０
〜２３の入力において自モジーールかう送。Although not shown in FIG. 3, the divided space switch 20
〜23 inputs to auto module transmission.
られてくる情報と他モジーールから送られてくる情報の
時間位置が等しく々るように自モジーールの人力に遅延
回路を設置する必要がある。同じ理由から分割ハイウェ
イスイッチ２０〜２３の出力においても自モジーールと
２次時間スイッチを接続する出力に遅延回路を設置する
必要がある。It is necessary to install a delay circuit in the own module so that the time position of the information received and the information sent from other modules are the same. For the same reason, it is necessary to install a delay circuit at the output of the divided highway switches 20 to 23 that connects the own module and the secondary time switch.
以上説明したように、第１の実施例では最大容量時のト
ータルなモジュール数、モジュール間接続用のインタフ
ェース回路数、モジュール間接続用ケーブル本数が従来
の構成に比較して１／２になり、製造面からもパッケー
ジコード数の減少、・・−ド量の減少が可能となり経済
的なネットワークをイ１．Ｉｉ成できる利点がある。As explained above, in the first embodiment, the total number of modules at maximum capacity, the number of interface circuits for connecting between modules, and the number of cables for connecting between modules are halved compared to the conventional configuration, From a manufacturing perspective, it is possible to reduce the number of package codes and the amount of codes, making it possible to create an economical network.1. It has the advantage of being able to achieve Ii.
第４図は本発明の他の実施例の説明図であって、前述し
たネットワークモジュールのうチ、ｊＩ６０のモシー−
ルを示す。ここで、インタフェース回路ａｏ′は自モジ
ーール外へ情報を送出する能力を−もつ送信回路ＤＶ
ａ ６と分割空間スイッチ２ｏの入力において自モジー
ール内の１次時間スイッチ３の出力情報と他モジーール
から送られている情報の時間位置を等しくするための遅
延回路ＤＬａ６で構成される。１次時間スイッチ３の出
力が、送信回路ＤＶａｏの入力と遅延回路ＤＬａｏの入
力への接続を行なうための分岐を含むインタフェース回
路ａｏ′で入線複式接続を実施する。これによシ機能分
割が明確になり、インタフェース回路ａｏ′をいくつか
に等分したノクッケージを用意することにより入線数に
応じた経済的なインタフェース回路が可能となる。FIG. 4 is an explanatory diagram of another embodiment of the present invention, in which one of the network modules described above, jI60 mosi-
shows the file. Here, the interface circuit ao' is a transmitting circuit DV having the ability to send information outside the own module.
a 6 and a delay circuit DLa 6 for equalizing the time positions of the output information of the primary time switch 3 in its own module and the information sent from other modules at the input of the divided space switch 2o. The output of the primary time switch 3 implements an in-line duplex connection in an interface circuit ao' which includes a branch for making a connection to the input of the transmitting circuit DVao and to the input of the delay circuit DLao. This clarifies the division of functions, and by preparing a cage in which the interface circuit ao' is equally divided into several parts, it becomes possible to create an economical interface circuit according to the number of input lines.
さらに、インタフェース回路ｄｏ′は他モジーールから
情報を受信する受信回路ＲＶｄ、と分割空間スイッチ２
０の出力情報と他モジーールから受信した情報の時間位
置を等しくするための遅延回路ＤＬ ｄｏと受信回路Ｒ
Ｖｄｏの出力と遅延回路ＤＬ ａｏの出力の論理和を行
なうオア回路ＯＲｏを含むインタフェース回路ｄｏ′で
出願複式接続を実施する。これにより機能分割が明確に
なシ、インタフェース回路ｄｏ′をいくつか等分したパ
ッケージを用意することにより出線数に応じた経済的な
インタフェース回路が可能となる。Furthermore, the interface circuit do' has a receiving circuit RVd that receives information from other modules, and a divided space switch 2.
A delay circuit DL do and a receiving circuit R to equalize the time position of output information of 0 and information received from other modules.
The application multiple connection is implemented by an interface circuit do' including an OR circuit ORo which performs the logical sum of the output of Vdo and the output of the delay circuit DLao. This makes the functional division clear, and by preparing packages in which the interface circuit do' is divided into several equal parts, it becomes possible to create an economical interface circuit according to the number of outgoing lines.
（発明の効果）
本発明は時間スイッチと空間スイッチを１つの単位とし
たネットワークモジー−ルを有しているので、ネットワ
ーク容量に応じた経済的で柔軟性のあるネットワークを
構成できる。さらに、ネットワークを制御するソフトウ
ェアからみても小容ｈ１−から大容量捷でワンマンン化
が可能となシ経済的で保守上からも扱いやすいネットワ
ークを構成することができる。(Effects of the Invention) Since the present invention has a network module that includes a time switch and a space switch as one unit, it is possible to configure an economical and flexible network according to the network capacity. Furthermore, from the point of view of the software that controls the network, it is possible to construct a network that is economical and easy to maintain from a small-scale h1- to large-capacity one-man operation.
第１図はｎＸｎの格子構成を有するネットワーク構成図
、第２図は従来のネットワーク構成図、第３図は本発明
のネットワーク構成図、第４図は本発明の他の実施例の
説明図。
ｌ・・・空間スイッチ、２０，２１，２２．２３・・・
分割空間スイッチ、３・・・１次時間スイッチ、４・・
・２次時間スイッチ、５０．５１，５２．５３・・・１
次時間スイッチ、６０，６１．６２．６３・・・２次時
間スイッチ、１１・・・入線、１２・・出線、ａｏ 。
ａｌ ｒａ ２ ｒａ３ ＋ａＱ ｔａｌ ｒａ２ ｒ
ａ３ ＋ｂｏ ｌ ｂｌ ＋ ｂ２ ｌ ｂ３１ ｂ（
１’＋ｂｌ’＋ ｂ２′１ｌ）３’＋ＣＯ＋ｅｌ １（
！２ １ｅ３ ＋ｅ Ｏ＋Ｃ１＋ｅ２ ＋ｅ３＋ｄｏ
＋ ｄｌ ＋ ｄ２ 、ｄ３ ｒ ｄＯ’＋ｄ１’＋ｄ
２′＋ｄ３’・・・インタフェース回路・ ｊｏｏ・ｊ
ｏｘ・ｊｔｏ・ｊｌｘ・Ｊ２２１ Ｊ２３１ Ｊ３２
ｒ Ｊ３３”’入線％ ｋｏｏ ＋に０２ ＋ｋｚ ｏ
＋ ｋ＋ ｌ＋ ｋ＋ ３ｒ ｋ２２１ ｋ３１・ｋ
３３”’出線）ＤＶａ（１＋＋送信回路、ＲＶｄｏ・・
・受信回路、ＤＬａｏ、ＤＬｄ。
・・・遅延回路。
特許出願人 沖電気工業株式会社
日本電信電話公社
第１図
８オ。♂９・Ｌ・２３Ｂ
特許庁長官 殿
１、事件の表示
昭和５９年 特 許 願第０２４３００号２ 発明の名
称
ネットワーク構成
３、補正をする者
事件との関係 特許出願人
６ ′Ｆ１ 三の内容
（１）Ａ細書第３頁第１０行目から第１１行目に「構成
するためて・・・スイッチ３に複式接続」とあるのを「
構成するために１次時間スイッチ３は分割空間スイッチ
２０と２１及び２２と２３の人力に複式接続」と補正す
る。
（２）同書第４頁第５行目から第６行目に「記号の下位
がモジュール番号を表わし、」とあるのを「記号の下位
がその属しているモジュールのモノニール番号を示す。
」と補正する。
（３）同頁第６行目から第７行目に「下位番号が等しい
ものが同一モジュールを示す。」とあるのを削除する。
（４） 同頁第１１行目に「番号が等しいものが同一モ
ジュール」とあるのを「番号がその属しているモジュー
ル」と補正する。
冬
（５）同書第７頁第２０行から第８頁第２行目に「また
、同様の理由・・・１／２になる。」とあるのを削除す
る。FIG. 1 is a diagram of a network configuration having an nXn lattice configuration, FIG. 2 is a diagram of a conventional network configuration, FIG. 3 is a diagram of a network configuration of the present invention, and FIG. 4 is an explanatory diagram of another embodiment of the present invention. l...Space switch, 20, 21, 22.23...
Divided space switch, 3...Primary time switch, 4...
・Secondary time switch, 50.51, 52.53...1
Next time switch, 60, 61. 62, 63... Secondary time switch, 11... Incoming line, 12... Outgoing line, ao. al ra 2 ra3 +aQ tal ra2 r
a3 + bo l bl + b2 l b31 b(
1'+bl'+ b2'1l) 3'+CO+el 1(
! 2 1e3 +e O+C1+e2 +e3+do
+ dl + d2, d3 r dO'+d1'+d
2'+d3'...interface circuit・joo・j
ox・jto・jlx・J221 J231 J32
r J33''' entry line% koo +02 +kz o
+ k+ l+ k+ 3r k221 k31・k
33"' outgoing line) DVa (1++ transmission circuit, RVdo...
- Receiving circuit, DLao, DLd. ...Delay circuit. Patent Applicant Oki Electric Industry Co., Ltd. Nippon Telegraph and Telephone Public Corporation Figure 1 8o. ♂9・L・23B Commissioner of the Japan Patent Office 1, Indication of the case 1982 Patent Application No. 024300 2 Name of the invention Network structure 3, Relationship with the amended person case Patent applicant 6 'F1 Contents of 3 ( 1) In the 10th line to the 11th line of page 3 of Book A, the phrase ``For configuration...double connection to switch 3'' has been changed to ``
In order to configure the structure, the primary time switch 3 is connected to the human power of the divided space switches 20 and 21 and 22 and 23 in multiple ways. (2) In lines 5 and 6 of page 4 of the same book, the statement ``The lower part of the symbol indicates the module number,'' has been replaced with ``The lower order of the symbol indicates the monoyl number of the module to which it belongs.'' to correct. (3) Delete the statement "Those with the same lower order number indicate the same module" from the 6th line to the 7th line of the same page. (4) In the 11th line of the same page, the phrase "those with the same number are the same module" is corrected to read "the module to which the number belongs." Winter (5) From page 7, line 20 of the same book to page 8, line 2, delete the words ``Also, for the same reason...it will be 1/2.''
Claims (3)
スイッチの入側及び出側に１：１で接続する時間スイッ
チで構成される時分割ネットワークにおいで、−×−の
格子構成をもつ空間スイッチ七空間２ スイッチの入側及び出側に接続する時間スイッチを各々
−個有し、それらを１つの単位としたネノトワークモジ
ーールを最大４モジュール接続する手段を有することを
特徴としたネットワーク構成。(1) In a time division network consisting of a spatial switch with a lattice configuration of nXyl and a time switch connected 1:1 to the input and output sides of the spatial switch, seven spatial switches with a lattice configuration of -x- Space 2 A network configuration characterized by having time switches each connected to the input side and the output side of the switch, and having means for connecting up to four modules of Nenotowork modules, each of which is made into one unit.
ンタフェース回路において第１の時間スイッチの出力情
報を空間スイッチ入力と他モジーールへの送信回路の入
力に接続する場合、インタフェース回路内で複式接続す
ることを特徴とする特許請求の範囲第１項記載のネット
ワーク構成。(2) When connecting the output information of the first time switch to the spatial switch input and the input of the transmission circuit to other modules in an interface circuit that implements input dual connection between the space switches, double connection is performed within the interface circuit. The network configuration according to claim 1, characterized in that:
ンタフェース回路において空間スイッチの出力情報を、
他モジーール内の空間スイッチの出力より送られた情報
を受信し第２の時間スイッチへ接続する場合、インタフ
ェース回路内でオア接続することを特徴とする特許請求
の範囲第１項記載のネットワーク構成。(3) In the interface circuit that implements the output dual connection between the space switches, the output information of the space switches is
2. The network configuration according to claim 1, wherein when receiving information sent from the output of a spatial switch in another module and connecting it to the second time switch, an OR connection is made within the interface circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024300A JPH0683512B2 (en) | 1984-02-14 | 1984-02-14 | Network configuration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59024300A JPH0683512B2 (en) | 1984-02-14 | 1984-02-14 | Network configuration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60169298A true JPS60169298A (en) | 1985-09-02 |
| JPH0683512B2 JPH0683512B2 (en) | 1994-10-19 |
Family
ID=12134314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59024300A Expired - Lifetime JPH0683512B2 (en) | 1984-02-14 | 1984-02-14 | Network configuration |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683512B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7286115B2 (en) | 2000-05-26 | 2007-10-23 | Tegic Communications, Inc. | Directional input system with automatic correction |
| US8201087B2 (en) | 2007-02-01 | 2012-06-12 | Tegic Communications, Inc. | Spell-check for a keyboard system with automatic correction |
| US8225203B2 (en) | 2007-02-01 | 2012-07-17 | Nuance Communications, Inc. | Spell-check for a keyboard system with automatic correction |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372406A (en) * | 1976-12-09 | 1978-06-27 | Nippon Telegr & Teleph Corp <Ntt> | Time sharing exchanger |
-
1984
- 1984-02-14 JP JP59024300A patent/JPH0683512B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372406A (en) * | 1976-12-09 | 1978-06-27 | Nippon Telegr & Teleph Corp <Ntt> | Time sharing exchanger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0683512B2 (en) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163069B2 (en) | How to upgrade the switch structure | |
| CA1127279A (en) | Expandable digital switching network | |
| US4038497A (en) | Hardwired marker for time folded tst switch with distributed control logic and automatic path finding, set up and release | |
| EP0171231B1 (en) | A rearrangeable full availability multistage switching network with redundant conductors | |
| DE69628828D1 (en) | AREA ARRANGEMENT FOR SCALABLE MULTILAYER CONNECTION ARCHITECTURE | |
| JPH05219583A (en) | Distributed control exchanging network to multiple circuit telephone communication | |
| JPH07202927A (en) | Multiport bridge | |
| US3906164A (en) | Digital switching networks with feed-back link for alternate routing | |
| US4293946A (en) | Trilateral duplex path conferencing system with broadcast capability | |
| JPS60169298A (en) | Network constitution | |
| US4494229A (en) | Interconnecting apparatus for a distributed switching telephone system | |
| CN1426181B (en) | Exchange device including local decoder | |
| CN85109292A (en) | Data communication network | |
| US5414415A (en) | Cross-connect apparatus capable of avoiding a superfluous detour route therein | |
| JPH11177605A (en) | System for providing classification control for plural routing applications | |
| Birk | Power-optimal layout of passive, single-hop, fiber-optic interconnections whose capacity increases with the number of stations | |
| GB2054324A (en) | TDM loop communication systems | |
| FI74860C (en) | KOPPLINGSFAELT MED FOERBINDELSEOMKASTNING, SAERSKILT FOER TELEFONCENTRALER. | |
| JPS5915560B2 (en) | network equipment | |
| JP2001238279A (en) | Channel apparatus and interface unit | |
| EP0212431B1 (en) | Multistage digital switching network | |
| JP3008966B2 (en) | ATM equipment | |
| Masuyama | Algorithms to realize an arbitrary BPC permutation in chordal ring networks and mesh connected networks | |
| JPS6210479B2 (en) | ||
| EP0601984B1 (en) | A method of connecting subscribers to a telephone exchange |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |