JPH0770632B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0770632B2 JPH0770632B2 JP62264975A JP26497587A JPH0770632B2 JP H0770632 B2 JPH0770632 B2 JP H0770632B2 JP 62264975 A JP62264975 A JP 62264975A JP 26497587 A JP26497587 A JP 26497587A JP H0770632 B2 JPH0770632 B2 JP H0770632B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mold
- molding
- semiconductor chip
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、特にイメージ
センサ装置など、モールドパッケージが施される半導体
装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device such as an image sensor device to which a mold package is applied.
［従来の技術］ 半導体装置の発達においては、半導体チップの製造方法
の発達とともに、半導体パッケージの製造方法の発達も
重要視されている。そして、この半導体パッケージの製
造分野においては、生産性や経済性の面からパッケージ
の材料として従来から用いられていたセラミックなどに
代わって樹脂が用いられるようになってきた。中でも、
イメージセンサ装置やEPROM装置などでは、そのパッケ
ージに光透過窓を必要とするために、パッケージ材料に
樹脂を用いることは困難であったが、近年樹脂を用いた
パッケージの製造方法が開発された。これは、たとえば
特開昭60−83337号公報に示されているが、以下にこの
方法を説明する。[Prior Art] In the development of semiconductor devices, development of a semiconductor chip manufacturing method and development of a semiconductor package manufacturing method are considered important. Then, in the field of manufacturing this semiconductor package, a resin has come to be used in place of ceramic or the like which has been conventionally used as a package material from the viewpoint of productivity and economical efficiency. Above all,
In image sensor devices and EPROM devices, it is difficult to use a resin as a package material because the package requires a light transmission window, but in recent years, a method of manufacturing a package using a resin has been developed. This is shown, for example, in Japanese Patent Laid-Open No. 60-83337, and this method will be described below.
第4A図、第4B図、第4C図、第4D図、第4E図および第4F図
は、イメージセンサ装置などのモールドパッケージの製
造方法をその製造工程に従って示した断面図である。FIG. 4A, FIG. 4B, FIG. 4C, FIG. 4D, FIG. 4E and FIG. 4F are cross-sectional views showing a method of manufacturing a mold package such as an image sensor device according to the manufacturing process.
まず第4A図に示すように、リードフレーム１はイメージ
センサなどの半導体チップを搭載するダイボンド部1a
と、配線部1bとから構成される。なお、配線部1bのダイ
ボンド部1aに近接した部分を特にワイボンド部1cと称
す。First, as shown in FIG. 4A, the lead frame 1 is a die bond portion 1a on which a semiconductor chip such as an image sensor is mounted.
And a wiring portion 1b. The portion of the wiring portion 1b close to the die bond portion 1a is particularly referred to as a "wibond portion 1c".
そして第4B図に示すように、まずリードフレーム１はモ
ールド成形用上型２とモールド成形用下型３との間に装
填される。モールド成形用上型２とモールド成形用下型
３にはリードフレーム１と接する面側に各々成形用の空
洞部４および５が形成されている。また、モールド成形
用下型３の空洞部５にはリードフレーム１を支持するフ
レーム支持台６が装填されている。Then, as shown in FIG. 4B, first, the lead frame 1 is loaded between the upper mold 2 and the lower mold 3. Molding upper mold 2 and mold molding lower mold 3 are respectively formed with molding cavities 4 and 5 on the surface side in contact with the lead frame 1. Further, a frame support 6 for supporting the lead frame 1 is loaded in the cavity 5 of the lower mold 3 for molding.
次に、第4C図に示すように、モールド成形用上型２とモ
ールド成形用下型３とを閉じ、両者の成形用空洞部４、
５に樹脂などのモールド材を充填する。このモールド成
形用上型２と下型３とを閉じたときには、モールド成形
用下型３の空洞部５に装填されたフレーム支持台６がリ
ードフレーム１の特にダイボンド部1a近傍をモールド成
形用上型２の平坦部７に密着するように押しつけ、この
ダイボンド部1a近傍とモールド成形用上型２の平坦部７
との隙間にモールド樹脂が流れ込むのを妨げる働きをす
る。Next, as shown in FIG. 4C, the mold upper mold 2 and the mold lower mold 3 are closed, and both mold cavity portions 4,
5 is filled with a molding material such as resin. When the upper mold for molding 2 and the lower mold for molding 3 are closed, the frame support 6 loaded in the cavity 5 of the lower mold for molding 3 moves the lead frame 1 especially near the die bond portion 1a to the upper mold for molding. It is pressed so as to come into close contact with the flat portion 7 of the mold 2, and the vicinity of the die bond portion 1a and the flat portion 7 of the upper mold 2 for molding.
It works to prevent the mold resin from flowing into the gap.
また、フレーム支持台６はモールド材と同じ材料で構成
されているため、モールド材を注入し成形した後は、第
4D図に示すようにモールド材と一体化する。Moreover, since the frame support base 6 is made of the same material as the molding material, after the molding material is injected and molded,
As shown in the 4D figure, it is integrated with the molding material.
次に第4E図に示すように、半導体チップ８をリードフレ
ーム１のダイボンド部1a上に装着し、その後、チップ８
のボンディングパッドとモールド成形体９内にあるリー
ドフレーム１の配線部1bのワイヤボンド部1cとをワイヤ
配線10を用いて配線する。Next, as shown in FIG. 4E, the semiconductor chip 8 is mounted on the die bond portion 1a of the lead frame 1, and then the chip 8
The bonding pad 1 and the wire bond portion 1c of the wiring portion 1b of the lead frame 1 in the molded body 9 are wired using the wire wiring 10.
そして最後に、第4F図に示すように、透光性の窓材11を
モールド成形体９の表面に接着して半導体装置を完成す
る。Finally, as shown in FIG. 4F, the translucent window material 11 is adhered to the surface of the molded body 9 to complete the semiconductor device.
なお本例では示していないが、半導体チップ８と窓材11
との中空部12には、柔軟性を有し、かつ透光性のある樹
脂を封入して成形する場合もある。Although not shown in this example, the semiconductor chip 8 and the window material 11
The hollow portion 12 may be molded by enclosing a resin having flexibility and translucency.
［発明が解決しようとする問題点］ ところが、従来の製造方法では第4C図に示すモールド樹
脂成形工程において、モールド成形用上型２とリードフ
レーム１との接触面の間にわずかな隙間でもあれば型に
注入したモールド材が回り込み、成形後にリードフレー
ム１の露出しているべき面上に薄く形成されてしまう。
なお、前記の製造方法においてもモールド成形用上型２
とリードフレーム１との接触面に隙間を生じさせないた
めに、リードフレーム１の下部にフレーム支持台６を設
けてリードフレーム１をモールド成形用上型２に密着さ
せる工夫を図っている。しかしの効果を完全にするため
にはフレーム支持台６の厚みを正確に形成する必要があ
り、これを実現することはかなり困難であった。このた
めに、このモールド樹脂成形工程の後に、リードフレー
ム１上に形成された薄いモールド材のバリを機械的に取
除くためのバリ取り作業が必要となり、製造工程が複雑
になるという問題があった。このようなバリは、除去せ
ずに放置すると、リードフレーム１んへのワイヤボイド
が不可能になる。また、光を用いて動作させる素子の場
合には、そのようなバリが光を遮るという問題が生じ
る。したがって、バリが生じた場合には、それを取除く
ことは不可欠であった。[Problems to be Solved by the Invention] However, in the conventional manufacturing method, in the molding resin molding step shown in FIG. 4C, even if there is a slight gap between the contact surfaces of the upper mold 2 and the lead frame 1. For example, the molding material injected into the mold wraps around and is thinly formed on the surface of the lead frame 1 that should be exposed after molding.
In the above manufacturing method, the upper mold 2 for molding is also used.
In order to prevent a gap from being formed between the contact surface between the lead frame 1 and the lead frame 1, a frame supporting base 6 is provided below the lead frame 1 so as to bring the lead frame 1 into close contact with the upper mold 2 for molding. However, in order to make the effect complete, it is necessary to form the thickness of the frame support base 6 accurately, and it is quite difficult to realize this. For this reason, after the molding resin molding step, a deburring operation for mechanically removing the burrs of the thin molding material formed on the lead frame 1 is required, and there is a problem that the manufacturing process becomes complicated. It was If such burrs are left without being removed, wire voids cannot be formed in the lead frame 1. Further, in the case of an element operated by using light, such a burr causes a problem of blocking light. Therefore, it was essential to remove burr when it occurred.
したがって本発明は、半導体装置のモールドパッケージ
をモールド成形した後、リードフレーム上のバリ取り作
業を必要としない簡単な半導体装置の製造方法を提供す
ることを目的とする。Therefore, it is an object of the present invention to provide a simple method for manufacturing a semiconductor device that does not require deburring work on a lead frame after molding a semiconductor device mold package.
［問題点を解決するための手段］ 上記目的を達成する、特許請求の範囲第１項に記載の本
発明の半導体装置の製造方法は、半導体装置のモールド
パッケージの製造方法であって、半導体チップ搭載部
と、この半導体チップ搭載部の近傍から周囲に延びた複
数の配線部とを有するリードフレームに対して、前記半
導体チップ搭載部と、前記配線部のうちの半導体チップ
に接続されるチップ接続領域とに、柔軟性を有する樹脂
材を塗布し、被覆膜を形成する。次に、リードフレーム
を、モールド成形用上型と下型との間に、上型の型面が
被覆膜の上面に密着するように密着装填し、モールド成
形用上型と下型とに形成された成形用空洞部にモールド
樹脂を注入し、リードフレームの被覆膜を形成した領域
の周囲をモールド樹脂で包囲する。[Means for Solving Problems] A method for manufacturing a semiconductor device according to the present invention, which achieves the above object, is a method for manufacturing a mold package of a semiconductor device, comprising a semiconductor chip. For a lead frame having a mounting portion and a plurality of wiring portions extending from the vicinity of the semiconductor chip mounting portion to the periphery, a chip connection for connecting the semiconductor chip mounting portion and the semiconductor chip of the wiring portion A flexible resin material is applied to the region to form a coating film. Next, the lead frame was closely fitted between the upper mold for molding and the lower mold so that the mold surface of the upper mold was brought into close contact with the upper surface of the coating film, and the upper mold for molding and the lower mold were molded. Mold resin is injected into the formed molding cavity, and the periphery of the region of the lead frame where the coating film is formed is surrounded by the mold resin.
次に、被覆膜を除去した後、リードフレームの半導体チ
ップ搭載部に半導体チップを搭載し、半導体チップとリ
ードフレームのチップ接続領域とを配線する。Next, after removing the coating film, the semiconductor chip is mounted on the semiconductor chip mounting portion of the lead frame, and the semiconductor chip and the chip connection region of the lead frame are wired.
特許請求の範囲第２項に記載の本発明の半導体装置の製
造方法においては、まず、半導体チップ搭載部と、この
半導体チップ搭載部の近傍から周囲に延びた複数の配線
部とを有するリードフレームに対して、リードフレーム
の半導体チップ搭載部の周辺領域のみと、配線部の半導
体チップ接続領域の周辺領域のみとに、柔軟性を有する
樹脂材を塗布し、被覆膜を形成する。その後、リードフ
レームを、モールド成形用上型と下型との間に、上型の
型面が被覆膜の上面に密着するように密着装填し、モー
ルド成形用上型と下型とに形成された成形用空洞部にモ
ールド樹脂を注入し、リードフレームの被覆膜を形成し
た領域の周囲をモールド樹脂で包囲する。In the method of manufacturing a semiconductor device according to the present invention as set forth in claim 2, first, a lead frame having a semiconductor chip mounting portion and a plurality of wiring portions extending from the vicinity of the semiconductor chip mounting portion to the periphery thereof. On the other hand, a flexible resin material is applied only to the peripheral region of the semiconductor chip mounting portion of the lead frame and to the peripheral region of the semiconductor chip connection region of the wiring portion to form a coating film. After that, the lead frame is closely mounted between the upper mold for molding and the lower mold so that the mold surface of the upper mold is in close contact with the upper surface of the coating film to form the upper mold for molding and the lower mold. Mold resin is injected into the formed molding cavity, and the periphery of the region of the lead frame where the coating film is formed is surrounded by the mold resin.
その後、被覆膜を残したままの状態で、リードフレーム
の半導体チップ搭載部のうちの被覆膜が形成されていな
い領域に半導体チップを搭載し、半導体チップとリード
フレームのチップ接続領域のうちの被覆膜が形成されて
いない領域とを配線接続する。After that, with the coating film left, the semiconductor chip is mounted on the area of the lead frame where the coating film is not formed in the semiconductor chip mounting portion, and the semiconductor chip is connected to the lead frame in the chip connection area. The wiring is connected to the region where the coating film is not formed.
［作用］ 特許請求の範囲第１項記載の本発明の半導体装置の製造
方法によれば、リードフレームの非モールド成形領域、
すなわち、半導体チップ搭載部と、配線部のうちのチッ
プ接続領域とに、柔軟性を有する樹脂材を塗布して被覆
膜を形成し、この被覆膜の表面に上型の型面が密着する
ように、リードフレームをモールド成形用上型と下型と
の間に密着装填してモールド樹脂を注入することによ
り、リードフレームの非モールド成形領域にモールド樹
脂が回り込むことがなくなるため、被覆膜を除去した後
において、非モールド成形領域におけるバリなどの発生
が防止される。[Operation] According to the method for manufacturing a semiconductor device of the present invention as set forth in claim 1, the non-molded region of the lead frame,
That is, a resin film having flexibility is applied to the semiconductor chip mounting portion and the chip connection region of the wiring portion to form a coating film, and the upper die surface is adhered to the surface of the coating film. As described above, by closely loading the lead frame between the upper mold and the lower mold for mold injection and injecting the mold resin, the mold resin does not wrap around to the non-mold forming area of the lead frame. After removing the film, the occurrence of burrs or the like in the non-molded area is prevented.
また、特許請求の範囲第２項に記載の本発明の半導体装
置の製造方法によれば、非モールド成形領域の周辺領域
のみに、柔軟性を有する樹脂材を塗布して被覆膜を形成
し、モールド成形用上型の型面が被覆膜の表面に密着す
るように、リードフレームを上型と下型との間に密着装
填してモールド樹脂を注入するため、被覆膜を除去する
ことなく残したまま、半導体チップ搭載部の被覆膜が形
成されていない領域に半導体チップを搭載するととも
に、半導体チップと、リードフレームのチップ接続領域
のうちの被覆膜が形成されていない領域とを配線接続す
ることが可能となる。したがって、エッチングなどによ
って被覆膜を除去する工程が省かれるために、生産性の
向上を図ることができる。Further, according to the method of manufacturing a semiconductor device of the present invention as set forth in claim 2, a flexible resin material is applied only to the peripheral region of the non-molded region to form a coating film. , The coating film is removed because the lead frame is closely loaded between the upper die and the lower die and the mold resin is injected so that the die surface of the upper die for molding is in close contact with the surface of the coating film. The semiconductor chip is mounted in a region of the semiconductor chip mounting portion where the coating film is not formed, and the semiconductor chip and the lead frame chip connection region where the coating film is not formed It is possible to wire and connect with. Therefore, since the step of removing the coating film by etching or the like is omitted, the productivity can be improved.
［実施例］ 以下、本発明における実施例を図を用いて説明する。[Examples] Examples of the present invention will be described below with reference to the drawings.
なお、本発明における半導体装置の製造方法は、従来の
方法に比べてリードフレームの非モールド成形領域、ま
たはその周辺にモールド材シール用壁材を形成したこと
を特徴としている。したがって以下では本特徴点につい
て詳細に説明し、従来の方法と同一の部分については前
記の「従来の技術」の説明を参照することとして簡略に
説明する。The semiconductor device manufacturing method according to the present invention is characterized in that the molding material sealing wall material is formed in the non-mold molding region of the lead frame or in the periphery thereof, as compared with the conventional method. Therefore, the present characteristic point will be described in detail below, and the same parts as those of the conventional method will be briefly described with reference to the above description of the “prior art”.
第1A図、第1B図、第1C図、第1D図、第1E図、第1F図およ
び第1G図は、本発明における半導体装置の製造方法をそ
の製造工程に従って示した断面図である。1A, 1B, 1C, 1D, 1E, 1F and 1G are cross-sectional views showing a method of manufacturing a semiconductor device according to the present invention in accordance with the manufacturing steps.
まず第1A図は、リードフレーム１の断面図を示してい
る。そしてこのリードフレーム１のダイボンド部1aと、
リードフレーム１の配線部1bのダイボンド部1aの近傍領
域すなわち、ワイヤボンド部1cにスクリーン印刷の手法
を用いて、第1B図に示すようにモールド材シール材壁材
13を印刷塗布する。ここで第２図および第３図は壁材13
が印刷塗布されたリードフレーム１の平面図を示してい
る。壁材13の材料としてシリコンゴムなどの比較的柔ら
かい材質のものを用い、ダイボンド部1aやワイヤボンド
部1cに厚さ数μｍ〜数百μｍ程度印刷塗布する。この印
刷塗布領域は、第２図のようにモールド材をシールすべ
き領域全面であってもよいし、また、第３図のようにモ
ールド材をシールすべき領域の周縁全周であってもよ
い。以下では、まずシール領域全面に塗布した場合につ
いて説明する。First, FIG. 1A shows a sectional view of the lead frame 1. And with the die bond portion 1a of the lead frame 1,
As shown in FIG. 1B, as shown in FIG. 1B, a molding material sealing material wall material is formed on the area near the die bond portion 1a of the wiring portion 1b of the lead frame 1, that is, the wire bond portion 1c by using a screen printing method.
Apply 13 by printing. 2 and 3 are wall materials 13
2 is a plan view of the lead frame 1 on which is printed and applied. FIG. A relatively soft material such as silicon rubber is used as the material of the wall material 13, and a thickness of several .mu.m to several hundreds of .mu.m is printed and applied to the die bond portion 1a and the wire bond portion 1c. The print application area may be the entire surface of the area where the molding material is to be sealed, as shown in FIG. 2, or the entire periphery of the area where the molding material is to be sealed, as shown in FIG. Good. In the following, first, a case where the entire seal area is coated will be described.
第1C図ないし第1E図に示すように、モールド材シール用
壁材13が印刷塗布されたリードフレーム１をモールド成
形用上型２とモールド成形用下型３との間に装填する。
モールド成形用上型２およびモールド成形用下型３に
は、上述した従来例の場合と同様に、リードフレーム１
と接する面側に各々成形用の空洞部４および５が形成さ
れ、空洞部５には、リードフレーム１を支持するフレー
ム支持台６が装填される。モールド材を注入しモールド
成形体14を形成する。モールド成形用上型２と下型３と
を閉じた場合には、第1D図に示すようにモールド材シー
ル用壁材13がリードフレーム１とモールド成形用上型２
の平坦部７との間に密着される。この壁材13は弾力性を
有しているので、この弾性力によりリードフレーム１と
モールド成形用上型２の平坦面７とに密着し、注入され
たモールド材がリードフレーム１とモールド成形用上型
２の平坦面７との隙間にまわり込むのを防止する。As shown in FIGS. 1C to 1E, the lead frame 1 on which the molding material sealing wall material 13 is applied by printing is loaded between the upper molding die 2 and the lower molding die 3.
As in the case of the conventional example described above, the lead frame 1 is formed on the upper mold 2 and the lower mold 3 for molding.
Molding cavities 4 and 5 are formed on the surface side in contact with the cavities 5, and a frame support 6 for supporting the lead frame 1 is loaded in the cavities 5. A molding material is injected to form a molded body 14. When the upper mold 2 and the lower mold 3 are closed, as shown in FIG. 1D, the wall material 13 for sealing the molding material is used as the lead frame 1 and the upper mold 2 for molding.
It is brought into close contact with the flat portion 7 of. Since this wall material 13 has elasticity, the elastic force causes it to adhere to the lead frame 1 and the flat surface 7 of the upper mold 2 for molding, and the injected molding material is used for molding the lead frame 1 and the mold. It is prevented to go around into the gap between the upper mold 2 and the flat surface 7.
次に第1F図に示すように、壁材13をエッチングなどを用
いて除去した後、半導体チップ８をリードフレーム１の
ダイボンド部1aに装着し、さらに半導体チップ８とリー
ドフレーム１のワイヤボンド部1cとをワイヤ配線10を用
いて配線する。Next, as shown in FIG. 1F, after removing the wall material 13 by etching or the like, the semiconductor chip 8 is attached to the die bond portion 1a of the lead frame 1, and the wire bond portion of the semiconductor chip 8 and the lead frame 1 is further attached. 1c and the wiring 1c is wired.
最後に第1G図に示すように、モールド成形体14の表面に
透光性を有する窓材11を接着して半導体装置を完成す
る。Finally, as shown in FIG. 1G, a window material 11 having a light-transmitting property is adhered to the surface of the molded body 14 to complete the semiconductor device.
このような製造方法では、リードフレーム１のダイボン
ド部1aや配線部1bのワイヤボンド部1cにモールド材のバ
リが形成されないので、従来の方法に比べてこのバリを
機械的に除去する工程を省略することができ、製造工程
の簡略化が図れる。In such a manufacturing method, since the burr of the molding material is not formed on the die bond portion 1a of the lead frame 1 and the wire bond portion 1c of the wiring portion 1b, the step of mechanically removing the burr is omitted as compared with the conventional method. Therefore, the manufacturing process can be simplified.
次に、本発明における第２の実施例について説明する。
この例は前述したように、モールド材シール用壁材13の
印刷塗布領域を第３図に示すようにリードフレーム１の
モールド材をシールすべき領域の周縁全周としたもので
ある。また第３図のリードフレームのワイヤボンド部1c
の壁材13を印刷塗布した部分の拡大図を第3A図に示す。
本図に示す壁材13の幅ｗは、モールド材をシールするた
めに数十μｍ〜200μｍ程度必要であり、また半導体チ
ップ８と配線されるリードフレーム１のワイヤボンド部
1cの流さｌは100μｍ程度必要である。したがってこの
方法を実現するために必要とされるリードフレーム１の
配線部1bの最低長さは500μｍ程度あればよく、実際に
は配線部1bの長さは十分な余裕がある。Next, a second embodiment of the present invention will be described.
In this example, as described above, the print application area of the molding material sealing wall material 13 is the entire circumference of the area of the lead frame 1 where the molding material is to be sealed, as shown in FIG. Also, the wire bond portion 1c of the lead frame shown in FIG.
FIG. 3A shows an enlarged view of a portion where the wall material 13 of FIG.
The width w of the wall member 13 shown in the figure is required to be several tens μm to 200 μm for sealing the molding material, and the wire bond portion of the lead frame 1 to be wired with the semiconductor chip 8 is used.
The flow 1 of 1c needs to be about 100 μm. Therefore, the minimum length of the wiring portion 1b of the lead frame 1 required to realize this method is about 500 μm, and in reality, the wiring portion 1b has a sufficient length.
そしてこの方法によれば第1E図に示すモールド成形加工
後、リードフレーム１のダイボンド部1aの表面と、半導
体チップ８と配線されるリードフレーム１のワイヤボン
ド部1cの表面とが露出したままとなっているので、モー
ルド材シール用壁材13をエッチングなどで除去すること
なく半導体チップ８とリードフレーム１のワイヤボンド
部1cとを配線することができる。According to this method, after the molding process shown in FIG. 1E, the surface of the die bond portion 1a of the lead frame 1 and the surface of the wire bond portion 1c of the lead frame 1 for wiring the semiconductor chip 8 are left exposed. Therefore, the semiconductor chip 8 and the wire bond portion 1c of the lead frame 1 can be wired without removing the molding material sealing wall material 13 by etching or the like.
したがってこの方法では第１の実施例に比べてさらに壁
材13の除去工程をも省略することができ、さらに簡便な
製造方法を得ることができる。Therefore, in this method, the step of removing the wall material 13 can be omitted as compared with the first embodiment, and a simpler manufacturing method can be obtained.
なお、上記に示した本発明における半導体装置の製造方
法では、半導体チップ８と窓材11の中空部12に柔軟性を
有し、かつ透光性のある樹脂を封入して成形することも
できる。In the method of manufacturing a semiconductor device according to the present invention as described above, the semiconductor chip 8 and the hollow portion 12 of the window member 11 can be molded by encapsulating a resin having flexibility and a light-transmitting property. .
［発明の効果］ 以上のように、本発明によれば半導体装置のモールドパ
ッケージの製造時に、非モールド成形領域にバリが生じ
ないようにしたので、機械的なバリ取り作業の工程を省
略することができ、半導体装置の製造コストを引き下げ
ることができる。[Effects of the Invention] As described above, according to the present invention, burr is prevented from occurring in the non-mold molding region at the time of manufacturing the mold package of the semiconductor device, so that the step of mechanical deburring work can be omitted. Therefore, the manufacturing cost of the semiconductor device can be reduced.
第1A図、第1B図、第1C図、第1D図、第1E図、第1F図およ
び第1G図は、本発明の一実施例を示す半導体装置の製造
方法をその工程に従って示した半導体装置の断面図であ
る。第２図は、第1B図に示すリードフレームの第１の実
施例の平面図であり、第３図は第２の実施例の平面図で
ある。そして、第3A図は、第３図に示したリードフレー
ムのワイヤボンド部の拡大図を示している。 第4A図、第4B図、第4C図、第4D図、第4E図および第4F図
は、従来の半導体装置の製造方法をその工程に従って示
した半導体装置の断面図である。 図において、１はリードフレーム、1aはリードフレーム
のダイボンド部、1bはリードフレームの配線部、1cはリ
ードフレームのワイヤボンド部、８は半導体チップ、10
は配線ワイヤ、11は窓材、13はモールド材シール用壁
材、14はモールド成形体を示す。 なお、各図中、同一符号は同一または相当部分を示す。FIG. 1A, FIG. 1B, FIG. 1C, FIG. 1D, FIG. 1E, FIG. 1F and FIG. 1G are semiconductor devices showing a method for manufacturing a semiconductor device showing an embodiment of the present invention in accordance with the steps thereof. FIG. FIG. 2 is a plan view of the first embodiment of the lead frame shown in FIG. 1B, and FIG. 3 is a plan view of the second embodiment. 3A is an enlarged view of the wire bond portion of the lead frame shown in FIG. FIG. 4A, FIG. 4B, FIG. 4C, FIG. 4D, FIG. 4E and FIG. 4F are cross-sectional views of a semiconductor device showing a conventional method of manufacturing a semiconductor device according to the steps thereof. In the figure, 1 is a lead frame, 1a is a die bond portion of the lead frame, 1b is a wiring portion of the lead frame, 1c is a wire bond portion of the lead frame, 8 is a semiconductor chip, 10
Is a wiring wire, 11 is a window material, 13 is a molding material sealing wall material, and 14 is a molded body. In each drawing, the same reference numerals indicate the same or corresponding parts.
Claims (5)
法であって、 半導体チップ搭載部と、この半導体チップ搭載部の近傍
から周囲に延びた複数の配線部とを有するリードフレー
ムに対して、前記半導体チップ搭載部と、前記配線部の
うちの半導体チップに接続されるチップ接続領域とに、
柔軟性を有する樹脂材を塗布し、被覆膜を形成する工程
と、 前記リードフレームを、モールド成形用上型と下型との
間に、前記上型の型面が前記被覆膜の上面に密着するよ
うに密着装填し、前記モールド成形用上型と下型とに形
成された成形用空洞部にモールド樹脂を注入し、前記リ
ードフレームの前記被覆膜を形成した領域の周囲をモー
ルド樹脂で包囲する工程と、 前記被覆膜を除去する工程と、 前記被覆膜が除去された前記リードフレームの前記半導
体チップ搭載部に半導体チップを搭載し、半導体チップ
と前記被覆膜が除去された前記リードフレームのチップ
接続領域とを配線する工程と、 を備えた半導体装置の製造方法。1. A method of manufacturing a mold package of a semiconductor device, wherein the semiconductor is mounted on a lead frame having a semiconductor chip mounting portion and a plurality of wiring portions extending from the vicinity of the semiconductor chip mounting portion to the periphery thereof. In the chip mounting portion and the chip connection region connected to the semiconductor chip in the wiring portion,
A step of applying a flexible resin material to form a coating film, the lead frame is formed between an upper mold and a lower mold, and a mold surface of the upper mold is an upper surface of the coating film. So that the mold resin is injected into the molding cavity formed in the upper mold and the lower mold for molding, and the periphery of the area of the lead frame where the coating film is formed is molded. A step of enclosing with a resin, a step of removing the coating film, a semiconductor chip is mounted on the semiconductor chip mounting portion of the lead frame from which the coating film is removed, and the semiconductor chip and the coating film are removed. And a step of wiring the chip connection region of the formed lead frame to each other.
法であって、 半導体チップ搭載部と、この半導体チップ搭載部の近傍
から周囲に延びた複数の配線部とを有するリードフレー
ムに対して、前記リードフレームの前記半導体チップ搭
載部の周辺領域のみと、前記配線部の半導体チップ接続
領域の周辺領域のみとに、柔軟性を有する樹脂材を塗布
し、被覆膜を形成する工程と、 前記リードフレームを、モールド成形用上型と下型との
間に、前記上型の型面が前記被覆膜の上面に密着するよ
うに密着装填し、前記モールド成形用上型と下型とに形
成された成形用空洞部にモールド樹脂を注入し、前記リ
ードフレームの前記被覆膜を形成した領域の周囲をモー
ルド樹脂で包囲する工程と、 前記被覆膜を残したままの状態で、前記リードフレーム
の前記半導体チップ搭載部のうちの前記被覆膜が形成さ
れていない領域に半導体チップを搭載し、半導体チップ
と前記リードフレームのチップ接続領域のうちの前記被
覆膜が形成されていない領域とを配線する工程と、 を備えた半導体装置の製造方法。2. A method of manufacturing a mold package of a semiconductor device, wherein the lead is provided to a lead frame having a semiconductor chip mounting portion and a plurality of wiring portions extending from the vicinity of the semiconductor chip mounting portion to the periphery. A step of applying a flexible resin material only on the peripheral area of the semiconductor chip mounting portion of the frame and on the peripheral area of the semiconductor chip connecting area of the wiring portion to form a coating film; Between the upper mold for molding and the lower mold for molding so that the mold surface of the upper mold is in close contact with the upper surface of the coating film, and the upper mold for molding and the lower mold are formed. A step of injecting a molding resin into the molding cavity and surrounding the area of the lead frame where the coating film is formed with the molding resin; and the lead frame with the coating film left. A semiconductor chip is mounted in a region of the semiconductor chip mounting portion where the coating film is not formed, and a region where the coating film is not formed in a chip connection region of the semiconductor chip and the lead frame; And a method of manufacturing a semiconductor device, comprising:
である特許請求の範囲第１項または第２項のいずれかに
記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the flexible resin material is silicon rubber.
がスクリーン印刷法である特許請求の範囲第１項ないし
第３項のいずれかに記載の半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, wherein the method of applying the flexible resin material is a screen printing method.
上型と下型との間に密着装填する工程において、前記モ
ールド成形用下型と前記リードフレームとの間に、前記
リードフレームを支持し、このリードフレームを前記モ
ールド成形用上型に圧着させるフレーム支持台が装填さ
れている、特許請求の範囲第１項ないし第４項のいずれ
かに記載の半導体装置の製造方法。5. In the step of closely loading the lead frame between the mold upper mold and the lower mold, the lead frame is supported between the mold lower mold and the lead frame, 5. The method of manufacturing a semiconductor device according to claim 1, further comprising a frame support for pressing the lead frame onto the upper mold for molding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264975A JPH0770632B2 (en) | 1987-10-20 | 1987-10-20 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62264975A JPH0770632B2 (en) | 1987-10-20 | 1987-10-20 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01107560A JPH01107560A (en) | 1989-04-25 |
| JPH0770632B2 true JPH0770632B2 (en) | 1995-07-31 |
Family
ID=17410812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62264975A Expired - Fee Related JPH0770632B2 (en) | 1987-10-20 | 1987-10-20 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770632B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018023887A1 (en) * | 2016-08-01 | 2018-02-08 | 宁波舜宇光电信息有限公司 | Photographing module, molded circuit board assembly and molded photosensitive assembly thereof and manufacturing methods |
-
1987
- 1987-10-20 JP JP62264975A patent/JPH0770632B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01107560A (en) | 1989-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6258314B1 (en) | Method for manufacturing resin-molded semiconductor device | |
| JPH11260856A (en) | Semiconductor device and its manufacture and mounting structure of the device | |
| US8986588B2 (en) | Electronic device and process for manufacturing electronic device | |
| JPH0770632B2 (en) | Method for manufacturing semiconductor device | |
| US6537858B1 (en) | Method for manufacturing semiconductor device | |
| JP3699271B2 (en) | Semiconductor package and manufacturing method thereof | |
| JP3212527B2 (en) | BGA type hollow semiconductor package with light irradiation window | |
| JP2621784B2 (en) | Cavity case for solid-state imaging device | |
| JPH0366152A (en) | Semiconductor integrated circuit module | |
| JPH0232787B2 (en) | ||
| JPH02222551A (en) | Molding die for box type resin molding body and manufacture of semiconductor device using this die | |
| JPH0366150A (en) | Semiconductor integrated circuit device | |
| JPH0722471A (en) | Carrier tape, manufacture of carrier tape, semiconductor device using carrier tape and manufacture thereof | |
| JPS61102759A (en) | Resin package for electronic part | |
| JPH0590318A (en) | Semiconductor device | |
| JPS61228635A (en) | Method of mounting of integrated circuit chip | |
| JPH03178151A (en) | Resin package type semiconductor device and its manufacture | |
| JPH09181223A (en) | Semiconductor device | |
| JPH0314262A (en) | Manufacture of resin seal type semiconductor device | |
| JPH0269966A (en) | Lead frame for semiconductor device | |
| JPH0438871A (en) | Photoelectric conversion device and manufacture method thereof | |
| JPH04298066A (en) | Manufacture of solid-state image sensor | |
| JPH02222552A (en) | Molding die for box type resin molding body and manufacture of semiconductor device using this die | |
| JPH03157943A (en) | Manufacture of resin-sealed semiconductor integrated circuit | |
| JPH05275481A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |