JPH0770431B2 - Method of manufacturing thin film capacitor - Google Patents

Method of manufacturing thin film capacitor

Info

Publication number
JPH0770431B2
JPH0770431B2 JP62098916A JP9891687A JPH0770431B2 JP H0770431 B2 JPH0770431 B2 JP H0770431B2 JP 62098916 A JP62098916 A JP 62098916A JP 9891687 A JP9891687 A JP 9891687A JP H0770431 B2 JPH0770431 B2 JP H0770431B2
Authority
JP
Japan
Prior art keywords
silicon oxide
layer
thin film
film capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62098916A
Other languages
Japanese (ja)
Other versions
JPS63263710A (en
Inventor
和生 江田
哲司 三輪
豊 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62098916A priority Critical patent/JPH0770431B2/en
Publication of JPS63263710A publication Critical patent/JPS63263710A/en
Publication of JPH0770431B2 publication Critical patent/JPH0770431B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は耐電圧特性に優れた薄膜コンデンサの製造方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film capacitor having excellent withstand voltage characteristics.

従来の技術 従来の薄膜のコンデンサの代表的構造を第3図に示す。
1はアルミナセラミック基板、2は真空蒸着により形成
した薄いクロムからなな金属層、3は同じく真空蒸着に
より形成した金からなる金属層、5は化学気相成長法に
より形成した酸化珪素層、6は真空蒸着により形成した
薄いクロムからなる金属層、7は同じく真空蒸着により
形成した金からなる金属層である。
2. Description of the Related Art A typical structure of a conventional thin film capacitor is shown in FIG.
1 is an alumina ceramic substrate, 2 is a metal layer made of thin chromium formed by vacuum evaporation, 3 is a metal layer made of gold also formed by vacuum evaporation, 5 is a silicon oxide layer formed by chemical vapor deposition, 6 Is a thin chromium metal layer formed by vacuum evaporation, and 7 is a gold metal layer similarly formed by vacuum evaporation.

この構造の代表的製造方法は、セラミック基板の上に、
電極を真空蒸着などによって形成し、その上に化学気相
成長(CVD)法などの方法によって酸化珪素などの誘電
体薄膜を堆積し、その上にやはり真空蒸着などの方法に
よって、電極を形成するというものである。
A typical manufacturing method of this structure is as follows:
An electrode is formed by vacuum evaporation, etc., a dielectric thin film such as silicon oxide is deposited on it by a method such as chemical vapor deposition (CVD), and an electrode is also formed on it by a method such as vacuum evaporation. That is.

発明が解決しようとする問題点 しかし、従来例のこのような単純な製法に基づくもので
は、第3図にみられるように、基板に用いるセラミック
表面の凹凸が、そのままその上に形成される電極、誘電
体膜に反映される。セラミック基板の表面は、単結晶と
異なり空孔が避け難く、数千オングストロームから数μ
mの凹凸があるのがごく普通であり、鏡面研摩したもの
でも数百から数千オングストロームの凹凸が存在する。
ところが薄膜コンデンサの場合には、誘電体膜の厚みが
数千オングストロームから数μmであり、この厚みに対
して、セラミック基板表面の凹凸は均一性に大きな影響
を与える。なかでも耐電圧特性に大きな影響を与える。
Problems to be Solved by the Invention However, in the conventional method based on such a simple manufacturing method, as shown in FIG. 3, the unevenness of the ceramic surface used for the substrate is directly formed on the electrode. , Reflected in the dielectric film. On the surface of a ceramic substrate, unlike single crystals, it is difficult to avoid voids, and it is possible to have thousands of Angstroms to several μm.
It is very common to have irregularities of m, and even a mirror-polished surface has irregularities of hundreds to thousands of angstroms.
However, in the case of a thin film capacitor, the thickness of the dielectric film is several thousand angstroms to several μm, and the unevenness on the surface of the ceramic substrate greatly affects the uniformity with respect to this thickness. Above all, the withstand voltage characteristics are greatly affected.

本発明はかかる点に鑑みなされたもので、表面に多少の
凹凸のあるセラミック基板を用いても耐電圧特性に優れ
た薄膜コンデンサの製造方法を提供することを目的とし
ている。
The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a thin film capacitor having excellent withstand voltage characteristics even when a ceramic substrate having a surface with some irregularities is used.

問題点を解決するための手段 本発明は上記問題点を解決するため、セラミック基板上
に電極を形成した後、溶媒に分散させた熱処理により容
易に珪素酸化物に変化する物質を塗布し、熱処理によっ
て溶媒を除去するとともに、この物質を珪素酸化物に変
化させることによって、珪素酸化物層を形成した後、化
学気相成長法により、シラン(SiH4)と酸素を反応させ
ることによって、基板上に酸化珪素層を堆積し、その上
に電極を形成することによって、耐電圧特性の優れた薄
膜コンデンサを提供するものである。
Means for Solving the Problems In order to solve the above problems, the present invention forms an electrode on a ceramic substrate, and then applies a substance that easily changes into silicon oxide by heat treatment dispersed in a solvent, and heat treatment After removing the solvent by the method and changing this substance to silicon oxide, a silicon oxide layer is formed, and then silane (SiH 4 ) and oxygen are reacted on the substrate by chemical vapor deposition. A thin film capacitor having excellent withstand voltage characteristics is provided by depositing a silicon oxide layer on and forming an electrode thereon.

作用 本発明は上記した製造方法により、薄膜コンデンサの耐
電圧特性が改善される。
Action The present invention improves the withstand voltage characteristics of the thin film capacitor by the above-described manufacturing method.

実施例 以下本発明の薄膜コンデンサの製造方法の一実施例につ
いて、図面を参照しながら説明する。
Example An example of a method for manufacturing a thin film capacitor of the present invention will be described below with reference to the drawings.

第1図は本発明の薄膜コンデンサをアルミナ基板に集積
化して形成する場合の構造の一実施例を示したものであ
る。第1図において、1はアルミナセラミック基板、2
は真空蒸着により形成した薄いクロムからなる金属層、
3は同じく真空蒸着により形成した金からなる金属層、
4は塗布熱処理方式により形成した珪素酸化物層、5は
化学気相成長法により形成した酸化珪素層、6は真空蒸
着により形成した薄いクロムからなる金属層、7は同じ
く真空蒸着により形成した金からなる金属層である。
FIG. 1 shows an embodiment of a structure in which the thin film capacitor of the present invention is integrated and formed on an alumina substrate. In FIG. 1, 1 is an alumina ceramic substrate, 2
Is a thin chromium metal layer formed by vacuum deposition,
3 is a metal layer made of gold also formed by vacuum vapor deposition,
4 is a silicon oxide layer formed by a coating heat treatment method, 5 is a silicon oxide layer formed by a chemical vapor deposition method, 6 is a metal layer made of thin chromium formed by vacuum vapor deposition, and 7 is a gold layer also formed by vacuum vapor deposition. Is a metal layer.

各層の厚みは、本実施例ではアルミナセラミック基板1
が635μm、クロム層2が100Å、金3が3000Å、珪素酸
化物層4が1000Å、酸化珪素層5が1μm、クロム層6
が100Å、金属7が3000Åである。
The thickness of each layer is the alumina ceramic substrate 1 in this embodiment.
Is 635 μm, chromium layer 2 is 100 Å, gold 3 is 3000 Å, silicon oxide layer 4 is 1000 Å, silicon oxide layer 5 is 1 μm, chromium layer 6
Is 100Å and metal 7 is 3000Å.

次に本実施例の素子の製造方法について述べる。まずア
ルミナセラミック基板1の上に真空蒸着により、クロム
層2、金層3を所定の厚みに形成する。これらの金属層
は薄いため基板に凹凸があると、それをそのままなぞっ
た形で形成される。クロム層2、金層3は薄膜コンデン
サの下側電極として働く。次に通常のホトリソグラフィ
ー法によりホトレジストマスクを形成し、このホトレジ
ストマスクによって、必要部分以外のクロムおよび金層
を湿式エッチングにより除去する。つぎにアルキルシラ
ノール(RSi(OH)3;Rはアルキル基)をアルコールに溶
かした溶液を塗布する。これは溶液状であるため、セラ
ミック基板上およびそれをなぞる形で形成された下側電
極に、大きいくぼみがあってもそこを埋めて全体を平坦
化する。この様子を第2図に示す。第2図は、基板表面
の凹凸がよく見えるように、第1図の構造の一部を、拡
大して示したものである。第2図において、1はアルミ
ナセラミック基板、2は真空蒸着により形成した薄いク
ロムからなる金属層、3は同じく真空蒸着により形成し
た金からなる金属層、4は塗布熱処理方式により形成し
た珪素酸化物層、5は化学気相成長法により形成した酸
化珪素層、6は真空蒸着により形成した薄いクロムから
なる金属層、7は同じく真空蒸着により形成した金から
なる金属層である。第2図からわかるように、塗布熱処
理により形成する層4を挿入することにより、基板の凹
凸がこの層でなくなる。
Next, a method of manufacturing the device of this example will be described. First, the chromium layer 2 and the gold layer 3 are formed on the alumina ceramic substrate 1 by vacuum vapor deposition to have a predetermined thickness. Since these metal layers are thin, if the substrate has irregularities, it is formed by tracing it as it is. The chromium layer 2 and the gold layer 3 serve as the lower electrode of the thin film capacitor. Next, a photoresist mask is formed by an ordinary photolithography method, and the chromium and gold layers other than necessary portions are removed by wet etching using this photoresist mask. Next, a solution of alkylsilanol (RSi (OH) 3 ; R is an alkyl group) dissolved in alcohol is applied. Since this is in the form of a solution, even if there is a large dent in the lower electrode formed on the ceramic substrate and in a shape tracing the same, the entire lower part is flattened. This is shown in FIG. FIG. 2 is an enlarged view of a part of the structure of FIG. 1 so that the unevenness of the substrate surface can be seen well. In FIG. 2, 1 is an alumina ceramic substrate, 2 is a metal layer made of thin chromium formed by vacuum evaporation, 3 is a metal layer made of gold similarly formed by vacuum evaporation, and 4 is a silicon oxide formed by a coating heat treatment method. Layers 5 are silicon oxide layers formed by chemical vapor deposition, 6 is a thin chromium metal layer formed by vacuum evaporation, and 7 is a metal layer also formed by vacuum evaporation of gold. As can be seen from FIG. 2, by inserting the layer 4 formed by the coating heat treatment, the unevenness of the substrate disappears in this layer.

層4を塗布により形成後、これを300〜600度Cの空気中
で熱処理することによって、溶媒が除去され、アルキル
シラノールが珪素酸化物に変化し、珪素酸化物層4が形
成される。この場合の珪素酸化物は、化学結合の乱れた
SiOが何重にも多重に接続されたもので、一般に(−SiO
−)nと表すことができ広い意味では酸化珪素というこ
とができる。ここでは化学気相成長法で形成した酸化珪
素が、主に2酸化珪素(SiO2)の多結晶でありこれと区
別するため、塗布熱処理により形成した層4を珪素酸化
物層と表現し、化学気相成長法により形成した層5を、
酸化珪素層と表現している。次に化学気相成長によりシ
ラン(SiH4)と酸素を基板上で反応させることにより、
酸化珪素層5を形成する。これは前述の如く、主に2酸
化珪素(SiO2)の多結晶である。次に通常のホトリソグ
ラフィー法によりホトレジストマスクを形成し、このホ
トレジストマスクによって、必要部分以外の珪素酸化物
層4および酸化珪素層5を湿式エッチングにより除去、
次に真空蒸着によりクロム層6および金層7を形成、通
常のホトリソグラフィー法によりホトレジストマスクを
形成し、このホトレジストマスクによって、必要部分以
外のクロムおよび金層を湿式エッチングにより除去、上
部電極を形成する。
After the layer 4 is formed by coating, it is heat-treated in the air at 300 to 600 ° C. to remove the solvent, change the alkylsilanol into silicon oxide, and form the silicon oxide layer 4. In this case, the silicon oxide has a disordered chemical bond.
SiO is connected in multiple layers and is generally (-SiO
It can be expressed as −) n and can be called silicon oxide in a broad sense. Here, the silicon oxide formed by the chemical vapor deposition method is mainly a polycrystal of silicon dioxide (SiO2), and in order to distinguish from this, the layer 4 formed by the coating heat treatment is expressed as a silicon oxide layer, The layer 5 formed by the vapor phase growth method,
It is expressed as a silicon oxide layer. Next, by reacting silane (SiH 4 ) and oxygen on the substrate by chemical vapor deposition,
A silicon oxide layer 5 is formed. As described above, this is mainly a polycrystal of silicon dioxide (SiO2). Next, a photoresist mask is formed by a normal photolithography method, and the silicon oxide layer 4 and the silicon oxide layer 5 other than necessary portions are removed by wet etching using the photoresist mask,
Next, a chromium layer 6 and a gold layer 7 are formed by vacuum vapor deposition, a photoresist mask is formed by a normal photolithography method, and the chromium and gold layers other than necessary portions are removed by wet etching using this photoresist mask to form an upper electrode. To do.

本実施例の構造とすることにより、第2図からわかるよ
うに、基板表面に多少の凹凸があっても、耐電圧特性の
優れた薄膜コンデンサが得られる。
With the structure of this embodiment, as can be seen from FIG. 2, a thin film capacitor having excellent withstand voltage characteristics can be obtained even if the substrate surface has some irregularities.

本実施例の構造の薄膜コンデンサの容量は、塗布熱処理
方式により形成した珪素酸化物層4と化学気相成長法に
より形成した酸化珪素層5の直列接続したものとなる。
誘電率は共にほぼ同じで、4である。したがって容量
は、これら誘電体層全体の厚みで決定される。
The capacitance of the thin film capacitor having the structure of the present embodiment is such that the silicon oxide layer 4 formed by the coating heat treatment method and the silicon oxide layer 5 formed by the chemical vapor deposition method are connected in series.
The dielectric constants of both are almost the same, which is 4. Therefore, the capacitance is determined by the total thickness of these dielectric layers.

以上述べた如く、本発明の方法によれば、他の特性を損
なうことなく、耐電圧特性を大幅に向上させることがで
きる。
As described above, according to the method of the present invention, it is possible to greatly improve the withstand voltage characteristics without impairing other characteristics.

本実施例で得られた薄膜コンデンサは、予想されたよう
に良好な耐電圧特性を示した。用いたアルミナセラミッ
ク基板の表面の凹凸は、約2000Åであった。化学気相成
長法のみで形成した薄膜コンデンサの耐電圧が、約1×
105V/cmであったのに対して、本実施例の耐電圧は、約
1×107V/cmであり、耐電圧特性が約100倍向上してい
た。
The thin film capacitor obtained in this example exhibited good withstand voltage characteristics as expected. The surface roughness of the alumina ceramic substrate used was about 2000Å. The withstand voltage of a thin film capacitor formed only by chemical vapor deposition is about 1 x
While it was 10 5 V / cm, the withstand voltage of this example was about 1 × 10 7 V / cm, and the withstand voltage characteristic was improved about 100 times.

本実施例では、電極としてクロムおよび金を用いたが、
これは単なるコンデンサの対向電極を形成するものであ
り、この材料に限る必要のないことは明らかである。
Although chromium and gold were used as the electrodes in this example,
It is clear that this forms only the counter electrode of the capacitor and is not limited to this material.

また本実施例では、電極の厚みとして特定の値を用いた
が、電極は電極として有効に動作するだけの厚みがあれ
ばよいことは明らかである。
Further, in this embodiment, a specific value was used as the thickness of the electrode, but it is clear that the electrode only needs to have a thickness that effectively operates as an electrode.

また本実施例では、珪素酸化物層4および酸化珪素層5
の厚みとして特定の値を用いたが、所定の静電容量を得
られる厚みにすれば良いのであり、特定の値に限られる
ものではない。
Further, in this embodiment, the silicon oxide layer 4 and the silicon oxide layer 5 are
Although a specific value is used as the thickness of the above, the thickness is not limited to the specific value, as long as a predetermined capacitance can be obtained.

また誘電体層全体を塗布,熱処理方式で形成すると、耐
電圧特性は良好なものが得られるが、この方式では溶液
状にして塗布するため、本質的に緻密が密度の高い膜は
得られず、また有機シリコン(アルキルシラノール)か
ら無機の酸化珪素に変化させる方法では、格子欠陥の少
ない2酸化珪素を主体とする酸化珪素膜は得られず、そ
のため誘電体損失(tanδ)の大きいものしか得られな
い。誘電体損失(tanδ)の増加はコンデンサとして好
ましくないことは明らかである。これに対して、化学気
相成長法により形成した酸化珪素膜は2酸化珪素を主体
とする格子欠陥の少ない多結晶体からなるため、良好な
誘電体損失(tanδ)特性を示す。しかし基板表面の形
に忠実に堆積されるため、基板の凹凸の平坦化には寄与
せず、前述した如く耐電圧特性の優れたものが得られな
い。
Also, if the entire dielectric layer is formed by coating and heat treatment, good withstand voltage characteristics can be obtained, but since this method is applied as a solution, a dense and dense film cannot be obtained. In addition, the method of changing from organic silicon (alkylsilanol) to inorganic silicon oxide does not yield a silicon oxide film mainly composed of silicon dioxide having a small number of lattice defects. Therefore, only a large dielectric loss (tan δ) is obtained. I can't. It is clear that increasing the dielectric loss (tan δ) is not desirable for capacitors. On the other hand, since the silicon oxide film formed by the chemical vapor deposition method is composed of a polycrystalline body mainly composed of silicon dioxide and having a small number of lattice defects, it exhibits a good dielectric loss (tan δ) characteristic. However, since it is deposited faithfully to the shape of the substrate surface, it does not contribute to flattening the unevenness of the substrate, and as described above, it is not possible to obtain an excellent withstand voltage characteristic.

また本実施例では塗布熱処理用物質として、アルキルシ
ラノールを用いたが、本発明の意図するところは、溶液
状にして塗布することにより表面の凹凸を平坦化するこ
とにあり、したがってこの材料に限られるものではな
く、塗布後珪素酸化物に変化させられるものであれば何
を用いても良いことは明らかである。
Further, although alkylsilanol was used as the material for heat treatment for coating in this example, the purpose of the present invention is to flatten the surface irregularities by applying it in the form of a solution, and therefore it is limited to this material. It is obvious that any material may be used as long as it can be converted into silicon oxide after coating.

また本実施例では基板としてアルミナセラミックを用い
たが、他のセラミック,単結晶,金属などの基板を用い
ても、表面の凹凸の低減効果は同様に得られ、それによ
り耐電圧特性の向上の図れることは明らかである。
Further, although alumina ceramics is used as the substrate in this embodiment, the same effect of reducing the unevenness of the surface can be obtained by using a substrate made of other ceramic, single crystal, metal, etc., thereby improving the withstand voltage characteristics. It is clear that this can be achieved.

発明の効果 以上述べた如く、本発明は、溶液が凹凸を平坦化する性
質を生かして、セラミック基板上の凹凸を平坦化するこ
とにより、その上に形成する誘電体薄膜中のピンホール
などの欠陥を減少させることによって、薄膜コンデンサ
の耐電圧特性を向上させるようにしたものである。
EFFECTS OF THE INVENTION As described above, the present invention flattens the unevenness on the ceramic substrate by taking advantage of the property that the solution flattens the unevenness, thereby forming a pinhole in a dielectric thin film formed on the unevenness. By reducing defects, the withstand voltage characteristics of the thin film capacitor are improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の構造の一実施例を示す断面図、第2図
は第1図の構造の部分的拡大図、第3図は従来例の構造
図である。 1……アルミナセラミック基板、2……クロム層、3…
…金層、4……塗布熱処理方式により形成した珪素酸化
物層、5……化学気相成長法により形成した酸化珪素
層、6……クロム層、7……金層。
FIG. 1 is a sectional view showing an embodiment of the structure of the present invention, FIG. 2 is a partially enlarged view of the structure of FIG. 1, and FIG. 3 is a structural view of a conventional example. 1 ... Alumina ceramic substrate, 2 ... Chrome layer, 3 ...
... gold layer, 4 ... silicon oxide layer formed by coating heat treatment method, 5 ... silicon oxide layer formed by chemical vapor deposition, 6 ... chromium layer, 7 ... gold layer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】セラミック基板上に電極を形成した後、そ
の上に熱処理によって珪素酸化物になる溶液状物質を塗
布し、熱処理によって前記塗布膜を珪素酸化物膜に変化
させた後、その上に化学気相成長法によりSiH4と酸素を
反応させて、酸化珪素膜を堆積し、その上に電極を形成
したことを特徴とする薄膜コンデンサの製造方法。
1. After forming an electrode on a ceramic substrate, a solution substance which becomes a silicon oxide by heat treatment is applied on the electrode, and after the applied film is changed to a silicon oxide film by the heat treatment, the solution is formed on the electrode. A method of manufacturing a thin film capacitor, characterized in that SiH 4 and oxygen are reacted with each other by chemical vapor deposition to deposit a silicon oxide film and an electrode is formed thereon.
JP62098916A 1987-04-22 1987-04-22 Method of manufacturing thin film capacitor Expired - Lifetime JPH0770431B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62098916A JPH0770431B2 (en) 1987-04-22 1987-04-22 Method of manufacturing thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62098916A JPH0770431B2 (en) 1987-04-22 1987-04-22 Method of manufacturing thin film capacitor

Publications (2)

Publication Number Publication Date
JPS63263710A JPS63263710A (en) 1988-10-31
JPH0770431B2 true JPH0770431B2 (en) 1995-07-31

Family

ID=14232454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62098916A Expired - Lifetime JPH0770431B2 (en) 1987-04-22 1987-04-22 Method of manufacturing thin film capacitor

Country Status (1)

Country Link
JP (1) JPH0770431B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor

Also Published As

Publication number Publication date
JPS63263710A (en) 1988-10-31

Similar Documents

Publication Publication Date Title
JP3989027B2 (en) Capacitor and manufacturing method thereof
JP4020364B2 (en) Metal ferroelectric insulator semiconductor field effect transistor and manufacturing method thereof
KR100845642B1 (en) Tunable inter-digital capacitor and method for manufacturing thereof
JP2000031387A (en) Manufacture of dielectric thin film capacitor
JPH1098169A (en) Manufacture of high-dielectric film and manufacture of capacitor using the same
JPH0770431B2 (en) Method of manufacturing thin film capacitor
JPH08213560A (en) Ferroelectric capacitor and its manufacture
JPH0831399B2 (en) Method of manufacturing thin film capacitor
JPH07120609B2 (en) Method of manufacturing thin film capacitor
JPH10200369A (en) Piezoelectric thin film resonator
JPH0666217B2 (en) Method of manufacturing thin film capacitor
JPH09235118A (en) Titanium oxide film
JPH07183165A (en) Thin-film capacitor
JP5030349B2 (en) Dielectric film fabrication method
JP3476845B2 (en) Dielectric element and semiconductor storage device
KR100485409B1 (en) Stratified structure with a ferroelectric layer and process for producing the same
JP3654352B2 (en) Manufacturing method of semiconductor device having capacitor
KR100528072B1 (en) Method for manufacturing capacitor
JPS60770A (en) Semiconductor device
JP4746161B6 (en) Layer structure having ferroelectric layer and method of manufacturing layer structure
JP2000183289A (en) Control of characteristics for dielectric element
JPH04269859A (en) Capacitor
JP3399079B2 (en) Dielectric thin film, dielectric thin film element, and method of manufacturing the same
JP4746161B2 (en) Layer structure having ferroelectric layer and method of manufacturing layer structure
JPH06204430A (en) Manufacture of dielectric thin film