KR100485409B1 - Stratified structure with a ferroelectric layer and process for producing the same - Google Patents
Stratified structure with a ferroelectric layer and process for producing the same Download PDFInfo
- Publication number
- KR100485409B1 KR100485409B1 KR10-1998-0709843A KR19980709843A KR100485409B1 KR 100485409 B1 KR100485409 B1 KR 100485409B1 KR 19980709843 A KR19980709843 A KR 19980709843A KR 100485409 B1 KR100485409 B1 KR 100485409B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ferroelectric
- substrate
- platinum
- ferroelectric layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Abstract
본 발명은 강유전체층을 가진 층 구조물 및 이의 제조 방법에 관한 것이다. 기판, 백금층 및 강유전체층을 포함하며, 백금층과 기판 사이의 접착성을 향상시키기 위하여 비결정성 알루미늄 산화물로된 중간층을 포함하는 기판 구조가 제안된다. 또한 중간층은 강유전체층 구조를 개선하고 층구조가 균일하도록 한다.The present invention relates to a layer structure having a ferroelectric layer and a method of manufacturing the same. A substrate structure including a substrate, a platinum layer and a ferroelectric layer, and including an intermediate layer of amorphous aluminum oxide is proposed to improve the adhesion between the platinum layer and the substrate. The intermediate layer also improves the ferroelectric layer structure and makes the layer structure uniform.
Description
본 발명은 강유전체층을 가진 층 구조물 및 이의 제조 방법에 관한 것이다.The present invention relates to a layer structure having a ferroelectric layer and a method of manufacturing the same.
강유전체층은 컴포넌트에 이용되며, 이 경우 강유전체의 유전 성질, 열전성 및 압전 성질을 이용한다. 강유전체층을 가진 컴포넌트의 예는 캐패시터, 파이로 검출기, 압전작동기 또는 반도체 메모리이며, 반도체 메모리 경우에 분극과 관련하여 히스테리시스 효과를 이용함으로써 유전체로서 그리고 저장 매체로서 강유전체층이 이용되는 것이 가능하다.Ferroelectric layers are used in components, in which case they utilize the dielectric, thermoelectric and piezoelectric properties of the ferroelectric. Examples of components with ferroelectric layers are capacitors, pyro detectors, piezo actuators or semiconductor memories, in which it is possible for a ferroelectric layer to be used as a dielectric and as a storage medium by using the hysteresis effect with respect to polarization in the case of semiconductor memories.
예로서, EPO 698918A는 산화 가능 기판, 전극 및 높은 유전 상수를 갖는 유전체로 구성된 마이크로 전자층 구조물을 개시한다. 절연층은 상기 전극과 기판 사이에 배치된다. 예를 들면, 귀금속/절연체 합금으로 이루어지며, 전기적으로 도전되는 절연층은 기판의 표면에 산소 확산을 제한하는 목적을 갖는다.As an example, EPO 698918A discloses a microelectronic layer structure composed of an oxidizable substrate, an electrode, and a dielectric having a high dielectric constant. An insulating layer is disposed between the electrode and the substrate. For example, an electrically conductive insulating layer made of a noble metal / insulator alloy has the purpose of limiting oxygen diffusion to the surface of the substrate.
고도의 구조적 품질로 제조될 수 있는 강유전체 박막을 가진 컴포넌트는 매우 중요하다. 이를 위하여, 기판 위에 제 1전극층을 형성하고, 통상적인 박막 공정을 이용하여 상부에 강유전체층을 형성하는 것이 통상적인 방법이다. 특히 백금은 강유전체층 하부에 놓이는 전극 물질로서 적합한데, 이는 상기 물질이 고온 및 산소 함유 분위기에서, 손상없이 강유전체층에 대한 증착 조건을 견딜 수 있고, 따라서 조성의 변화 및 이에 의한 성질의 변화를 야기할 수 있는 어떠한 확산도 강유전체층에 발생시키지 않기 때문이다. Components with ferroelectric thin films that can be manufactured with a high structural quality are very important. To this end, it is a common method to form a first electrode layer on a substrate and to form a ferroelectric layer thereon using a conventional thin film process. Platinum in particular is suitable as an electrode material underlying the ferroelectric layer, which can withstand the deposition conditions for the ferroelectric layer without damage in high temperature and oxygen containing atmospheres, thus causing a change in composition and thus a change in properties. This is because no diffusion can occur in the ferroelectric layer.
실리콘 함유 기판이 이용될 경우, 백금은 실리콘 산화물에 강하게 접착하지 않는다는 문제점을 가진다. 따라서, 백금 전극을 가진 저장 캐패시터를 제조하기 위하여, 티타늄 접착층이 제안되었으며, 이는 백금 전극과 실리콘 산화물 함유 기판 표면 사이에 배치된다(예를 들어, 에이치. 엔. 알-사리프 등, 집적된 강유전체에 대한 4차 국제 심포지엄, 1992년 3월 9-12일, 181-196쪽, 미국 캘리포니아 몬테리 참조).When silicon-containing substrates are used, platinum has a problem that it does not adhere strongly to silicon oxide. Thus, in order to fabricate storage capacitors with platinum electrodes, a titanium adhesive layer has been proposed, which is disposed between the platinum electrode and the silicon oxide containing substrate surface (e.g., H. N. Al-Sarif et al., Integrated ferroelectric 4th International Symposium on March 9-12, 1992, pp. 181-196, Monterey, CA, USA).
그러나, 티타늄 함유 접착층은 강유전체 캐패시터, 일반적으로 강유전체 컴포넌트의 전기적 성질을 손상시키는 몇 가지 단점을 가진다. 양호한 강유전체 성질은 결정 산화물을 포함하는 강유전체층에서만 얻을 수 있으며, 이는 고온의 산소함유 분위기에서 만들어진다. 그러나, 이 경우에 백금으로의 티타늄 확산 및 티타늄 산화는 티타늄 산화물 (TiO2)를 형성한다. 이는 부피를 상당히 증가시켜, 백금 전극 표면상에 소위 힐록(hillock)을 형성시킨다. 이러한 불규칙한 구조는 상부에 부착된 강유전체층까지 계속되어 강유전체층 내에 바람직하지 않은 지형을 야기시키고 따라서 바람직하지 못한 전기적 성질 및 강유전 성질을 발생시킨다. 이러한 극단적인 경우에, 백금 전극의 불규칙한 구조가 상당히 커서 강유전체 컴포넌트에 단락을 발생시키고 따라서 컴포넌트를 완전히 손상시킨다.However, titanium-containing adhesive layers have some disadvantages that impair the electrical properties of ferroelectric capacitors, generally ferroelectric components. Good ferroelectric properties can only be obtained in ferroelectric layers containing crystalline oxides, which are made in a high temperature oxygen-containing atmosphere. In this case, however, titanium diffusion into titanium and titanium oxide form titanium oxide (TiO 2 ). This significantly increases the volume, forming a so-called hillock on the platinum electrode surface. This irregular structure continues up to the ferroelectric layer attached to the top, causing undesirable topography within the ferroelectric layer and thus generating undesirable electrical and ferroelectric properties. In this extreme case, the irregular structure of the platinum electrode is quite large, causing a short circuit in the ferroelectric component and thus completely damaging the component.
* 도 1은 본 발명에 따른 층 구조물의 단면을 도시한다. 1 shows a cross section of a layer structure according to the invention.
도 2는 본 발명에 따른 층 구조물 표면에 대한 SEM 사진을 도시한다. 2 shows an SEM image of the surface of a layer structure according to the present invention.
도 3은 티타늄 함유 중간층을 가진 종래 기술의 층 구조물 표면을 도시한다.3 shows a layer structure surface of the prior art having a titanium containing intermediate layer.
따라서 본 발명의 목적은 기판에 대한 우수한 접착성을 가질 뿐만 아니라 양호하고 균일한 표면 형태를 가진 강유전체층을 갖는 층 구조물을 제공하는 것이다. It is therefore an object of the present invention to provide a layer structure having a ferroelectric layer having not only good adhesion to the substrate but also a good and uniform surface morphology.
이러한 목적은 본 발명에 따라 제 1항에서 청구한 층 구조물에 의하여 달성된다. 본 발명의 개선 및 층 구조물의 제조방법은 다른 청구항에 기재되어 있다.This object is achieved by the layer structure claimed in claim 1 according to the invention. Improvements of the invention and methods of making layered structures are described in other claims.
비정질 알루미늄 산화물 중간층, 백금층 및 상부의 강유전체층을 가지며 기판 위에 배치된 층 구조물은 매우 양호한 접착성을 가지는 한편 강유전체층이 매우 우수한 표면 형태를 가지도록 한다. 강유전체층의 표면에는 힐록(hillock)이 없으며 티타늄함유 중간층을 가진 구조물에 비하여 더욱 규칙적이고 균일한 구조를 가진다. 또한, 더욱 균일한 구조를 가진 강유전체층은 균일하지 않은 구조를 가진 강유전체층보다 더욱 우수한 강유전 성질을 가지며, 또한 분극화하기가 더욱 용이하고 보다 영구적인 분극화가 가능하다. A layer structure having an amorphous aluminum oxide intermediate layer, a platinum layer and an upper ferroelectric layer disposed on the substrate has very good adhesion while allowing the ferroelectric layer to have a very good surface morphology. The surface of the ferroelectric layer has no hillock and has a more regular and uniform structure than structures having a titanium-containing intermediate layer. In addition, the ferroelectric layer having a more uniform structure has better ferroelectric properties than the ferroelectric layer having a non-uniform structure, and is also easier to polarize and more permanently polarized.
용어 비정질 알루미늄 산화물층은 박막 증착 공정을 이용하여 제조될 수 있고 극소결정인 Al2O3층을 의미한다. (극소)결정의 정도는 예를 들어, 300℃까지 될 수 있는, 선택된 증착 온도(기판 온도)에 따른다.The term amorphous aluminum oxide layer refers to an Al 2 O 3 layer that can be prepared using a thin film deposition process and is microcrystalline. The degree of (micro) crystals depends on the selected deposition temperature (substrate temperature), which can be, for example, up to 300 ° C.
본 발명에 따른 층 구조물 및 강유전체층의 균일 표면 형태는 종래 기술보다 강유전체 컴포넌트에서 강유전체층이 더욱 얇게 형성되도록 한다. 강유전체층이 얇더라도, 구조적 불규칙으로 인한 단락의 위험이 없다. 본 발명은 또한 스택내의 층수가 증가함에 따라 개별층의 구조적 불규칙성을 지수적으로 증가시키지 않고 예를 들어, 다층 구조 캐패시터와 같은 강유전체 다층 컴포넌트를 제조하는 것이 가능하다. 본 발명에 따른 층구조를 가진 강유전체 캐패시터는 더 얇은 강유전체층으로 제조될 수 있어 종래 층구조에 비하여 더 높은 캐패시턴스를 가진다. The uniform surface morphology of the layer structure and the ferroelectric layer according to the present invention allows the ferroelectric layer to be formed thinner in the ferroelectric component than in the prior art. Even if the ferroelectric layer is thin, there is no risk of short circuit due to structural irregularities. The invention also makes it possible to fabricate ferroelectric multilayer components such as, for example, multilayer capacitors without exponentially increasing the structural irregularities of the individual layers as the number of layers in the stack increases. The ferroelectric capacitor having a layer structure according to the present invention can be manufactured with a thinner ferroelectric layer and has a higher capacitance as compared with the conventional layer structure.
중간층의 알루미늄 산화물은 인접 백금층으로 확산되지 않으며, 산화 분위기에서 최고 800℃이상의 강유전체층 제조 온도를 견딘다. 또한 화학적으로 불활성이기 때문에 백금층을 통해 확산될 수 있는 강유전체 성분과 반응할 염려가 없다.The aluminum oxide in the intermediate layer does not diffuse into the adjacent platinum layer and withstands the ferroelectric layer manufacturing temperature of up to 800 ° C. or more in an oxidizing atmosphere. It is also chemically inert so there is no fear of reacting with ferroelectric components that can diffuse through the platinum layer.
중간층이 약 10nm의 얇은 두께에서 조차도 바람직한 효과를 가진다. 증간층의 바람직한 두께는 20 내지 120nm이다. 중간층 두께가 증가하면 바람직하지 못한 문제점을 야기하기 때문에, 중간층의 두께가 두꺼운 것은 필요하지 않고 바람직하지도 않다. 얇은 중간층은 빠르게 부착할 수 있고 경제적이지만, 두꺼운 층은 더 높은 열 용량과 증가된 열 손실량을 수반하며, 이는 열전성 컴포넌트에 바람직하지 못하다. The intermediate layer has a desirable effect even at a thin thickness of about 10 nm. The thickness of the intermediate layer is 20 to 120 nm. Since increasing the thickness of the intermediate layer causes undesirable problems, it is not necessary or desirable that the thickness of the intermediate layer is thick. Thin interlayers can be attached quickly and are economical, while thick layers involve higher heat capacity and increased heat loss, which is undesirable for thermoelectric components.
알루미늄 산화물 중간층은 모든 종래의 기판 물질에 접착력을 개선하지만, 특히 그 표면이 실리콘 산화물 또는 실리콘 질화물을 포함하는 기판에 대한 접착력을 향상한다. 따라서, 본 발명은 실리콘 산화물 표면층을 가지는 실리콘 기판상의모든 강유전체층 구조 및 그로부터 만들어진 컴포넌트에 적합하다. 실리콘 질화물을 포함하는 멤브레인(membrane)층상에 형성된 파이로 검출기(pyrodetector)일지라도 바람직하게 본 발명을 이용하여 구현된다. The aluminum oxide interlayer improves adhesion to all conventional substrate materials, but in particular improves adhesion to substrates whose surfaces comprise silicon oxide or silicon nitride. Thus, the present invention is suitable for all ferroelectric layer structures and components made therefrom on silicon substrates having silicon oxide surface layers. Even a pyrodetector formed on a membrane layer containing silicon nitride is preferably implemented using the present invention.
박막 공정, 바람직하게는 스퍼터링은 알루미늄 산화물 중간층을 부착하기 위하여 이용된다. 이 경우 기판 온도는 예를 들어 200 내지 300℃이다. A thin film process, preferably sputtering, is used to attach the aluminum oxide interlayer. In this case, the substrate temperature is 200 to 300 ° C, for example.
백금층은 예를 들어, 진공 증발, 전자 빔 증발 또는 (BIAS) 스퍼터링과 같은 어떤 원하는 박막 공정을 이용하여 부착될 수 있다. 기판 온도가 예를 들어 약 100 내지 300℃일 때, (111)구조를 가진 백금층을 얻을 수 있다. 이러한 구조는 백금층 위에 강유전체층의 잘 짜여지고 빽빽한 성장을 가능하게 한다. 산소 함유 분위기의 450℃이상의 온도에서, 스퍼터링 후에 이미 자체 분극화된 강유전체층을 형성하는 것이 가능하다. 그러나, 기본적으로, 예를 들어 CVD 및 교질 용액(sol)-겔 공정과 같은 다른 공정이 강유전체층을 형성하기 위하여 이용될 수 있다. The platinum layer may be deposited using any desired thin film process, such as, for example, vacuum evaporation, electron beam evaporation, or (BIAS) sputtering. When the substrate temperature is about 100 to 300 ° C., for example, a platinum layer having a (111) structure can be obtained. This structure allows for a well woven and dense growth of the ferroelectric layer over the platinum layer. At a temperature of 450 ° C. or higher in an oxygen-containing atmosphere, it is possible to form a ferroelectric layer already self-polarized after sputtering. Basically, however, other processes such as, for example, CVD and sol-gel processes can be used to form the ferroelectric layer.
중간층 및 백금층을 부착하기 위한 스퍼터링 공정의 이용은 중간층 및 백금층이 동일한 스퍼터링 시스템에서 이용될 수 있다는 장점을 가진다. 그렇지 않으면, 시스템으로부터 기판을 제거하는 것은 층의 조성물 및 성질에 악영향을 줄 수있는 분위기에 노출될 때 원치 않는 한분자(monomolecular) 두께의 층이 형성되도록 한다. The use of the sputtering process for attaching the intermediate layer and the platinum layer has the advantage that the intermediate layer and the platinum layer can be used in the same sputtering system. Otherwise, removing the substrate from the system would result in the formation of an unwanted monomolecular layer when exposed to an atmosphere that may adversely affect the composition and properties of the layer.
이하 첨부된 도면을 참조로 본 발명을 설명한다. Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 1은 실리케이트 유리 또는 실리콘 웨이퍼(Si)와 같은 임의의 기판이 기판(S)으로 이용되는 것을 도시한다. 웨이퍼는 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4)로 구성된 표면층(OS)을 포함할 수 있다. 이러한 표면층(OS)의 두께는 그 위에 부착될 층의 접착 및 형태와는 무관하다.1 shows that any substrate, such as silicate glass or silicon wafer Si, is used as the substrate S. FIG. The wafer may include a surface layer (OS) composed of silicon oxide (SiO 2 ) or silicon nitride (Si 3 N 4 ). The thickness of this surface layer OS is independent of the adhesion and form of the layer to be deposited thereon.
표면층(OS)위에는 중간층(ZS)이 부착되는데, 상기 중간층(ZS)은 예를 들어 기판 온도가 약 100 내지 300℃일 때 Al2O3을 스퍼터링함으로써 약 10 내지 120nm의 두께로 부착된다.An intermediate layer ZS is attached to the surface layer OS, and the intermediate layer ZS is attached to a thickness of about 10 to 120 nm by, for example, sputtering Al 2 O 3 when the substrate temperature is about 100 to 300 ° C.
백금층(PS)은 기판 온도가 적어도 약 100 내지 300℃일 때, 바람직하게 역시 스퍼터링에 의하여 상부에 부착된다. 층 구조물의 사용 용도에 따라, 백금층(PS)은 적당한 두께로 부착되겠지만, 가장 적당한 최소 두께는 약 0.1 내지 0.5㎛이다.The platinum layer PS is preferably deposited on top by sputtering, when the substrate temperature is at least about 100 to 300 ° C. Depending on the use of the layered structure, the platinum layer PS will be attached to a suitable thickness, but the most suitable minimum thickness is about 0.1 to 0.5 μm.
상부에 부착된 강유전체층(FS)은 바람직하게는 납 함유 티타네이트 그룹의 강유전체 재료로 구성되는데, 이는 또한 알칼리 토금속 또는 지르코늄으로 구성된 그룹으로부터의 여러 가지 첨가제를 포함할 수 있다. 페로브스카이트 구조로 형성될 수 있는 이들 강유전체 재료중 가장 잘 알려져 있는 것은 납 지르케이트 티나네이트(PZT)이다. 강유전체층(FS)의 두께는 강유전체층의 접착 및 형태와는 관련이 없다. 약 200nm 내지 약 2㎛의 강유전체층 두께는 강유전체 컴포넌트에 충분하다. The ferroelectric layer (FS) attached on top is preferably composed of a ferroelectric material of a lead-containing titanate group, which may also include various additives from the group consisting of alkaline earth metals or zirconium. The best known of these ferroelectric materials that can be formed into perovskite structures is lead zirconate tinate (PZT). The thickness of the ferroelectric layer FS is not related to the adhesion and shape of the ferroelectric layer. A ferroelectric layer thickness of about 200 nm to about 2 μm is sufficient for the ferroelectric component.
SEM 사진에서, 도 2는 본 발명에 따른 층구조중 강유전체층의 표면 구조를 두 개의 해상도로 나타낸다.In the SEM photograph, FIG. 2 shows the surface structure of the ferroelectric layer in the layer structure according to the present invention in two resolutions.
이와 비교하여, 도 3은 SEM 사진으로서 티타늄 함유 중간층을 가진 공지된 층구조의 강유전체층의 표면 구조물을 나타낸다. 직접 비교로 명확히 알 수 있는 바와 같이, 본 발명에 따른 층구조의 강유전체층(도 2)은 보다 균일한 결정 구조를가지며 구조적 결함(힐록)이 없다. 반대로, 공지된 층 구조물의 표면 구조(도 3)는 불균일하고 또한 힐록이 나타나는데, 힐록중 일부는 표면으로부터 돌출한 큰 결정 형태로 표면의 균일성을 손상시킨다.In comparison, FIG. 3 shows the surface structure of a known layered ferroelectric layer with a titanium containing intermediate layer as an SEM image. As can be clearly seen by direct comparison, the layered ferroelectric layer (FIG. 2) has a more uniform crystal structure and no structural defects (hillock). In contrast, the surface structure of the known layer structure (FIG. 3) is non-uniform and also shows hillocks, some of which break the uniformity of the surface in the form of large crystals protruding from the surface.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0709843A KR100485409B1 (en) | 1996-07-25 | 1997-07-02 | Stratified structure with a ferroelectric layer and process for producing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19630110.6 | 1996-07-25 | ||
| KR10-1998-0709843A KR100485409B1 (en) | 1996-07-25 | 1997-07-02 | Stratified structure with a ferroelectric layer and process for producing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000016270A KR20000016270A (en) | 2000-03-25 |
| KR100485409B1 true KR100485409B1 (en) | 2005-06-16 |
Family
ID=43668631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0709843A KR100485409B1 (en) | 1996-07-25 | 1997-07-02 | Stratified structure with a ferroelectric layer and process for producing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100485409B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217044A (en) * | 2004-01-28 | 2005-08-11 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
-
1997
- 1997-07-02 KR KR10-1998-0709843A patent/KR100485409B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000016270A (en) | 2000-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296236B1 (en) | Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes | |
| JP3188179B2 (en) | Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element | |
| EP0747937B1 (en) | Method of forming a substrate coated with a ferroelectric thin film | |
| US6709776B2 (en) | Multilayer thin film and its fabrication process as well as electron device | |
| JP2011155271A (en) | Stratified structure with ferroelectric layer and process for producing the same | |
| JP6498821B1 (en) | Membrane structure and manufacturing method thereof | |
| US6750067B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| JPH08306231A (en) | Substrate covered with thin film of ferroelectric substance, its manufacture, and nonvolatile memory constructed the substrate | |
| US20020006733A1 (en) | Multilayer thin film and its fabrication process as well as electron device | |
| JP2006310744A (en) | Thin film capacitor and semiconductor device | |
| JPH08339715A (en) | Ferroelectric thin film-covered substrate and its manufacture and capacitor structure element | |
| KR100390286B1 (en) | Thin Film Multilayered Body, Thin Film Capacitor, and Method of Manufacturing the Same | |
| KR100378276B1 (en) | Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device | |
| US6528863B1 (en) | Perovskite-containing composite material, method of manufacturing said material, electronic component and module | |
| KR100396179B1 (en) | Thin film multilayered structure, ferroelectric thin film element, and manufacturing method of the same | |
| US6482538B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| KR100485409B1 (en) | Stratified structure with a ferroelectric layer and process for producing the same | |
| JP2001223403A (en) | Ferroelectric substance thin film, its forming method and ferroelectric substance thin film element using the thin film | |
| JPH09260516A (en) | Substrate covered with ferroelectric thin film and capacitor structure device using the same | |
| JP4746161B6 (en) | Layer structure having ferroelectric layer and method of manufacturing layer structure | |
| JPH07176803A (en) | Dielectric thin film structure | |
| JPH10214945A (en) | Ferroelectric thin film coated substrate, capacitor structure element and method for manufacturing ferroelectric thin film coated substrate | |
| JP2000068454A (en) | Dielectric thin-film capacitor | |
| JPH09239891A (en) | Dielectric thin film and method for forming the film | |
| JPH08340086A (en) | Ferroelectric thin film, its manufacture, and capacitor-structure device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130411 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140226 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150317 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160411 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170412 Year of fee payment: 13 |
|
| EXPY | Expiration of term |