JPH0767050B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH0767050B2 JPH0767050B2 JP1262868A JP26286889A JPH0767050B2 JP H0767050 B2 JPH0767050 B2 JP H0767050B2 JP 1262868 A JP1262868 A JP 1262868A JP 26286889 A JP26286889 A JP 26286889A JP H0767050 B2 JPH0767050 B2 JP H0767050B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- bipolar transistor
- output terminal
- frequency mixing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、周波数変換回路に係り、例えばFM受信機のFM
受信信号を中間周波信号に変換するために使用される。
受信信号を中間周波信号に変換するために使用される。
（従来の技術） 従来、例えばFM受信機のFM受信信号を中間周波信号に変
換するために使用される周波数変換回路は、第３図乃至
第５図に示すように構成されている。
換するために使用される周波数変換回路は、第３図乃至
第５図に示すように構成されている。
第３図の回路において、31はFM受信信号（高周波信号）
と局部発振信号とを混合するための周波数混合回路であ
り、バイポーラ集積回路30に形成されている。32は周波
数混合回路31の出力から10.7MHzの中間周波成分を取り
出すための中間周波トランスであり、集積回路30の外部
でVcc電源端子34と周波数混合出力端子35との間に接続
されている。33は中間周波トランス32の２次側に接続さ
れた所望の選択度を得るためのセラミック・フィルタ
（中心周波数は10.7MHz）である。
と局部発振信号とを混合するための周波数混合回路であ
り、バイポーラ集積回路30に形成されている。32は周波
数混合回路31の出力から10.7MHzの中間周波成分を取り
出すための中間周波トランスであり、集積回路30の外部
でVcc電源端子34と周波数混合出力端子35との間に接続
されている。33は中間周波トランス32の２次側に接続さ
れた所望の選択度を得るためのセラミック・フィルタ
（中心周波数は10.7MHz）である。
なお、周波数混合回路31は、FM受信信号（高周波信号）
入力がベースに与えられる第１のNPNトランジスタQ11
と、直流バイアス電位がベースに与えられる第２のNPN
トランジスタQ12と、これらのNPNトランジスタQ11およ
びQ12のエミッタ相互間に接続された抵抗Ｒと、第１のN
PNトランジスタQ11のエミッタと接地電位GNDとの間に接
続されている第１の電流源1aと、第２のNPNトランジス
タQ12のエミッタとGNDとの間に接続されている第２の電
流源Ibと、Vcc電源端子34と第１のNPNトランジスタQ11
および第２のNPNトランジスタQ12の各コレクタとの間に
それぞれコレクタ・エミッタ間が接続された第３のNPN
トランジスタQ13および第４のNPNトランジスタQ14と、
第３のNPNトランジスタQ13とエミッタ相互が接続され、
第４のNPNトランジスタQ14とベース相互が接続され、コ
レクタが前記周波数混合出力端子35に接続された第５の
NPNトランジスタQ15と、第４のNPNトランジスタQ14とエ
ミッタ相互が接続され、第３のNPNトランジスタQ13とベ
ース相互が接続され、コレクタが周波数混合出力端子35
に接続された第６のNPNトランジスタQ16とからなり、第
３のNPNトランジスタQ13、第５のNPNトランジスタQ15の
各ベース間および第６のNPNトランジスタQ16、第４のNP
NトランジスタQ14の各ベース間に局部発振信号入力が与
えられている。
入力がベースに与えられる第１のNPNトランジスタQ11
と、直流バイアス電位がベースに与えられる第２のNPN
トランジスタQ12と、これらのNPNトランジスタQ11およ
びQ12のエミッタ相互間に接続された抵抗Ｒと、第１のN
PNトランジスタQ11のエミッタと接地電位GNDとの間に接
続されている第１の電流源1aと、第２のNPNトランジス
タQ12のエミッタとGNDとの間に接続されている第２の電
流源Ibと、Vcc電源端子34と第１のNPNトランジスタQ11
および第２のNPNトランジスタQ12の各コレクタとの間に
それぞれコレクタ・エミッタ間が接続された第３のNPN
トランジスタQ13および第４のNPNトランジスタQ14と、
第３のNPNトランジスタQ13とエミッタ相互が接続され、
第４のNPNトランジスタQ14とベース相互が接続され、コ
レクタが前記周波数混合出力端子35に接続された第５の
NPNトランジスタQ15と、第４のNPNトランジスタQ14とエ
ミッタ相互が接続され、第３のNPNトランジスタQ13とベ
ース相互が接続され、コレクタが周波数混合出力端子35
に接続された第６のNPNトランジスタQ16とからなり、第
３のNPNトランジスタQ13、第５のNPNトランジスタQ15の
各ベース間および第６のNPNトランジスタQ16、第４のNP
NトランジスタQ14の各ベース間に局部発振信号入力が与
えられている。
第３図の回路においては、中間周波トランス32の２次側
をセラミック・フィルタ33のインピーダンスと整合させ
るために、中間周波トランクス32と２次側コイルの巻数
比を小さくする必要があるので、中間周波変換利得を大
きくとることが困難であるという問題がある。
をセラミック・フィルタ33のインピーダンスと整合させ
るために、中間周波トランクス32と２次側コイルの巻数
比を小さくする必要があるので、中間周波変換利得を大
きくとることが困難であるという問題がある。
一方、第４図の回路においては、周波数混合回路41およ
びその出力側に接続されたインピーダンス変換用のエミ
ッタフォロワ42およびその出力側に一端側が接続された
抵抗43がボイポーラ集積回路40に形成されている。44は
Vcc電源端子、45は周波数混合回路41の出力端に接続さ
れた第１の周波数混合出力端子、46は抵抗43の他端側に
接続された第２の周波数混合出力端子である。47は周波
数混合回路41の出力中の10.7MHzの中間周波成分に同調
するLC同調回路からなる中間周波同調回路であり、集積
回路40の外部でVcc電源端子44と第１の周波数混合出力
端45との間に接続されている。48は集積回路40の外部で
第２の周波数混合出力端子46に接続された所望の選択度
を得るためのセラミック・フィルタである。
びその出力側に接続されたインピーダンス変換用のエミ
ッタフォロワ42およびその出力側に一端側が接続された
抵抗43がボイポーラ集積回路40に形成されている。44は
Vcc電源端子、45は周波数混合回路41の出力端に接続さ
れた第１の周波数混合出力端子、46は抵抗43の他端側に
接続された第２の周波数混合出力端子である。47は周波
数混合回路41の出力中の10.7MHzの中間周波成分に同調
するLC同調回路からなる中間周波同調回路であり、集積
回路40の外部でVcc電源端子44と第１の周波数混合出力
端45との間に接続されている。48は集積回路40の外部で
第２の周波数混合出力端子46に接続された所望の選択度
を得るためのセラミック・フィルタである。
第４図の回路においては、エミッタフロォア42によって
周波数混合回路41の出力インピーダンスとセラミック・
フィルタ48とのインピーダンス整合をとるので中間周波
変換利得を大きくとることが可能になる。しかし、エミ
ッタフォロア42は信号振幅制限作用を持たないので、セ
ラミック・フィルタ48の次段に接続される中間周波増幅
器（図示せず）に必要以上のレベルの中間周波信号を供
給するという問題がある。
周波数混合回路41の出力インピーダンスとセラミック・
フィルタ48とのインピーダンス整合をとるので中間周波
変換利得を大きくとることが可能になる。しかし、エミ
ッタフォロア42は信号振幅制限作用を持たないので、セ
ラミック・フィルタ48の次段に接続される中間周波増幅
器（図示せず）に必要以上のレベルの中間周波信号を供
給するという問題がある。
さらに、第５図の回路においては、周波数混合回路51お
よびその負荷側と出力側とに接続された抵抗52と中間周
波リミッタ53とがバイポーラ集積回路50に形成されてい
る。54はVcc電源端子、55は中間周波リミッタ53の出力
端に接続された周波数混合出力端子である。56は集積回
路50の外部で周波数混合出力端子55に接続された所望の
選択度を得るためのセラミック・フィルタである。
よびその負荷側と出力側とに接続された抵抗52と中間周
波リミッタ53とがバイポーラ集積回路50に形成されてい
る。54はVcc電源端子、55は中間周波リミッタ53の出力
端に接続された周波数混合出力端子である。56は集積回
路50の外部で周波数混合出力端子55に接続された所望の
選択度を得るためのセラミック・フィルタである。
第５図の回路においては、中間周波リミッタ53による信
号振幅制限作用によって、後段の中間周波増幅器に必要
以上のレベルの中間周波信号を供給することを防止する
ことが可能になる。しかし、周波数混合回路51の負荷側
に中間周波トランスあるいは中間周波同調回路が接続さ
れていないので、周波数混合回路51から発生する中間周
波信号以外の不要周波成分の信号を抑制できず、スプリ
アス特性が悪化するという問題がある。
号振幅制限作用によって、後段の中間周波増幅器に必要
以上のレベルの中間周波信号を供給することを防止する
ことが可能になる。しかし、周波数混合回路51の負荷側
に中間周波トランスあるいは中間周波同調回路が接続さ
れていないので、周波数混合回路51から発生する中間周
波信号以外の不要周波成分の信号を抑制できず、スプリ
アス特性が悪化するという問題がある。
（発明が解決しようとする課題） 上記したように従来の周波数変換回路は、周波数混合回
路の出力から中間周波トランスを介して中間周波信号を
取り出す場合には中間周波変換利得を大きくとることが
困難であり、周波数混合回路の出力からエミッタフォロ
アを介して中間周波信号を取出す場合には後段の中間周
波増幅器に必要以上のレベルの中間周波信号を供給する
ことになり、周波数混合回路の出力から中間周波リミッ
タを介して中間周波信号を取出す場合にはスプリアス特
性が悪化するという問題がある。
路の出力から中間周波トランスを介して中間周波信号を
取り出す場合には中間周波変換利得を大きくとることが
困難であり、周波数混合回路の出力からエミッタフォロ
アを介して中間周波信号を取出す場合には後段の中間周
波増幅器に必要以上のレベルの中間周波信号を供給する
ことになり、周波数混合回路の出力から中間周波リミッ
タを介して中間周波信号を取出す場合にはスプリアス特
性が悪化するという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、中間周波変換利得を大きくとることができ、
後段の中間周波増幅器に必要以上のレベルの中間周波信
号を供給することを防止でき、周波数混合回路から発生
する中間周波信号以外の不要周波数成分の信号を十分に
抑制することが可能になり、スプリアス特性の悪化を招
かない周波数混合回路を提供することにある。
の目的は、中間周波変換利得を大きくとることができ、
後段の中間周波増幅器に必要以上のレベルの中間周波信
号を供給することを防止でき、周波数混合回路から発生
する中間周波信号以外の不要周波数成分の信号を十分に
抑制することが可能になり、スプリアス特性の悪化を招
かない周波数混合回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の周波数混合回路は、半導体集積回路に形成され
た周波数混合回路およびこの出力側に接続されたインピ
ーダンス変換・信号振幅制限用の差動増幅回路を有し、
前記周波数混合回路の出力端および前記差動増幅回路の
出力端がそれぞれ対応して前記半導体集積回路の外部端
子である第１の周波数混合出力端子および第２の周波数
混合出力端子に接続されて成り、前記差動増幅器回路
は、前記周波数混合回路の出力端にベースが直流的に接
続された第１のバイポーラトランジスタと、この第１の
バイポーラトランジスタとエミッタ相互が直流的に接続
され、ベース電位は直流的には前記第１のバイポーラト
ランジスタのベース電位にほぼ等しいが交流的には接地
された第２のバイポーラトランジスタと、これらの第１
のバイポーラトランジスタおよび第２のバイポーラトラ
ンジスタの各エミッタの直流接続点に接続された電流源
と、前記第１のバイポーラトランジスタおよび第２のバ
イポーラトランジスタの少なくとも一方のコレクタと電
源電位との間に接続された負荷抵抗とを具備し、このコ
レクタから周波数混合出力を取出すことを特徴とする。
た周波数混合回路およびこの出力側に接続されたインピ
ーダンス変換・信号振幅制限用の差動増幅回路を有し、
前記周波数混合回路の出力端および前記差動増幅回路の
出力端がそれぞれ対応して前記半導体集積回路の外部端
子である第１の周波数混合出力端子および第２の周波数
混合出力端子に接続されて成り、前記差動増幅器回路
は、前記周波数混合回路の出力端にベースが直流的に接
続された第１のバイポーラトランジスタと、この第１の
バイポーラトランジスタとエミッタ相互が直流的に接続
され、ベース電位は直流的には前記第１のバイポーラト
ランジスタのベース電位にほぼ等しいが交流的には接地
された第２のバイポーラトランジスタと、これらの第１
のバイポーラトランジスタおよび第２のバイポーラトラ
ンジスタの各エミッタの直流接続点に接続された電流源
と、前記第１のバイポーラトランジスタおよび第２のバ
イポーラトランジスタの少なくとも一方のコレクタと電
源電位との間に接続された負荷抵抗とを具備し、このコ
レクタから周波数混合出力を取出すことを特徴とする。
（作 用） インピーダンス変換・信号振幅制限用の差動増幅回路に
よって、周波数混合回路の出力インピーダンスと次段の
中間周波フィルタとのインピーダンス整合をとるので中
間周波変換利得を大きくとることが可能になると共に、
後段の中間周波増幅器に必要以上のレベルの中間周波信
号を供給することを防止することが可能となる。
よって、周波数混合回路の出力インピーダンスと次段の
中間周波フィルタとのインピーダンス整合をとるので中
間周波変換利得を大きくとることが可能になると共に、
後段の中間周波増幅器に必要以上のレベルの中間周波信
号を供給することを防止することが可能となる。
また、周波数混合回路の負荷側に中間周波同調回路を接
続することにより、周波数混合回路から発生する中間周
波信号以外の不要周波数成分の信号を十分に抑制でき、
スプリアス特性の悪化を招くことはない。
続することにより、周波数混合回路から発生する中間周
波信号以外の不要周波数成分の信号を十分に抑制でき、
スプリアス特性の悪化を招くことはない。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、例えばFM受信機において、FM受信信号を中間
周波信号に変換するために使用される周波数混合回路を
示している。即ち、11はFM受信信号（高周波信号）と局
部発振信号とを混合する周波数混合回路、12は周波数混
合回路11の出力側に接続されているインピーダンス変換
・信号振幅制限用の差動増幅回路であり、これらはバイ
ポーラ集積回路10に形成されている。13はVcc電源端
子、14は周波数混合回路11の出力端に接続された第１の
周波数混合出力端子、15は差動増幅回路12の出力端に接
続された第２の周波数混合出力端子であり、これらは集
積回路10の外部端子である。16は周波数混合回路11の出
力中の10.7MHzの中間周波成分に同調するLC同調回路
（Ｌはコイル、Ｃは容量）からなる中間周波同調回路で
あり、集積回路10の外部でVcc電源端子13と第１の周波
数混合出力端子14との間に接続されている。17は集積回
路10の外部で第２の周波数混合出力端子15に接続された
所望の選択度を得るための中間周波フィルタ、例えばセ
ラミック・フィルタ（中心周波数は10.7MHz）であり、
このセラミック・フィルタ17の次段には中間周波増幅器
（図示せず）が接続されている。
周波信号に変換するために使用される周波数混合回路を
示している。即ち、11はFM受信信号（高周波信号）と局
部発振信号とを混合する周波数混合回路、12は周波数混
合回路11の出力側に接続されているインピーダンス変換
・信号振幅制限用の差動増幅回路であり、これらはバイ
ポーラ集積回路10に形成されている。13はVcc電源端
子、14は周波数混合回路11の出力端に接続された第１の
周波数混合出力端子、15は差動増幅回路12の出力端に接
続された第２の周波数混合出力端子であり、これらは集
積回路10の外部端子である。16は周波数混合回路11の出
力中の10.7MHzの中間周波成分に同調するLC同調回路
（Ｌはコイル、Ｃは容量）からなる中間周波同調回路で
あり、集積回路10の外部でVcc電源端子13と第１の周波
数混合出力端子14との間に接続されている。17は集積回
路10の外部で第２の周波数混合出力端子15に接続された
所望の選択度を得るための中間周波フィルタ、例えばセ
ラミック・フィルタ（中心周波数は10.7MHz）であり、
このセラミック・フィルタ17の次段には中間周波増幅器
（図示せず）が接続されている。
周波数混合回路11の構成は、例えば第３図中に示した周
波数混合回路31と同様である。また、差動増幅回路12
は、周波数混合回路11の出力端にベースが直流的に接続
された第１のNPNトランジスタQ1と、この第１のNPNトラ
ンジスタQ1とエミッタ相互が直流的に接続され、ベース
がVcc電源端子13に接続された第２のNPNトランジスタQ2
と、これらの第１のNPNトランジスタQ1および第２のNPN
トランジスタQ2の各エミッタの直流接続点と接地電位GN
Dとの間に接続された電流源Ｉとを具備し、第１のNPNト
ランジスタQ1および第２のNPNトランジスタQ2の少なく
とも一方のコレクタから周波数混合出力を取出すように
構成されている。本例では、第１のNPNトランジスタQ1
のコレクタがVcc電源端子13に接続され、第２のNPNトラ
ンジスタQ2のコレクタとVcc電源端子13との間に負荷抵
抗RLが接続され、このコレクタが第２の周波数混合出力
端子15に接続されている。
波数混合回路31と同様である。また、差動増幅回路12
は、周波数混合回路11の出力端にベースが直流的に接続
された第１のNPNトランジスタQ1と、この第１のNPNトラ
ンジスタQ1とエミッタ相互が直流的に接続され、ベース
がVcc電源端子13に接続された第２のNPNトランジスタQ2
と、これらの第１のNPNトランジスタQ1および第２のNPN
トランジスタQ2の各エミッタの直流接続点と接地電位GN
Dとの間に接続された電流源Ｉとを具備し、第１のNPNト
ランジスタQ1および第２のNPNトランジスタQ2の少なく
とも一方のコレクタから周波数混合出力を取出すように
構成されている。本例では、第１のNPNトランジスタQ1
のコレクタがVcc電源端子13に接続され、第２のNPNトラ
ンジスタQ2のコレクタとVcc電源端子13との間に負荷抵
抗RLが接続され、このコレクタが第２の周波数混合出力
端子15に接続されている。
第２のNPNトランジスタQ2のベース電位は、直流的には
上記第１のNPNトランジスタQ1のベース電位（LC同調回
路16のコイルＬを介してVcc電位が与えられている。）
にほぼ等しいが、交流的には接地されている。また、負
荷抵抗RLは、前記セラミック・フィルタ17の入力抵抗に
ほぼ等しく設定されている。
上記第１のNPNトランジスタQ1のベース電位（LC同調回
路16のコイルＬを介してVcc電位が与えられている。）
にほぼ等しいが、交流的には接地されている。また、負
荷抵抗RLは、前記セラミック・フィルタ17の入力抵抗に
ほぼ等しく設定されている。
周波数混合回路においては、インピーダンス変換・信号
振幅制限用の差動増幅回路12によって、周波数混合回路
11の出力インピーダンスと次段のセラミック・フィルタ
17とのインピーダンス整合をとるので中間周波変換利得
を大きくとることが可能になると共に、後段の中間周波
増幅器に必要以上のレベルの中間周波信号を供給するこ
とを防止することが可能になる。この場合、電流源Ｉの
電流値により差動増幅回路12の利得を決定し、中間周波
変換利得を設定することができる。
振幅制限用の差動増幅回路12によって、周波数混合回路
11の出力インピーダンスと次段のセラミック・フィルタ
17とのインピーダンス整合をとるので中間周波変換利得
を大きくとることが可能になると共に、後段の中間周波
増幅器に必要以上のレベルの中間周波信号を供給するこ
とを防止することが可能になる。この場合、電流源Ｉの
電流値により差動増幅回路12の利得を決定し、中間周波
変換利得を設定することができる。
また、周波数混合回路11の負荷側に中間周波同調回路16
が接続されているので、周波数混合回路11から発生する
中間周波信号以外の不要周波数成分の信号を十分に抑制
でき、スプリアス特性の悪化を招くことはない。
が接続されているので、周波数混合回路11から発生する
中間周波信号以外の不要周波数成分の信号を十分に抑制
でき、スプリアス特性の悪化を招くことはない。
また、集積回路10の周波数混合出力端子14、15は、従来
例の第３図あるいは第５図の回路と比較して１個多い
が、従来例の第４図の回路と同数である。
例の第３図あるいは第５図の回路と比較して１個多い
が、従来例の第４図の回路と同数である。
第２図は、第１図の周波数変換回路の変形例を示してお
り、差動増幅回路12の利得を変えるために、第１のNPN
トランジスタQ1および第２のNPNトランジスタQ2の各エ
ミッタに抵抗R1、R2を挿入し、差動増幅回路12の入力イ
ンピーダンスを高めると共にダイナミックレンジを大き
くするために、第３のNPNトランジスタQ3および抵抗R3
からなる第１のエミッタフォロアを第１のNPNトランジ
スタQ1の入力側に挿入し、第４のNPNトランジスタQ4お
よび抵抗R4からなる第２のエミッタフォロアを第２のNP
NトランジスタQ2の入力側に挿入している。
り、差動増幅回路12の利得を変えるために、第１のNPN
トランジスタQ1および第２のNPNトランジスタQ2の各エ
ミッタに抵抗R1、R2を挿入し、差動増幅回路12の入力イ
ンピーダンスを高めると共にダイナミックレンジを大き
くするために、第３のNPNトランジスタQ3および抵抗R3
からなる第１のエミッタフォロアを第１のNPNトランジ
スタQ1の入力側に挿入し、第４のNPNトランジスタQ4お
よび抵抗R4からなる第２のエミッタフォロアを第２のNP
NトランジスタQ2の入力側に挿入している。
第２図の周波数混合回路によれば、第１図の周波数混合
回路と同様の効果が得られるほか、特性が向上すると共
に中間周波変換利得の設定が容易になる。
回路と同様の効果が得られるほか、特性が向上すると共
に中間周波変換利得の設定が容易になる。
［発明の効果］ 上述したように本発明の周波数変換回路によれば、周波
数混合回路の出力側に接続された差動増幅回路によっ
て、周波数混合回路の出力インピーダンスと次段の中間
周波フィルタとのインピーダンス整合をとるので中間周
波変換利得を大きくとることが可能になると共に、後段
の中間周波増幅器に必要以上のレベルの中間周波信号を
供給することを防止することが可能になる。また、周波
数混合回路の負荷側に中間周波同調回路を接続すること
により、周波数混合回路から発生する中間周波信号以外
の不要周波数成分の信号を十分に抑制することが可能に
なり、スプリアス特性の悪化を招くことはない。従っ
て、本発明の周波数変換回路はFM受信機等に採用して極
めて有効である。
数混合回路の出力側に接続された差動増幅回路によっ
て、周波数混合回路の出力インピーダンスと次段の中間
周波フィルタとのインピーダンス整合をとるので中間周
波変換利得を大きくとることが可能になると共に、後段
の中間周波増幅器に必要以上のレベルの中間周波信号を
供給することを防止することが可能になる。また、周波
数混合回路の負荷側に中間周波同調回路を接続すること
により、周波数混合回路から発生する中間周波信号以外
の不要周波数成分の信号を十分に抑制することが可能に
なり、スプリアス特性の悪化を招くことはない。従っ
て、本発明の周波数変換回路はFM受信機等に採用して極
めて有効である。
第１図は本発明の周波数変換回路の一実施例を示す回路
図、第２図は第１図の周波数変換回路の変形例を示す回
路図、第３図乃至第５図はそれぞれ従来の周波数変換回
路を示す回路図である。 10……バイポーラ集積回路、11……周波数混合回路、12
……インピーダンス変換・信号振幅制限用の差動増幅回
路、13……Vcc電源端子、14,15……周波数混合出力端
子、16……中間周波同調回路、17……中間周波フィル
タ、Q1,Q2……NPNトランジスタ、Ｉ……電流源、RL……
負荷抵抗。
図、第２図は第１図の周波数変換回路の変形例を示す回
路図、第３図乃至第５図はそれぞれ従来の周波数変換回
路を示す回路図である。 10……バイポーラ集積回路、11……周波数混合回路、12
……インピーダンス変換・信号振幅制限用の差動増幅回
路、13……Vcc電源端子、14,15……周波数混合出力端
子、16……中間周波同調回路、17……中間周波フィル
タ、Q1,Q2……NPNトランジスタ、Ｉ……電流源、RL……
負荷抵抗。
Claims (3)
- 【請求項１】半導体集積回路に形成された周波数混合回
路およびこの出力側に接続されたインピーダンス変換・
信号振幅制限用の差動増幅回路を有し、前記周波数混合
回路の出力端および前記差動増幅回路の出力端がそれぞ
れ対応して前記半導体集積回路の外部端子である第１の
周波数混合出力端子および第２の周波数混合出力端子に
接続されて成り、前記差動増幅器回路は、前記周波数混
合回路の出力端にベースが直流的に接続された第１のバ
イポーラトランジスタと、この第１のバイポーラトラン
ジスタとエミッタ相互が直流的に接続され、ベース電位
は直流的には前記第１のバイポーラトランジスタのベー
ス電位にほぼ等しいが交流的には接地された第２のバイ
ポーラトランジスタと、これらの第１のバイポーラトラ
ンジスタおよび第２のバイポーラトランジスタの各エミ
ッタの直流接続点に接続された電流源と、前記第１のバ
イポーラトランジスタおよび第２のバイポーラトランジ
スタの少なくとも一方のコレクタと電源電位との間に接
続された負荷抵抗とを具備し、このコレクタから周波数
混合出力を取出すことを特徴とする周波数変換回路。 - 【請求項２】前記半導体集積回路の外部で、前記第１の
周波数混合出力端子と電源との間にLC同調回路からなる
中間周波同調回路が接続されると共に前記第２の周波数
混合出力端子に中間周波フィルタが接続されていること
を特徴とする請求項１記載の周波数変換回路。 - 【請求項３】前記差動増幅回路は、前記第１のバイポー
ラトランジスタのエミッタと前記電流源との間に設けら
れる第１の負荷素子と、前記第２のバイポーラトランジ
スタのエミッタと前記電流源との間に設けられる第２の
負荷素子と、前記第１のバイポーラトランジスタのベー
スに接続される第１のエミッタフォロア回路と、前記第
２のバイポーラトランジスタのベースに接続される第２
のエミッタフォロア回路とを更に具備し、前記第1,第２
の負荷素子の抵抗値に応じて前記差動増幅回路の利得を
変え、前記第1,第２のエミッタフォロア回路で入力イン
ピーダンスを大きくすると共にダイナミックレンジを大
きくすることを特徴とする請求項１または２記載の周波
数変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1262868A JPH0767050B2 (ja) | 1989-10-11 | 1989-10-11 | 周波数変換回路 |
| US07/688,611 US5222016A (en) | 1989-10-11 | 1990-10-08 | Frequency converter |
| KR1019900016085A KR940011022B1 (ko) | 1989-10-11 | 1990-10-11 | 주파수변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1262868A JPH0767050B2 (ja) | 1989-10-11 | 1989-10-11 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03125507A JPH03125507A (ja) | 1991-05-28 |
| JPH0767050B2 true JPH0767050B2 (ja) | 1995-07-19 |
Family
ID=17381746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1262868A Expired - Lifetime JPH0767050B2 (ja) | 1989-10-11 | 1989-10-11 | 周波数変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5222016A (ja) |
| JP (1) | JPH0767050B2 (ja) |
| KR (1) | KR940011022B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742897A (en) * | 1995-11-06 | 1998-04-21 | Ford Global Technologies, Inc. | Matching transformer for dual-band radio receiver |
| US5920810A (en) * | 1997-05-05 | 1999-07-06 | Motorola, Inc. | Multiplier and method for mixing signals |
| US8001048B2 (en) * | 1997-08-15 | 2011-08-16 | Masi Larry A | Non-cash transaction incentive and commission distribution system |
| US7092692B2 (en) * | 2003-03-31 | 2006-08-15 | Agency For Science, Technology And Research | Threshold voltage (Vth), power supply (VDD), and temperature compensation bias circuit for CMOS passive mixer |
| TW200847557A (en) * | 2007-05-21 | 2008-12-01 | sheng-xing Liao | Carrier for receptacles |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288405A (ja) * | 1985-10-14 | 1987-04-22 | Sony Corp | Ｒｆコンバ−タ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919413A (ja) * | 1982-07-22 | 1984-01-31 | Mitsubishi Electric Corp | 平衡変調器 |
| JPS6133516A (ja) * | 1984-07-26 | 1986-02-17 | Ricoh Co Ltd | 安定化電源 |
| DE3509327A1 (de) * | 1985-03-15 | 1986-09-25 | Telefunken electronic GmbH, 7100 Heilbronn | Dynamischer frequenzteiler mit mischstufe und verstaerker |
| JPH0640604B2 (ja) * | 1985-05-20 | 1994-05-25 | 松下電器産業株式会社 | 周波数変換回路 |
| IT1213446B (it) * | 1986-12-31 | 1989-12-20 | Sgs Microelettronica Spa | Circuito integrato di accopiamento tra un modulatore ed un filtro ceramico per ricevitori in modulazione di ampiezza. |
| JPS6411404A (en) * | 1987-07-03 | 1989-01-17 | Nippon Telegraph & Telephone | Double balance type mixer circuit |
-
1989
- 1989-10-11 JP JP1262868A patent/JPH0767050B2/ja not_active Expired - Lifetime
-
1990
- 1990-10-08 US US07/688,611 patent/US5222016A/en not_active Expired - Fee Related
- 1990-10-11 KR KR1019900016085A patent/KR940011022B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6288405A (ja) * | 1985-10-14 | 1987-04-22 | Sony Corp | Ｒｆコンバ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5222016A (en) | 1993-06-22 |
| KR910008936A (ko) | 1991-05-31 |
| JPH03125507A (ja) | 1991-05-28 |
| KR940011022B1 (ko) | 1994-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080573A (en) | Balanced mixer using complementary devices | |
| US4937516A (en) | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter | |
| US4058771A (en) | Double-balanced frequency converter | |
| US4461042A (en) | Transistor balanced mixer | |
| GB2107947A (en) | Improvements in or relating to transistor mixer and amplifier input stages for radio receivers | |
| US5365192A (en) | AC-coupled single-ended or differential-input radio frequency amplifier integrated circuit | |
| JPH0728180B2 (ja) | 増幅器 | |
| US5717363A (en) | Oscillation circuit and oscillation method | |
| JP2687059B2 (ja) | ミクサー | |
| US4194158A (en) | Integrated front end circuit for VHF receiver | |
| JPH0767050B2 (ja) | 周波数変換回路 | |
| US3949306A (en) | High frequency amplifier with frequency conversion | |
| US3555303A (en) | Frequency converter circuit | |
| US4313221A (en) | Mixer/oscillator circuit | |
| US3886467A (en) | High frequency amplifier | |
| US4264867A (en) | Demodulator circuit for frequency-modulated signal | |
| GB2151424A (en) | Mixer | |
| US5691670A (en) | Integrated microwave-silicon component | |
| JP2844664B2 (ja) | 差動増幅回路 | |
| US4037167A (en) | Automatic gain control amplifier | |
| JPH0238522Y2 (ja) | ||
| JPH0724827Y2 (ja) | Ｕｈｆチューナの混合回路 | |
| JPH046274Y2 (ja) | ||
| JPH0640604B2 (ja) | 周波数変換回路 | |
| JPS6241443Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 15 |