JPH0767013B2 - Electronic circuit parts - Google Patents

Electronic circuit parts

Info

Publication number
JPH0767013B2
JPH0767013B2 JP61314249A JP31424986A JPH0767013B2 JP H0767013 B2 JPH0767013 B2 JP H0767013B2 JP 61314249 A JP61314249 A JP 61314249A JP 31424986 A JP31424986 A JP 31424986A JP H0767013 B2 JPH0767013 B2 JP H0767013B2
Authority
JP
Japan
Prior art keywords
polyimide resin
layer
electronic circuit
wiring
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61314249A
Other languages
Japanese (ja)
Other versions
JPS63164494A (en
Inventor
義博 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP61314249A priority Critical patent/JPH0767013B2/en
Publication of JPS63164494A publication Critical patent/JPS63164494A/en
Publication of JPH0767013B2 publication Critical patent/JPH0767013B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • H05K1/0346Organic insulating material consisting of one material containing N
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146By vapour deposition

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Details Of Resistors (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば集積回路(IC)などが実装される電
子回路用基板や、たとえば半導体集積回路素子が格納さ
れるパッケージなどに好適に用いられる電子回路部品に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit board on which, for example, an integrated circuit (IC) or the like is mounted, or an electronic device preferably used for a package in which a semiconductor integrated circuit element is stored, for example. Regarding circuit parts.

従来技術 近年、回路配線基板などにおいて、形成されている回路
配線の微細化、高密度化がますます向上しており、この
ためこのような需要に答える回路配線基板の製造技術が
開発されている。
2. Description of the Related Art In recent years, in circuit wiring boards and the like, the miniaturization and high density of the circuit wiring formed have been improved more and more. Therefore, the circuit wiring board manufacturing technology has been developed to meet such demand. .

このような回路配線基板を製造する第1の従来の技術と
しては、たとえばアルミナ系セラミクスなどから成る基
材上に、たとえばモリブデンやタングステンなど高溶点
金属材料をスクリーン印刷した後、これをたとえば1500
℃程度の温度で焼付け加工する技術が知られている。
As a first conventional technique for manufacturing such a circuit wiring board, a high melting point metal material such as molybdenum or tungsten is screen-printed on a base material made of, for example, alumina-based ceramics, and then, for example, 1500
A technique for baking at a temperature of about ℃ is known.

このような従来技術では、回路配線を形成するにあたっ
てスクリーン印刷技術を用いるため、回路配線の幅とし
て少なくとも100μm程度を必要とし、したがってこの
ような回路配線基板の微細化および高密度化に制限が課
されてしまうという問題点がある。また本従来技術の他
の問題点として、基材に用いるセラミクスは、誘電率が
たとえば10程度とむやみに高く、回路中の抵抗分とあい
まって信号の高速伝播が困難となり、このような従来技
術を用いて構成される電子回路などの高速動作が不可能
となってしまうという問題点があった。
In such a conventional technique, since the screen printing technique is used to form the circuit wiring, the width of the circuit wiring is required to be at least about 100 μm, and therefore, there is a limitation on miniaturization and high density of the circuit wiring board. There is a problem that it will be done. Another problem with this conventional technique is that the ceramics used for the base material have an extremely high dielectric constant of, for example, about 10, making high-speed signal propagation difficult due to the resistance in the circuit. There is a problem in that high-speed operation of an electronic circuit or the like configured using is impossible.

このような問題点を解決するめための第2の従来技術と
して、たとえばセラミクスなどの基材上にポリイミド膜
を形成し、その上に金属材料を蒸着し、その後にエッチ
ングして所望のパターンの回路配線を形成し、この工程
を繰返して1層または多層の回路配線基板を形成する技
術が用いられている。
As a second conventional technique for solving such a problem, for example, a polyimide film is formed on a base material such as ceramics, a metal material is vapor-deposited on the polyimide film, and thereafter, a circuit having a desired pattern is formed by etching. A technique is used in which wiring is formed and this step is repeated to form a single-layer or multilayer circuit wiring board.

このような従来技術では、前述した第1の従来技術と比
較し、回路配線の幅が25μm程度と狭くでき、回路配線
基板などの微細化、高密度化を向上できる利点がある。
また回路配線相互の電気的絶縁を実現するポリイミド膜
はその誘電率が3〜3.5と比較的小さく、したがって第
1の従来技術を用いる場合よりも信号の伝播速度を増大
でき、構成される電子回路の処理速度を向上できる。
Compared with the above-mentioned first conventional technique, such a conventional technique has an advantage that the width of the circuit wiring can be narrowed to about 25 μm, and miniaturization and high density of the circuit wiring board can be improved.
Further, the polyimide film that realizes electrical insulation between circuit wirings has a relatively small dielectric constant of 3 to 3.5, so that the signal propagation speed can be increased as compared with the case where the first conventional technique is used, and an electronic circuit configured. The processing speed of can be improved.

また、たとえば集積回路(IC)や大規模集積回路(LS
I)、ハイブリッド集積回路などが実装される電子回路
用基板において、導電体層とその層間絶縁膜や保護膜と
からなる構成もしくは、たとえば半導体集積回路素子な
どが格納されるパッケージなどに、ポリイミド樹脂上に
回路配線として金属薄膜を形成する技術が広く用いられ
ている。ポリイミド樹脂は、電気絶縁性の観点からはポ
リマの中では比較的高い耐熱性と低誘電率とを有してお
り、蒸着、メッキなどの各種加工処理に広い耐性を有す
ることが知られている。
In addition, for example, integrated circuits (ICs) and large scale integrated circuits (LS
I), in an electronic circuit board on which a hybrid integrated circuit or the like is mounted, a polyimide resin is used for a structure including a conductor layer and its interlayer insulating film or a protective film, or for a package in which, for example, a semiconductor integrated circuit element is stored. A technique of forming a metal thin film on the wiring as a circuit wiring is widely used. Polyimide resin has relatively high heat resistance and low dielectric constant among polymers from the viewpoint of electrical insulation, and is known to have wide resistance to various processing such as vapor deposition and plating. .

一方、このような第2の従来技術においては、ポリイミ
ド樹脂被膜と回路配線との密着強度の信頼性がむやみに
低いという問題点がある。この問題点の指摘は、後述の
実施例の項目において、本件発明と対比される比較例に
関する実験結果として詳述するが、以下に概略を示す。
たとえばクロム、モリブデン、チタンなどの金属材料か
ら成る回路配線は、150℃での高温放置試験において、
この回路配線金属の酸化により、100時間程度放置した
状態では、ポリイミド樹脂−回路配線金属間の密着強度
が、5kg/mm2から1kg/mm2程度に低下してしまうことが確
認された。
On the other hand, such a second conventional technique has a problem that the reliability of the adhesion strength between the polyimide resin film and the circuit wiring is unduly low. The indication of this problem will be described in detail in the section of Examples to be described later as experimental results regarding comparative examples to be compared with the present invention, but the outline thereof will be given below.
For example, circuit wiring made of metal materials such as chromium, molybdenum, titanium, etc.
It was confirmed that due to the oxidation of the circuit wiring metal, the adhesion strength between the polyimide resin and the circuit wiring metal was reduced from 5 kg / mm 2 to 1 kg / mm 2 after being left for about 100 hours.

すなわち従来、一般に用いられているポリイミド樹脂
は、一般式、 で示され、官能基R1は、たとえば、 のいずれかであって、官能基R2は、たとえば である。その典型例として、下記の構造式のポリイミド
樹脂が一般的に用いられている。
That is, conventionally, generally used polyimide resin, the general formula, And the functional group R1 is, for example, And the functional group R2 is, for example, Is. As a typical example, a polyimide resin having the following structural formula is generally used.

上記に示した従来から用いられている種類の官能基は電
子供与性であり、このような官能基と金属原子との結合
状態が熱的に不安定なことに起因して、上述のような事
態が発生している。
The conventionally used types of functional groups shown above are electron-donating, and due to the thermally unstable bond state between such functional groups and metal atoms, Things are happening.

すなわち、ポリイミド樹脂と金属とは、金属の外殻電子
がポリイミド樹脂のカルボニル基部分に供与されて形成
される、 −C−O−金属、または−C−金属 なる化学結合によって密着している。従来のポリイミド
樹脂では、 構造の電子密度が低い事実が、本件発明者によって確認
された。この事実は、XPS(X−ray Photoelectron Spe
ctroscope(ESCA))分析によって確認された。
That is, the polyimide resin and the metal are in close contact with each other by a chemical bond of —C—O— metal or —C—metal, which is formed by donating outer shell electrons of the metal to the carbonyl group portion of the polyimide resin. With conventional polyimide resin, The fact that the electron density of the structure is low was confirmed by the present inventors. This fact is due to the fact that XPS (X-ray Photoelectron Spe
Confirmed by ctroscope (ESCA) analysis.

上述したような回路配線用基板の製造工程では、フォト
リソグラフィ工程およびポリイミド前駆体をポリイミド
構造とするためのキュア工程が採用されており、これら
には種々の熱処理工程が含まれている。また半導体集積
回路素子をパッケージする工程にも熱処理工程が含まれ
ており、また製品となった集積回路の動作時にも発熱現
象がみられる。したがってこのような熱環境下で前述し
たようなポリイミド樹脂と回路配線などの金属層との密
着強度の劣化が発生すると、回路配線の断線や半導体集
積回路素子のパッケージからの剥離などが発生するとい
う重大な事態となってしまう。
In the manufacturing process of the circuit wiring substrate as described above, a photolithography process and a curing process for forming a polyimide precursor into a polyimide structure are adopted, and these include various heat treatment processes. Further, the heat treatment step is included in the step of packaging the semiconductor integrated circuit element, and a heat generation phenomenon is observed during the operation of the integrated circuit as a product. Therefore, when the adhesion strength between the polyimide resin and the metal layer such as the circuit wiring is deteriorated under such a thermal environment, the circuit wiring is broken or the semiconductor integrated circuit element is peeled from the package. It will be a serious situation.

発明が解決しようとする問題点 本発明は、上述の問題点に鑑みてなされたものであっ
て、ポリイミド樹脂と金属薄膜との密着強度に関する信
頼性を格段に向上し、熱環境下であってもこの信頼性が
格段に向上された電子回路部品を提供とすることを目的
とする。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention The present invention has been made in view of the above-described problems, and significantly improves the reliability of the adhesion strength between a polyimide resin and a metal thin film, and is a thermal environment. Another object of the present invention is to provide an electronic circuit component whose reliability is significantly improved.

問題点を解決するための手段 本発明は、基材表面に形成されたポリイミド樹脂上に金
属薄膜を形成して成る電子回路部品において、 ポリイミド樹脂は、一般式、 で表わされる種類が選らばれ、 官能基R1,R2の少なくとも1つは電子吸引性基が選ばれ
ることを特徴とする電子回路部品である。
Means for Solving the Problems The present invention is an electronic circuit component formed by forming a metal thin film on a polyimide resin formed on the surface of a base material, wherein the polyimide resin is represented by the general formula: Is selected, and at least one of the functional groups R1 and R2 is an electron-withdrawing group, which is an electronic circuit component.

本発明の好ましい実施態様は、上記電子吸引性基は一般
式、 で表わされる種類から選ばれるようにしたことを特徴と
する。
In a preferred embodiment of the present invention, the electron-withdrawing group is represented by the general formula: It is characterized by being selected from the types represented by.

他の好ましい実施態様は、上記金属薄膜の少なくともポ
リイミド樹脂に接触する表面は、モリブデン(Mo)、ク
ロム(Cr)、チタン(Ti)、タングステン(W)の少な
くとも1種の単体、もしくはそれらの2種またはそれ以
上の種類の合金から成ることを特徴とする。
In another preferred embodiment, at least the surface of the metal thin film in contact with the polyimide resin is at least one of molybdenum (Mo), chromium (Cr), titanium (Ti), and tungsten (W), or two of them. It is characterized by being composed of one or more kinds of alloys.

さらに他の好ましい実施態様は、基材材料として、セラ
ミクス、ガラス、金属の少なくともいずれか一つが選ば
れることを特徴とする。
Still another preferred embodiment is characterized in that at least one of ceramics, glass, and metal is selected as the base material.

さらに他の好ましい実施態様は、ポリイミド樹脂層は、
層厚2〜50μmに形成されることを特徴とする。
Yet another preferred embodiment, the polyimide resin layer,
It is characterized in that it is formed in a layer thickness of 2 to 50 μm.

さらに他の好ましい実施態様は、金属薄膜は膜厚250〜4
000Åに形成されることを特徴とする。
In yet another preferred embodiment, the metal thin film has a thickness of 250-4.
It is characterized by being formed in 000Å.

さらに他の好ましい実施態様は、金属薄膜のポリイミド
樹脂層と接触しない部分はアルミニウム(Al)、銅(C
u)、金(Au)の少なくともいずれか一つが選ばれるこ
とを特徴とする。
In yet another preferred embodiment, the portion of the metal thin film that does not contact the polyimide resin layer is aluminum (Al), copper (C
At least one of u) and gold (Au) is selected.

作 用 本発明に従えば、電子回路部品を構成する基材表面にポ
リイミド樹脂層を形成し、その層上に金属薄膜を形成す
る。このときポリイミド樹脂は、下記一般式、 で表わされる種類が選ばれる。また上記構造式において
官能基R1,R2の少なくとも1つを電子吸引性基に選ぶ。
Operation According to the present invention, the polyimide resin layer is formed on the surface of the base material forming the electronic circuit component, and the metal thin film is formed on the layer. At this time, the polyimide resin has the following general formula, The type represented by is selected. Further, in the above structural formula, at least one of the functional groups R1 and R2 is selected as an electron-withdrawing group.

このように電子吸引性基に選ばれた官能基R1,R2を有す
るポリイミド樹脂において、上記一般構造式の 構造部分における電子密度が低いことが、本件発明者に
よって確認された。これはXPS(X−ray Photoelectron
Spectroscope(ESCA))分析法によって確認された。
このような場合、ポリイミド樹脂の前記第2式に示され
る構造部分が、ポリイミド樹脂層上に形成される金属薄
膜の金属原子から電子を受取り易くなり、このためポリ
イミド樹脂と金属とは、金属の外殻電子がポリイミドの
カルボニル基に供与されて形成される ≡C−O−M 構造または、 ≡C−M 構造の化学結合において、結合エネルギが従来技術の項
で述べた官能基を有するポリイミド樹脂より格段に高く
なる。したがって高温の酸素雰囲気中であっても、ポリ
イミド樹脂と金属との結合は切断されず、密着強度に関
する信頼性が飛躍に向上される。
Thus, in the polyimide resin having the functional groups R1 and R2 selected as the electron-withdrawing group, the above general structural formula It was confirmed by the present inventors that the electron density in the structure portion is low. This is XPS (X-ray Photoelectron
Confirmed by Spectroscope (ESCA) analysis method.
In such a case, the structural portion of the polyimide resin represented by the second formula easily receives electrons from the metal atoms of the metal thin film formed on the polyimide resin layer. Therefore, the polyimide resin and the metal are A polyimide resin having a ≡C-O-M structure or a ≡C-M structure chemical bond formed by the outer shell electron being donated to the carbonyl group of the polyimide, and the bond energy having the functional group described in the section of the prior art. It will be much higher. Therefore, even in a high-temperature oxygen atmosphere, the bond between the polyimide resin and the metal is not broken, and the reliability of the adhesion strength is dramatically improved.

上記第1式に示す本発明に用いられるポリイミド樹脂の
構造において、官能基R1,R2の少なくとも1つは、下記
の一般式で示される電子吸引性基 の中から選ばれる。
In the structure of the polyimide resin used in the present invention represented by the first formula, at least one of the functional groups R1 and R2 is an electron-withdrawing group represented by the following general formula. Chosen from among.

またポリイミド樹脂層上に形成される金属薄膜におい
て、少なくともポリイミド樹脂層に接触する表面はモリ
ブデン(Mo)、クロム(Cr)、チタン(Ti)、タングス
テン(W)の少なくとも1種類の単体もしくは、それら
の2種またはそれ以上の合金から形成される。このよう
な種類の金属は前記金属薄膜においてポリイミド樹脂層
と接触しない分を構成するアルミニウム(Al)、銅(C
u)、金(Au)よりも、前記ポリイミド樹脂層への密着
強度が大きいことが確認されている。
Further, in the metal thin film formed on the polyimide resin layer, at least the surface in contact with the polyimide resin layer is at least one of molybdenum (Mo), chromium (Cr), titanium (Ti), and tungsten (W), or the like. It is formed from an alloy of two or more of Such a kind of metal constitutes aluminum (Al), copper (C
It has been confirmed that the adhesion strength to the polyimide resin layer is higher than that of u) and gold (Au).

このポリイミド樹脂層は後述するポリイミド樹脂前駆体
を用い、これをいわゆるスピンナ法またはスプレー法な
どによって基材表面に塗布し、300℃〜400℃で熱処理を
行なうことにより、ポリイミド構造を有する2〜50μm
の膜厚を形成する。次いで、ホトリソグラフィ技術など
により多層構造とする場合の接続用スルーホールなどを
形成する。
This polyimide resin layer uses a polyimide resin precursor described later, is applied to the surface of the substrate by the so-called spinner method or spray method, and by heat treatment at 300 ℃ ~ 400 ℃, having a polyimide structure 2 ~ 50μm
To form a film thickness of. Next, through holes for connection in the case of forming a multilayer structure are formed by photolithography or the like.

この上に形成される金属薄膜はスパッタリング法、イオ
ンプレーティング法などを用いて、ポリイミド樹脂層上
に塗布され、ホトリソグラフィ技術によりエッチングさ
れ、この際マスクとして用いられているホトレジスト層
を剥離除去することにより、所望の回路配線パターンを
実現する。このような工程を繰返すことにより、多層配
線回路基板を実現することができる。
The metal thin film formed on this is applied on the polyimide resin layer by using a sputtering method, an ion plating method or the like, and is etched by the photolithography technique. At this time, the photoresist layer used as a mask is peeled and removed. As a result, a desired circuit wiring pattern is realized. By repeating such steps, a multilayer wiring circuit board can be realized.

実施例 (I)回路基板1の製造工程 第1図は本発明の一実施例の多層配線回路基板(以下、
回路基板と略す)1の断面図である。第1図を参照し
て、回路基板1は、たとえばスラミクス材料から成る絶
縁基板2上に、後述するような構造を有する第1配線層
3が形成されており、その上に形成されたポリイミド樹
脂層4のスルーホール5を介して、第2配線層6と所望
の位置で接続される。この第2配線層6と第1配線層3
とは、ポリイミド樹脂層4によって基本的には絶縁され
ている。
Example (I) Manufacturing process of circuit board 1 FIG. 1 shows a multilayer wiring circuit board (hereinafter, referred to as an embodiment of the present invention).
2 is a cross-sectional view of a circuit board 1). Referring to FIG. 1, a circuit board 1 includes an insulating substrate 2 made of, for example, a slurry material, on which a first wiring layer 3 having a structure described below is formed, and a polyimide resin formed on the first wiring layer 3. It is connected to the second wiring layer 6 at a desired position through the through hole 5 of the layer 4. The second wiring layer 6 and the first wiring layer 3
Are basically insulated by the polyimide resin layer 4.

またこの第2配線層6上にポリイミド樹脂層7を形成
し、このポリイミド樹脂層7のスルーホール8を介し
て、第3配線層9が所望の位置で第2配線層6と接続さ
れる。このような配線層3,6とその上に形成されるポリ
イミド樹脂層4,7との組み合わせは、本実施例では2層
として説明するが、一般に3層以上の多層構造であって
も本発明は同様に実施される。
Further, the polyimide resin layer 7 is formed on the second wiring layer 6, and the third wiring layer 9 is connected to the second wiring layer 6 at a desired position through the through hole 8 of the polyimide resin layer 7. The combination of such wiring layers 3 and 6 and the polyimide resin layers 4 and 7 formed thereon will be described as two layers in this embodiment, but in general, even if a multilayer structure having three or more layers is used, Are performed similarly.

第2図は第1図の切断面線II−IIから見た断面図であ
る。第2図を参照して、ポリイミド樹脂層4,7に挟まれ
る第2配線層6はそのポリイミド樹脂4,7に接触する側
の表面である密着層10,11と、密着層10,11の間に形成さ
れる配線層12から成る。前記密着層10,11はモリブデ
ン、クロム、チタン、タングステンの少なくとも1種の
単体もしくは、それらの2種またはそれ以上の種類の合
金から成る。本実施例では密着層10をモリブデンMoの単
体から形成し、密着層11をクロムCrの単体から形成す
る。また配線層12はアルミニウムAl、銅Cu、金Auの少な
くともいずれか1つから形成される。本実施例では配線
層12は銅Cuの単体から形成する。
FIG. 2 is a sectional view taken along the section line II-II in FIG. Referring to FIG. 2, the second wiring layer 6 sandwiched between the polyimide resin layers 4 and 7 is composed of the adhesive layers 10 and 11 which are the surfaces on the side in contact with the polyimide resins 4 and 7 and the adhesive layers 10 and 11. The wiring layer 12 is formed between them. The adhesion layers 10 and 11 are made of at least one element of molybdenum, chromium, titanium, or tungsten, or an alloy of two or more of these elements. In this embodiment, the adhesion layer 10 is made of molybdenum Mo alone, and the adhesion layer 11 is made of chromium Cr alone. The wiring layer 12 is made of at least one of aluminum Al, copper Cu, and gold Au. In this embodiment, the wiring layer 12 is made of a simple substance of copper Cu.

第1図および第2図を参照して、説明した構造を有する
回路基板1の製造工程について説明する。
A manufacturing process of the circuit board 1 having the above-described structure will be described with reference to FIGS. 1 and 2.

(1)第1配線層3の製造工程 まず第1図に示す絶縁基板2上にモリブデン−銅をスパ
ッタリング法で形成する。これはモリブデンを膜厚0.2
μmおよび銅を膜厚0.4μmに同一バッチ連続スパッタ
リングで行なう。引続いて膜厚3μmに銅の電解メッキ
を行なう。続いて膜厚0.1μmにクロムをスパッタリン
グで形成する。
(1) Manufacturing process of the first wiring layer 3 First, molybdenum-copper is formed on the insulating substrate 2 shown in FIG. 1 by a sputtering method. This is molybdenum with a thickness of 0.2
μm and copper to a film thickness of 0.4 μm by the same batch continuous sputtering. Subsequently, copper electroplating is performed to a film thickness of 3 μm. Subsequently, chromium is formed to a film thickness of 0.1 μm by sputtering.

(2)第1配線層3の加工工程 上述のようにして得られた多層金属薄膜上に、いわゆる
ネガ系レジストをスピンナ法で塗布する。スピンナ法
は、前記多層金属薄膜が形成されている絶縁基板2を、
所定のステージ上に吸着固定し、液体状の前記レジスト
を滴下し、次にこのステージをたとえば1000rpmで10秒
間回転させる。このときの遠心力により液体状のレジス
トが半径方向外方に均一に拡散し、前記金属薄膜上に均
一な膜厚でレジストを塗布できる。このとき、塗布され
るのはいわゆるレジスト前駆体であり、この前駆体から
溶媒を揮散させる必要がある。したがってたとえば大気
雰囲気中で80℃、40分間の加熱、いわゆるプレベーク処
理を行ない、前記液状レジストを半乾燥させる。
(2) Processing Step of First Wiring Layer 3 A so-called negative resist is applied on the multilayer metal thin film obtained as described above by a spinner method. In the spinner method, the insulating substrate 2 on which the multilayer metal thin film is formed is
The resist is adsorbed and fixed on a predetermined stage, the liquid resist is dropped, and then this stage is rotated at 1000 rpm for 10 seconds. Due to the centrifugal force at this time, the liquid resist is uniformly diffused outward in the radial direction, and the resist can be applied to the metal thin film with a uniform film thickness. At this time, what is applied is a so-called resist precursor, and it is necessary to vaporize the solvent from this precursor. Therefore, for example, heating at 80 ° C. for 40 minutes in the air atmosphere, so-called pre-baking treatment is performed to semi-dry the liquid resist.

次に、所定の配線パターンを形成するために、所定の配
線パターンが描画されたマスクを前記レジスト上に密着
させ、光を照射させてレジスト層を露光させる。このよ
うないわゆるコンタクト露光により、該マストの寸法通
りのレジストパターンが得られる。このように露光され
たレジスト層を含む構成をたとえばキシレン系現像液に
よって現像し、次にレジスト材料を後述するエッチング
処理に耐える構造とするため、いわゆるポストベーク処
理を行なう。すなわち大気雰囲気中で130℃、30分間の
加熱を行ない、レジスト材料を熱架橋させ、強固な膜と
する。さらに、これによって下地である前記多層金属薄
膜層との密着性が向上される。
Next, in order to form a predetermined wiring pattern, a mask on which a predetermined wiring pattern is drawn is brought into close contact with the resist, and light is irradiated to expose the resist layer. By such a so-called contact exposure, a resist pattern having the dimensions of the mast can be obtained. A so-called post-baking process is performed in order to develop the structure including the exposed resist layer by, for example, a xylene-based developer, and then to make the resist material have a structure resistant to the etching process described later. That is, heating is performed at 130 ° C. for 30 minutes in the air atmosphere to thermally crosslink the resist material to form a strong film. Further, this improves the adhesion to the underlying multi-layer metal thin film layer.

次に、上述したように構成されたクロム層のエッチング
を行なうが、これは前記金属薄膜層とレジスト層とが形
成された基板を、30%塩酸に浸漬することによって行な
われる。次にクロム層の下層の銅層のエッチングを行な
う。これは過硫酸アンモニウム水溶液に浸漬することに
よって行なわれ、引続きモリブデン層のエッチングを行
なう。これはフェリシアン化カリウム水溶液に浸漬する
ことによって行なわれる。このようにして金属薄膜層が
全てエッチングされ終わった後、レジスト層を剥離する
ため80℃の剥離液に20分間浸漬する。ここで用いられる
剥離液は通常市販されている種類で行なわれる。
Next, etching of the chromium layer having the above-described structure is performed by immersing the substrate on which the metal thin film layer and the resist layer are formed in 30% hydrochloric acid. Next, the copper layer below the chromium layer is etched. This is done by immersion in an aqueous solution of ammonium persulfate, followed by etching of the molybdenum layer. This is done by immersion in an aqueous potassium ferricyanide solution. After the metal thin film layer is completely etched in this manner, the resist layer is immersed in a stripping solution at 80 ° C. for 20 minutes to strip it. The stripping solution used here is of a commercially available type.

(3)絶縁層(ポリイミド樹脂層7)成膜工程 後述するような組成のポリイミド前駆体を、前記エッチ
ング工程終了後の回路基板1上に塗布する。これはたと
えば、前述したようなスピンナ法によって行なわれ、ス
テーズをたとえば2000rpmで10秒間回転させる。これに
よってポリイミド前駆体が均一な膜厚で塗布される。続
いて大気雰囲気中で80℃、40分間の加熱を行ない、ポリ
イミド前駆体から溶媒を揮散させ、半乾燥させる。
(3) Insulating Layer (Polyimide Resin Layer 7) Film Forming Step A polyimide precursor having a composition described below is applied onto the circuit board 1 after the etching step. This is done, for example, by the spinner method as described above, which rotates the stays, for example at 2000 rpm for 10 seconds. As a result, the polyimide precursor is applied with a uniform film thickness. Subsequently, heating is performed at 80 ° C. for 40 minutes in the air atmosphere to vaporize the solvent from the polyimide precursor and semi-dry it.

続いて、半乾燥されたポリイミド前駆体に対してキュア
工程を施す。これはポリイミド前駆体を加熱処理するこ
とにより、前駆体を構成する分子をイミド化させ、所望
のポリイミド構造とするためである。その処理条件は、
たとえばコンベア式の連続炉を用い、窒素ガス雰囲気中
で400℃最大1時間の加熱を行なう。これによってポリ
イミド前駆体は所望のポリイミド構造となり、膜厚10μ
mの前記絶縁膜(ポリイミド樹脂層7)が得られる。
Subsequently, a curing process is performed on the semi-dried polyimide precursor. This is because the molecules of the precursor are imidized by heating the polyimide precursor to form a desired polyimide structure. The processing conditions are
For example, using a conveyor type continuous furnace, heating is performed at 400 ° C. for a maximum of 1 hour in a nitrogen gas atmosphere. This gives the polyimide precursor the desired polyimide structure and a film thickness of 10 μm.
m of the insulating film (polyimide resin layer 7) is obtained.

(4)絶縁層(ポリイミド樹脂層7)の加工工程 この工程は第1図に示すように、ポリイミド樹脂層4の
スルーホール5などを形成する処理工程である。前記キ
ュア処理後のポリイミド膜上に、酸化シリコンSiO2を3
μmの膜厚となるようにスパッタリングする。続いて前
記スピンナ法(1200rpm、10秒間の回転)により、ポジ
系レジストを塗布し、大気雰囲気中で85℃、90分間の加
熱を行ないレジスト全体を半乾燥させる。次に前述した
コンタクト露光を行ない、所定のスルーホール5などを
形成するパターンを形成し、アルカリ系現像液によって
現像を行なう。その後、大気雰囲気中で135℃、30分間
の加熱処理(前記ポストベーク処理)を行ない、レジス
ト材料を熱架橋させる。
(4) Processing Step of Insulating Layer (Polyimide Resin Layer 7) This step is a processing step of forming the through holes 5 of the polyimide resin layer 4 as shown in FIG. Silicon oxide SiO 2 is deposited on the polyimide film after the curing treatment.
Sputtering is performed so as to have a film thickness of μm. Subsequently, a positive resist is applied by the spinner method (1200 rpm, rotation for 10 seconds), and heated in an air atmosphere at 85 ° C. for 90 minutes to semi-dry the entire resist. Next, the contact exposure described above is performed to form a pattern for forming a predetermined through hole 5 and the like, and development is performed with an alkaline developing solution. Then, heat treatment (post-baking treatment) is performed at 135 ° C. for 30 minutes in the air atmosphere to thermally crosslink the resist material.

この後、フッ化水素アンモニウム水溶液に浸漬させ、酸
化シリコンがエッチングされる。続いてレジスト層を剥
離するために、60℃の市販の剥離液中に20分間浸漬され
る。この後、酸化シリコンのパターンに従ってポリイミ
ド樹脂層4をエッチングする。これは反応性イオンエッ
チング装置を用いて行なわれる。次にポリイミド樹脂層
のエッチングのためのマスク層となっていた酸化シリコ
ンを剥離する。これは前記フッ化水素アンモニウム水溶
液に浸漬することによって行なわれる。
After that, the silicon oxide is etched by immersing it in an aqueous solution of ammonium hydrogen fluoride. Subsequently, in order to peel off the resist layer, it is immersed in a commercially available stripping solution at 60 ° C. for 20 minutes. Then, the polyimide resin layer 4 is etched according to the pattern of silicon oxide. This is done using a reactive ion etching system. Next, the silicon oxide that has been the mask layer for etching the polyimide resin layer is removed. This is done by immersing in the aqueous solution of ammonium hydrogen fluoride.

(5)第2配線層6の成膜工程 これは前記(I)−(1)項に示す第1配線層3の成膜
工程と同様であり、以下、第1項〜第4項の処理工程を
繰返し行なうことによって、多層配線回路基板1を製造
することができる。
(5) Film forming process of second wiring layer 6 This is the same as the film forming process of the first wiring layer 3 shown in the above (I)-(1), and hereinafter, the processes of the first to fourth items. By repeating the process, the multilayer printed circuit board 1 can be manufactured.

(II)ポリイミド前駆体の製造工程 前記第(I)項で説明した回路基板1の製造工程におい
て用いられたポリイミド前駆体の製造方法を説明する。
(II) Manufacturing Process of Polyimide Precursor A manufacturing method of the polyimide precursor used in the manufacturing process of the circuit board 1 described in the above (I) will be described.

N−メチル−2−ピロリドン溶媒700gを2フラスコに
秤取する。これに2、5ジアミノニトロベンゼン92gを5
0℃で溶媒を撹拌しながら加え完全に溶解する。2、5
ジアミノニトロベンゼンが完全に溶解した後、無水ピロ
メリット酸124gを溶液を、撹拌しながら少しずつ加え
る。30分間この状態で反応させる。その後、80℃に系温
度を昇温し、さらに30分間反応させる。この反応系内は
窒素ガス雰囲気とする。こうして得られたポリアミドカ
ルボン酸を、ポリイミド前駆体として用いる。
Weigh 700 g of N-methyl-2-pyrrolidone solvent into 2 flasks. Add 5 g of 2,5 diaminonitrobenzene to this.
Add the solvent with stirring at 0 ° C. and dissolve completely. 2, 5
After the diaminonitrobenzene has completely dissolved, 124 g of pyromellitic dianhydride are added to the solution in small portions with stirring. Let it react for 30 minutes in this state. Then, the system temperature is raised to 80 ° C. and the reaction is continued for 30 minutes. The inside of this reaction system is a nitrogen gas atmosphere. The polyamidecarboxylic acid thus obtained is used as a polyimide precursor.

このようなポリイミド前駆体を用いて製造されたポリイ
ミド樹脂層4,7は、下記の第1表のような特性を示すこ
とが本件発明者によって確認された。
It has been confirmed by the present inventors that the polyimide resin layers 4 and 7 produced using such a polyimide precursor have the characteristics shown in Table 1 below.

(III)ポリイミド樹脂層4,7および配線層3,6,9の膜厚
限定理由について (1)ポリイミド樹脂層4,7について (ア)ポリイミド樹脂層4,7の膜厚が2μm以下の場合 ポリイミド樹脂層4,7に発生するピンホールを介し
て、その上下の配線層3,6,9間で短絡状態が発生する危
険性がある。
(III) Reasons for limiting the film thickness of the polyimide resin layers 4, 7 and the wiring layers 3, 6, 9 (1) Regarding the polyimide resin layers 4, 7 (a) When the film thickness of the polyimide resin layers 4, 7 is 2 μm or less There is a risk that a short circuit may occur between the wiring layers 3, 6 and 9 above and below the pinholes generated in the polyimide resin layers 4 and 7.

第1図示の回路基板1を多層構造とした場合、或るポ
リイミド樹脂層の絶縁基板2側の配線層のパターン形成
に伴う凹凸や、同様のポリイミド樹脂層のスルーホール
などによる凹凸を平坦化できず、上層の金属層を微細加
工することが困難となる。
When the circuit board 1 shown in FIG. 1 has a multi-layer structure, it is possible to flatten the unevenness due to the pattern formation of the wiring layer on the side of the insulating substrate 2 of a certain polyimide resin layer and the through holes of the similar polyimide resin layer. Therefore, it becomes difficult to finely process the upper metal layer.

キャパシタンスが増大し、高周波信号が用いられる場
合には、信号の波形歪みを発生させる。
When the capacitance increases and a high frequency signal is used, it causes waveform distortion of the signal.

特性インピーダンスの制御が困難となる。すなわち、
集積回路チップに適合した特性インピーダンス(30〜15
0Ω)に抑制するためには、2〜50μmのポリイミド樹
脂層の膜厚が必要であることが、本件発明者によって確
認されている。
It becomes difficult to control the characteristic impedance. That is,
Characteristic impedance (30-15
It has been confirmed by the present inventor that a film thickness of the polyimide resin layer of 2 to 50 μm is necessary to suppress the thickness to 0 Ω).

(イ)膜厚が50μm以上の場合 ポリイミド樹脂層の体積応力が増大し、ポリイミド樹
脂層の密着性が低下し、剥離を生じてしまう。
(A) When the film thickness is 50 μm or more The volume stress of the polyimide resin layer increases, the adhesion of the polyimide resin layer decreases, and peeling occurs.

ポリイミド樹脂層の熱応力によって、回路基板1を多
層構造とした場合には、第1図に示すようなスルーホー
ル8内の配線層にストレスが加わり、第1図の構成例で
は、第2配線層6と第1配線層3と電気的導通の信頼性
が失われてしまう。
When the circuit board 1 has a multi-layer structure due to the thermal stress of the polyimide resin layer, stress is applied to the wiring layer in the through hole 8 as shown in FIG. 1, and in the configuration example of FIG. The reliability of electrical conduction between the layer 6 and the first wiring layer 3 is lost.

(2)密着層10,11(第2図参照)の膜厚(250〜4000
Å)について (イ)250Å以下の場合 密着層10,11(モリブデン、クロム、チタン、タング
ステンなど)と配線層12(銅、アルミニウム、金など)
とが熱によって相互の内部に拡散し、カーケンドール効
果により、配線層12とその下地となる絶縁基板2あるい
はポリイミド樹脂層4,7とが接触する事態となり、密着
強度の劣化が発生する。
(2) Thickness of the adhesion layers 10 and 11 (see FIG. 2) (250 to 4000
Å) (a) In the case of 250 Å or less Adhesion layers 10 and 11 (molybdenum, chromium, titanium, tungsten, etc.) and wiring layers 12 (copper, aluminum, gold, etc.)
Are diffused into each other due to heat, and due to the Kirkendall effect, the wiring layer 12 comes into contact with the insulating substrate 2 or the polyimide resin layers 4 and 7 which is the underlying layer, and the adhesion strength is deteriorated.

(ロ)膜厚4000Å以上の場合 密着層10,11の残留応力(引っ張り応力)が大きくな
り、所定のパターンで形成された配線層3,6,9の隅部な
ど、応力が集中する部分で下地となるポリイミド樹脂層
にクラックが発生してしまう。
(B) When the film thickness is 4000 Å or more The residual stress (tensile stress) of the adhesion layers 10 and 11 becomes large, and the stress is concentrated in the corners of the wiring layers 3, 6 and 9 formed in a predetermined pattern. Cracks occur in the polyimide resin layer that is the base.

(3)配線層12の膜厚0.5〜15μmについて (イ)膜厚0.5μm以下の場合 電気抵抗値は断面積に反比例するため、この場合、電
気抵抗値がむやみに大きくなってしまい、回線基板1と
して使用できなくなってしまう。
(3) Regarding the film thickness of the wiring layer 12 of 0.5 to 15 μm (a) When the film thickness is 0.5 μm or less Since the electric resistance value is inversely proportional to the cross-sectional area, in this case, the electric resistance value unnecessarily increases and the circuit board It cannot be used as 1.

(ロ)膜厚15μm以上の場合 この配線層12を含んで形成される配線層4,6,9の残留
応力が大きくなり、下地となるポリイミド樹脂層4,7な
どにクラックが発生してしまう。
(B) When the film thickness is 15 μm or more, the residual stress of the wiring layers 4, 6 and 9 formed including the wiring layer 12 becomes large, and cracks occur in the polyimide resin layers 4 and 7 as the base. .

配線層12の加工(エッチング)時、膜厚が大きいと幅
方向へのエッチングの程度がむやみと大きくなってしま
い、微細な配線加工が困難となってしまう。
When the wiring layer 12 is processed (etched), if the film thickness is large, the degree of etching in the width direction is undesirably increased, which makes fine wiring processing difficult.

(IV)密着強度実験方法について 本発明は、前記第1図および第2図を参照して説明した
回路基板1をその一実施例とするが、本発明の目的とす
るところは、たとえば第1図におけるポリイミド樹脂層
4,7と、その上下の配線層3,6,9との間の密着強度の向上
にあり、したがって第3図に示すような試験片13を作成
して、ポリイミド樹脂層14と金属層15との密着強度を測
定した。
(IV) Adhesion Strength Experiment Method The present invention uses the circuit board 1 described with reference to FIGS. 1 and 2 as one embodiment thereof, and the object of the present invention is, for example, the first embodiment. Polyimide resin layer in the figure
The adhesion strength between the wiring layers 4, 7 and the wiring layers 3, 6, 9 above and below it is improved. Therefore, a test piece 13 as shown in FIG. 3 is prepared, and the polyimide resin layer 14 and the metal layer 15 are formed. The adhesion strength with was measured.

(1)試験片13の作成方法 ポリイミド樹脂層14の成膜工程 上記(II)項で製造工程を説明したポリイミド前駆体
を、たとえばセラミクス材料から成る絶縁基板16上に、
前述したスピンナ法(2000rpmで10秒間)で塗布する。
次に、大気雰囲気中で80℃40分間の加熱(プレベーク)
を行ない、前記ポリイミド前駆体半乾燥させる。この
後、前述したキュア処理を行なう。すなわちコンベア式
連続炉を用いて、窒素ガス雰囲気中で400℃最大1時間
の加熱を行ない、熱架橋して膜厚10μmのポリイミド樹
脂層14を形成する。
(1) Method for producing test piece 13 Film-forming step of polyimide resin layer 14 The polyimide precursor described in the manufacturing step in the above (II) section is applied onto an insulating substrate 16 made of, for example, a ceramic material,
Apply by the spinner method described above (2000 rpm for 10 seconds).
Next, heating at 80 ° C for 40 minutes in air (prebaking)
Then, the polyimide precursor is semi-dried. After that, the above-mentioned curing process is performed. That is, using a conveyor type continuous furnace, heating is carried out at 400 ° C. for a maximum of 1 hour in a nitrogen gas atmosphere, and thermal crosslinking is carried out to form a polyimide resin layer 14 having a film thickness of 10 μm.

金属層15の成膜工程 前記ポリイミド樹脂層14上に、モリブデンを0.2μmお
よび銅を0.4μmの膜厚にスパッタリング法によって形
成する。その上に銅を3μmの膜厚に電解メッキで形成
する。
Film-forming step of metal layer 15 Molybdenum is formed to a thickness of 0.2 μm and copper is formed to a thickness of 0.4 μm on the polyimide resin layer 14 by a sputtering method. Copper is formed thereon by electrolytic plating to a film thickness of 3 μm.

金属層15の加工工程 前記金属層15上にスピンナ法(1000rpmで10秒間)によ
って、ネガ系レジストの前駆体を塗布する。その後、大
気雰囲気中で80℃、40分間の加熱(プレベーク)を行な
い、1μm2のドットパターンマスクを用いて、前述した
コンタクト露光を行なう。この後、キシレン系現像液を
用いて現像し、大気雰囲気中で30℃30分間の加熱(ポス
トベーク)を行ない、レジストを熱架橋させる。
Processing Step of Metal Layer 15 A negative resist precursor is applied on the metal layer 15 by a spinner method (1000 rpm for 10 seconds). Thereafter, heating (prebaking) is performed at 80 ° C. for 40 minutes in the air atmosphere, and the above-mentioned contact exposure is performed using a 1 μm 2 dot pattern mask. After that, development is performed using a xylene-based developing solution, and heating (post-baking) is performed at 30 ° C. for 30 minutes in the air atmosphere to thermally crosslink the resist.

このように所望の回路配線パターンが焼き付けられたレ
ジストに対して、銅のエッチングを行なう。これは過硫
酸アンモニウム水溶液に浸漬することによって行ない、
モリブデン層のエッチングはフェリシアン化カリウム水
溶液に浸漬することによって行なう。しかる後にレジス
ト層を剥離するために、通常の市販の剥離液(80℃)に
20分間浸漬する。
Copper etching is performed on the resist on which the desired circuit wiring pattern is printed. This is done by immersing in an ammonium persulfate aqueous solution,
The molybdenum layer is etched by immersing it in an aqueous potassium ferricyanide solution. After that, in order to peel off the resist layer, use a normal commercial stripper (80 ℃).
Soak for 20 minutes.

はんだのディッピング工程 溶融はんだ(Pb:Sn=60:40、250℃)に5秒間浸漬して
ディッピングを行なう。
Solder dipping process Dipping is performed by immersing in molten solder (Pb: Sn = 60: 40, 250 ° C) for 5 seconds.

測定方法 直径1.5μmの銅線を上記1mm2の金属層15に垂直にはん
だ付けする。次に、絶縁基板16を固定した後、前記銅線
を絶縁基板16と反対方向に垂直に引上げる。このように
して金属層15の剥離時に銅線に加えられている荷重を密
着強度とする。
Measurement method A copper wire having a diameter of 1.5 μm is vertically soldered to the metal layer 15 of 1 mm 2 described above. Next, after fixing the insulating substrate 16, the copper wire is pulled up vertically in the direction opposite to the insulating substrate 16. In this way, the load applied to the copper wire when the metal layer 15 is peeled off is taken as the adhesion strength.

(V)測定結果 の一般式で示されるポリイミド樹脂を用いて150℃の空
気雰囲気中で高温放置試験を行なう。このとき下記第3
表に示されるような各時間経過毎に、上記「(V)測定
方法」の項目で説明したような試験および密着強度の測
定を行なう。このとき本件発明に従って用いられるポリ
イミド樹脂と、比較例として用いられた従来技術のポリ
イミド樹脂とに用いられる官能基R1,R2は、下記の第2
表のとおりである。
(V) Measurement result Using a polyimide resin represented by the general formula, a high temperature storage test is performed in an air atmosphere at 150 ° C. At this time, the following third
As shown in the table, the test and the adhesion strength as described in the item of "(V) Measuring method" are performed at each elapsed time. At this time, the functional groups R1 and R2 used in the polyimide resin used according to the present invention and the conventional polyimide resin used as a comparative example are the following second groups.
It is as shown in the table.

官能基R1,R2における各種組合わせについて上述したよ
うな密着強度試験を行なった結果を、下記の第3表に示
す。
The results of the adhesion strength test as described above for various combinations of the functional groups R1 and R2 are shown in Table 3 below.

第3表中のポリイミド構造の欄における記号「−」は、
第2表に示す従来技術の電子供与性基である各官能基
を、任意の組合わせで用いたものである。
The symbol "-" in the column of polyimide structure in Table 3 is
Each functional group which is an electron donating group of the prior art shown in Table 2 is used in an arbitrary combination.

以上のように本実施例の回路基板1では、ポリイミド樹
脂層4,7と、配線層3,6,9との間の密着強度が向上され、
しかも熱環境下においても密着強度に関する信頼性が向
上されたので、多層配線回路基板1を格段に長寿命化す
ることができる。
As described above, in the circuit board 1 of this embodiment, the adhesion strength between the polyimide resin layers 4, 7 and the wiring layers 3, 6, 9 is improved,
Moreover, the reliability of the adhesion strength is improved even in a hot environment, so that the life of the multilayer printed circuit board 1 can be remarkably extended.

上述したようにポリイミド樹脂層4,7と、配線層3,6,9と
が相互に安定な化学結合を実現しているため、多層配線
化の製造工程におけるホトリソグラフィ工程およびポリ
イミドキュア工程などにおける熱処理においても密着強
度の劣化が防がれ、製造工程中の配線層3,6,9の剥離が
防がれる。
As described above, since the polyimide resin layers 4 and 7 and the wiring layers 3, 6 and 9 realize a stable chemical bond with each other, in the photolithography process and the polyimide curing process in the manufacturing process of multilayer wiring. The adhesion strength is prevented from deteriorating even during heat treatment, and the peeling of the wiring layers 3, 6, 9 during the manufacturing process is prevented.

前述したようなポリイミド樹脂層4のスルーホール部で
の接続不良となる事態が防がれる。また、本実施例の回
路基板1を用いる集積回路のチップ付け熱処理工程など
における金属膜密着強度の劣化が防がれる。
It is possible to prevent such a situation that a defective connection occurs in the through hole portion of the polyimide resin layer 4 as described above. Further, the deterioration of the adhesion strength of the metal film can be prevented in the heat treatment process for chip attachment of the integrated circuit using the circuit board 1 of this embodiment.

前述の集積回路素子におけるダイボンディング部、ワイ
ヤボンディング用パッドおよびはんだバンプ部の金属膜
密着強度の劣化が防がれる。
It is possible to prevent the deterioration of the metal film adhesion strength of the die bonding portion, the wire bonding pad and the solder bump portion in the integrated circuit element described above.

また、回路基板1に電子回路などを実装する場合の熱工
程によっても、ポリイミド樹脂−金属間の結合は安定で
あり、その後の信頼性が格段に向上される。
In addition, the bond between the polyimide resin and the metal is stable and the reliability after that is significantly improved even by the thermal process when mounting an electronic circuit or the like on the circuit board 1.

第4図は本発明の他の実施例に従う集積回路素子17の平
面図であり、第5図は第4図の切断面線V−Vから見た
断面図である。第4図および第5図を参照して、本実施
例について説明する。セラミクス材料などから成る絶縁
基板19上にポリイミド樹脂層20、配線層21およびポリイ
ミド樹脂層22を、前述の第1実施例の製造工程と同様な
工程を経て形成する。このような絶縁基板19、ポリイミ
ド樹脂層20,22および配線層21から成るパッケージ18に
おいて、最上層のポリイミド樹脂層22の集積回路素子17
側の周縁部を第5図示のように剥離除去し、集積回路素
子17と配線層21とを、たとえばワイヤボンディングす
る。
FIG. 4 is a plan view of an integrated circuit device 17 according to another embodiment of the present invention, and FIG. 5 is a sectional view taken along the section line VV of FIG. This embodiment will be described with reference to FIGS. 4 and 5. A polyimide resin layer 20, a wiring layer 21, and a polyimide resin layer 22 are formed on an insulating substrate 19 made of a ceramic material or the like through the same steps as the manufacturing steps of the first embodiment described above. In the package 18 including the insulating substrate 19, the polyimide resin layers 20, 22 and the wiring layer 21, the integrated circuit element 17 of the uppermost polyimide resin layer 22 is formed.
The peripheral portion on the side is peeled and removed as shown in FIG. 5, and the integrated circuit element 17 and the wiring layer 21 are wire-bonded, for example.

このように集積回路素子17を格納するパッケージ18の製
造工程においても、各種熱雰囲気による処理が行なわれ
ており、前述の第1実施例で示した製造工程を採用する
ことによって、このパッケージ18についても、前述の実
施例で述べた効果と同様の効果を実現することができ
る。
As described above, in the manufacturing process of the package 18 for storing the integrated circuit element 17, various kinds of heat atmosphere are used, and by adopting the manufacturing process shown in the first embodiment, the package 18 is processed. Also, the same effect as the effect described in the above-described embodiment can be realized.

効 果 以上のように本発明に従えば、ポリイミド樹脂層と、そ
の表面に形成される金属薄膜との密着強度が格段に向上
され、しかもこの密着強度に関する信頼性は熱環境下で
あっても、従来技術と比較して格段に高められたものと
なっている。したがって、電子回路部品を製造する工程
における各種熱処理工程や、製品となった電子回路部品
を使用するに当たっての発熱条件処理工程下であって
も、回路配線などとして実現される金属薄膜がポリイミ
ド樹脂層から剥離することがなく、品質と信頼性とを格
段に向上できる。
As described above, according to the present invention, the adhesion strength between the polyimide resin layer and the metal thin film formed on the surface of the polyimide resin layer is significantly improved, and the reliability of the adhesion strength is improved even in a thermal environment. , Which is much higher than the conventional technology. Therefore, even under various heat treatment processes in the process of manufacturing electronic circuit parts or under heat generation condition processing steps in using the electronic circuit parts as products, the metal thin film realized as circuit wiring or the like is a polyimide resin layer. It is possible to improve the quality and reliability significantly without peeling off.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の回路基板1の断面図、第2
図は第2配線層6付近の断面図、第3図は密着強度を測
定する試験片13の断面図、第4図は本発明の他の実施例
として用いられる集積回路素子17のパッケージ18の簡略
化した平面図、第5図は第4図の切断面線V−Vから見
た断面図である。 1……回路基板、2,16……絶縁基板、3……第1配線
層、4,7,14,20,22……ポリイミド樹脂層、5,8……スル
ーホール、6……第2配線層、9……第3配線層、10,1
1……接解層、12……配線層、17……集積回路素子、18
……パッケージ
FIG. 1 is a sectional view of a circuit board 1 according to an embodiment of the present invention, and FIG.
FIG. 4 is a sectional view of the vicinity of the second wiring layer 6, FIG. 3 is a sectional view of a test piece 13 for measuring adhesion strength, and FIG. 4 is a package 18 of an integrated circuit element 17 used as another embodiment of the present invention. A simplified plan view and FIG. 5 are sectional views taken along the section line V-V in FIG. 1 ... Circuit board, 2,16 ... insulation board, 3 ... first wiring layer, 4,7,14,20,22 ... polyimide resin layer, 5,8 ... through hole, 6 ... second Wiring layer, 9 ... Third wiring layer, 10,1
1 ... contact layer, 12 ... wiring layer, 17 ... integrated circuit element, 18
……package

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】基材表面に形成されたポリイミド樹脂上に
金属薄膜を形成して成る電子回路部品において、 ポリイミド樹脂は、一般式、 で表わされる種類が選ばれ、 官能基R1,R2の少なくとも1つは電子吸引性基が選ばれ
ることを特徴とする電子回路部品。
1. An electronic circuit component comprising a polyimide resin formed on a surface of a base material and a metal thin film formed on the polyimide resin, wherein the polyimide resin is of the general formula: The electronic circuit component is characterized in that the type represented by is selected, and at least one of the functional groups R1 and R2 is an electron-withdrawing group.
【請求項2】上記電子吸引性基は一般式、 で表わされる種類から選ばれるようにしたことを特徴と
する特許請求の範囲第1項記載の電子回路部品。
2. The electron-withdrawing group is represented by the general formula: The electronic circuit component according to claim 1, wherein the electronic circuit component is selected from the types represented by.
【請求項3】上記金属薄膜の少なくともポリイミド樹脂
に接触する表面は、モリブデン(Mo)、クロム(Cr)、
チタン(Ti)、タングステン(W)の少なくとも1種の
単体、もしくはそれらの2種またはそれ以上の種類の合
金から成ることを特徴とする特許請求の範囲第1項記載
の電子回路部品。
3. A surface of the metal thin film which is in contact with at least a polyimide resin is molybdenum (Mo), chromium (Cr),
The electronic circuit component according to claim 1, wherein the electronic circuit component is made of at least one element selected from titanium (Ti) and tungsten (W), or an alloy of two or more of these elements.
【請求項4】基材材料として、セラミクス、ガラス、金
属の少なくともいずれか一つが選ばれることを特徴とす
る特許請求の範囲第1項記載の電子回路部品。
4. The electronic circuit component according to claim 1, wherein at least one of ceramics, glass and metal is selected as the base material.
【請求項5】ポリイミド樹脂層は、層厚2〜50μmに形
成されることを特徴とする特許請求の範囲第1項記載の
電子回路部品。
5. The electronic circuit component according to claim 1, wherein the polyimide resin layer is formed to have a layer thickness of 2 to 50 μm.
【請求項6】金属薄膜は膜厚250〜4000Åに形成される
ことを特徴とする特許請求の範囲第1項および第3項記
載の電子回路部品。
6. The electronic circuit component according to claim 1 or 3, wherein the metal thin film is formed to have a film thickness of 250 to 4000Å.
【請求項7】金属薄膜のポリイミド樹脂層と接触しない
部分はアルミニウム(Al)、銅(Cu)、金(Au)の少な
くともいずれか一つが選ばれることを特徴とする特許請
求の範囲第1項および第3項記載の電子回路部品。
7. A portion of the metal thin film which is not in contact with the polyimide resin layer is made of at least one of aluminum (Al), copper (Cu) and gold (Au). And the electronic circuit component according to item 3.
JP61314249A 1986-12-26 1986-12-26 Electronic circuit parts Expired - Fee Related JPH0767013B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61314249A JPH0767013B2 (en) 1986-12-26 1986-12-26 Electronic circuit parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61314249A JPH0767013B2 (en) 1986-12-26 1986-12-26 Electronic circuit parts

Publications (2)

Publication Number Publication Date
JPS63164494A JPS63164494A (en) 1988-07-07
JPH0767013B2 true JPH0767013B2 (en) 1995-07-19

Family

ID=18051077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61314249A Expired - Fee Related JPH0767013B2 (en) 1986-12-26 1986-12-26 Electronic circuit parts

Country Status (1)

Country Link
JP (1) JPH0767013B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152430A (en) * 2007-12-21 2009-07-09 Panasonic Corp Chip-like electronic component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121393A (en) * 1984-11-19 1986-06-09 旭化成株式会社 Manufacture of multilayer wiring board

Also Published As

Publication number Publication date
JPS63164494A (en) 1988-07-07

Similar Documents

Publication Publication Date Title
US6232212B1 (en) Flip chip bump bonding
US6998713B2 (en) Wiring board and method for producing same
US4685203A (en) Hybrid integrated circuit substrate and method of manufacturing the same
JPH0837376A (en) Manufacture of multilayered circuit board
US5842626A (en) Method for coupling surface mounted capacitors to semiconductor packages
KR100539635B1 (en) Semiconductor device and manufacturing method thereof
JPH04277696A (en) Multilayer interconnection board and manufacture thereof
KR900003849B1 (en) Circuit substrate and thermal printing head using the same caller identifying method
JPH0821763B2 (en) Electronic circuit parts
JPH0767013B2 (en) Electronic circuit parts
JP2514020B2 (en) Wiring board
JPH11163525A (en) Manufacture of multilayer wiring board
JP4520665B2 (en) Printed wiring board, manufacturing method thereof, and component mounting structure
JPH06224538A (en) Manufacture of ceramic circuit board
JP4090151B2 (en) Package substrate
JP3723350B2 (en) Wiring board and manufacturing method thereof
JPS63224241A (en) Manufacture of semiconductor device
JP4570190B2 (en) Wiring board
JP4033090B2 (en) Manufacturing method of tape carrier for semiconductor device
JPH02209757A (en) Circuit board
Sergent Hybrid microelectronics technology
JPH0745931A (en) Formation of fine wiring and conductor paste used in formation thereof
CN114121773A (en) Ceramic thin film substrate for high-reliability thin film hybrid integrated circuit and manufacturing method
US4898805A (en) Method for fabricating hybrid integrated circuit
JPS60198761A (en) Soldering method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees