JPH0766326B2

JPH0766326B2 - 情報処理装置

Info

Publication number: JPH0766326B2
Application number: JP62286066A
Authority: JP
Inventors: 浩三木村; 敏道松崎; 督三清原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-11-12
Filing date: 1987-11-12
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPH01126733A

Description

【発明の詳細な説明】産業上の利用分野本発明は情報処理装置における分岐命令の高速化に関す
るものである。

従来の技術従来の情報処理装置は、実行中の命令のアドレスを保持
するプログラムカウンタ（以下、PCと省略）を持ってお
り、PCで保持されるアドレスより主記憶の命令を読み込
み、命令の実行を行う。

第３図はこの従来の情報処理装置を示すブロック図であ
り、10は命令およびデータを格納する主記憶部、11は主
記憶から情報処理装置内部に命令を読みこむ命令読みこ
み部、12は読みこんだ命令を解読してコマンドを生成す
る命令解読部、13は現在実行している命令のアドレスを
示すプログラムカウンタ（PC）、14はコマンドを実行す
る実行部である。

以上のように構成された従来の装置においては、命令読
みこみ部11が、指定されたアドレスについて、主記憶部
10より命令を読みこむ。命令解読部12は読みこんだ命令
を解読し、実行部14にコマンドを発行する。実行部14は
受取ったコマンドを実行し、命令が終了するとPC13を更
新する。

発明が解決しようとする問題点しかしながら上記のような構成では、分岐命令も実行部
14で処理させているので、次のような問題点を有してい
た。

（１）命令読みこみ部11および命令解読部12内の既に読
みこんだ命令を無効化しなければならない。

（２）分岐先命令実行以前に分岐先命令のアドレスおよ
び分岐先命令を準備しないので、分岐成立時の命令実行
開始が遅れる。

（３）分岐命令より先に解読された命令の処理が終わる
まで分岐命令が処理できない。

本発明はかかる点に鑑み、分岐命令を高速に実行する情
報処理装置を提供することを目的とする。

問題点を解決するための手段本発明は分岐命令を処理する命令解読部と、読みだした
命令を格納する命令バッファと、アドレス計算を行う加
算器と、先読み命令のアドレスを格納する命令先読みカ
ウンタと、解読中の命令のアドレスを格納する命令解読
カウンタを備えた情報処理装置である。

作用本発明は前記した構成により、命令解読部が分岐命令を
解読すると、実行部とは独立かつ並列して命令バッファ
内の分岐命令のディスプレースメントと命令解読カウン
タのアドレスとから分岐先アドレスを算出する。続いて
分岐命令より先に解読された命令の実行完了を待たずに
分岐先命令を高速に準備し解読を行なう。命令実行部で
は分岐命令より先に解読された命令の実行完了後直ちに
分岐先命令を実行することが可能となる。

実施例第１図は本発明の一実施例における情報処理装置の構成
を示すブロック図である。第１図において、１は実行す
べき命令が格納されており高速に命令を読みだすことの
可能な命令用のキャッシュ、２は先行的に命令を読み込
むためのアドレスを保持し、先読みした命令のバイト数
分カウントアップする機能を持つ命令先読みカウンタ、
３は読みだされた命令をキューイングするFIFO形式の命
令バッファ、４は読み込んだ命令を解読し実行部のコマ
ンドを生成する命令解読部、５は命令解読部４が発行し
た実行コマンドをキューイングするFIFO形式の実行コマ
ンドバッファ、６は入力された実行コマンドを処理する
実行部、７は次に命令解読部４で解読する命令のアドレ
スを保持し、解読した命令のバイト数をカウントアップ
する機能を持つ命令解読カウンタ、８は実行部６および
命令解読部４に存在する命令に対応するアドレスをキュ
ーイングするFIFO形式のプログラムカウンタバッファ、
９は命令解読カウンタ７のアドレスとディスプレースメ
ントを加算する加算器である。

第２図は本発明における無条件分岐命令の動作を示すタ
イミングチャート図である。第２図においてA0は分岐命
令（BRA）より先に解読された命令、BRAは無条件分岐命
令、A1は分岐命令（BRA）に後続する命令、A2はA1に後
続する命令、B0は分岐先の命令である。

以上のように構成されたこの実施例の情報処理装置につ
いて、最初に、分岐をしない通常動作を説明する。

（１）命令先読みカウンタ２に格納されているアドレス
によるキャッシュ１から命令を読出し、命令バッファ３
に格納する。（以後、命令先読み動作と呼ぶ。）（２）命令先読みカウンタ２は命令バッファ３に格納し
た命令のバイト数分だけアドレスをカウントアップした
後、そのアドレスを保持する。

（３）命令解読部４は命令バッファ３の底の命令を取り
出し、解読する。

（４）命令解読部４は解読後、実行コマンドバッファ５
にコマンドを格納すると同時に、命令解読カウンタ７は
解読した命令のバイト数分だけアドレスをカウントアッ
プした後、そのアドレスを保持する。

（５）命令解読部４が命令の最終語を解読中には、命令
解読カウンタ７は次に解読すべき命令の先頭アドレスに
セットされる。

（６）命令解読部４は１命令解読後、命令解読カウンタ
７に準備された次に解読すべき命令の先頭アドレスをプ
ログラムカウンタバッファ８に格納する。

（７）実行部６は、前実行コマンドの処理が終了する
と、実行コマンドバッファ５の底のコマンドを取り出
し、実行する。現在実行中の命令のアドレスはプログラ
ムカウンタバッファ８の底に格納されている。

（８）実行部６は読みこんだコマンドを実行し、１命令
が実行終了するとプログラムカウンタバッファ８の底の
アドレスを廃棄する。

次に分岐命令実行時の動作を第２図を用いて説明する。

（１）〜（３）は分岐をしない通常動作と同じである。

（４）命令解読部４サイクルC2で、無条件分岐命令BRA
を解読すると命令先読み動作を停止させる。命令バッフ
ァ３の底にはA2が準備された状態で停止する。

（５）命令解読部４はサイクルC3で、無条件分岐命令BR
Aに後続する命令A1を読みこみ解読を始める。

（６）加算器９はサイクルC3で、命令バッファ３内に格
納されている分岐命令に付属するディスプレースメント
と命令解読カウンタ７に格納された分岐命令のアドレス
とを加算し、分岐先アドレスを生成する。

（７）同サイクルで生成された分岐先アドレスは命令先
読みカウンタ２に格納されると同時に、命令解読カウン
タ７にも格納される。

（８）命令解読部４はサイクルC4で、命令先読みカウン
タ２に格納されている分岐先アドレスを出力し、キャッ
シュ１から分岐先命令B0を読出し、命令バッファ３を初
期化した後、格納する。

（９）命令解読部４はサイクルC4で、命令先読み動作を
再開する。

（10）命令解読部４は既に解読済の命令A1を無効化す
る。

（11）命令解読部４は解読中の命令A2を無効化する。

（12）命令解読部４は命令解読カウンタ７に準備された
分岐先命令B0の先頭アドレスをプログラムカウンタバッ
ファ８内の分岐命令BRAのアドレスにオーバーライトす
る。

（13）命令解読部４はサイクルC5で、命令バッファ３か
ら分岐先命令B0を取り出し、解読する。

（14）命令解読部４はサイクルC6で、実行コマドバッフ
ァ５にコマンドを格納する。

（15）実行部６は、前実行コマンドの実行が終了する
と、実行コマンドバッファ５の底のコマンドを取り出
し、実行する。現在実行中の命令のアドレスはプログラ
ムカウンタバッファ８の底に格納されている。

（16）実行部６は読みこんだコマンドを実行し、１命令
が実行終了するとプログラムカウンタバッファ８の底の
アドレスを廃棄する。

第２図について以下補足説明する。命令解読部は分岐命
令（BRA）を解読後、実効アドレス計算を行うと、現在
実行中の命令A0の終了を待たずに直ちに分岐先の命令B0
の読みこみを行い、分岐先命令B0を準備できる。既に解
読済の命令A1および解読中の命令A2は無効化される。
（斜線は無効化された命令およびコマンド）この分岐先
命令B0は実行ステージのA0が終了次第実行される。

なお、この実施例において命令バッファ３、実行コマン
ドバッファ５、プログラムカウンタバッファ８は複数段
としたが、１段でも実行可能である。

また、この実施例においてキャッシュヒットの場合を説
明したが、キャッシュミスヒットの場合、キャッシュ１
がない場合においても主記憶に対して命令の読みこみ動
作が行なわれるだけで、効果には影響しない。

発明の効果本発明によれば、分岐命令が発生した場合、分岐命令を
実行部へ発行せず命令解読部で処理すると、分岐先の命
令を高速に実行と独立かつ並列に準備することにより、
以下の効果が生まれる。

（１）既に読みこんだ命令を無効にする数が少ない、と
同時に無効化を実行部の動作と並列に行うため、オーバ
ーヘッドとならない。

（２）分岐先の命令の読みこみ、解読を実行部の動作と
並列に行なうため、分岐命令実行後、直ちに分岐先命令
を実行できる。

（３）分岐命令の処理を実行部の処理と並列に行なうた
め、分岐処理を高速に行え、かつ分岐命令による実行部
の停止が発生しない。

【図面の簡単な説明】

第１図は本発明の実施例における情報処理装置の構成を
示すブロック図、第２図は無条件分岐命令の動作を示す
タイミングチャート図、第３図は従来の情報処理装置を
示すブロック図である。２……命令先読みカウンタ、３……命令バッファ、４…
…命令解読部、７……命令解読カウンタ、９……加算
器。

Claims

【特許請求の範囲】

【請求項１】先読み命令のアドレスを格納する命令先読
みカウンタと、解読中の命令のアドレスを格納する命令
解読カウンタと、前記命令先読みカウンタのアドレスに
より読み込んだ命令を格納する命令バッファと、前記命
令解読カウンタに格納された解読中の命令のアドレスと
前記命令バッファ内のデータとを加算する加算器と、前
記命令バッファより分岐命令を取り出して解読後この分
岐命令より先に解読された命令の実行と独立かつ並列し
て前記加算器により分岐先アドレスを計算し、結果を前
記命令先読みカウンタおよび前記命令解読カウンタに格
納させ、格納した分岐先アドレスにより読み込んだ分岐
先命令を前記命令バッファを通して入力し解読する命令
解読部とを備えたことを特徴とする情報処理装置。