JPH0764602A - Duplex controller - Google Patents
Duplex controllerInfo
- Publication number
- JPH0764602A JPH0764602A JP5232487A JP23248793A JPH0764602A JP H0764602 A JPH0764602 A JP H0764602A JP 5232487 A JP5232487 A JP 5232487A JP 23248793 A JP23248793 A JP 23248793A JP H0764602 A JPH0764602 A JP H0764602A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- control device
- data
- standby
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、バックアップのため制
御部を二重化した二重化制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dual control device having dual control units for backup.
【０００２】[0002]
【従来の技術】従来の二重化制御装置は、稼働系と待機
系の２つの制御装置を備え、通常は稼働系の制御装置が
制御動作を実行し、その制御データを逐次伝送装置を介
して待機系の制御装置へ送ることにより、両制御装置の
制御データを一致させている。具体的には、稼働系制御
装置内のメモリから等値化データが読み取られて稼働系
制御装置内の伝送装置へ送られる。伝送装置へ収集され
た等値化データはいったんバッファへ格納された後、待
機系制御装置内の伝送装置へ送られる。伝送装置へ送ら
れた等値化データはいったんバッファへ格納された後、
待機系制御装置内のメモリへ送られる。こうして、等値
化データが待機系制御装置へ伝送された後、稼働系制御
装置は次の演算を開始する。また、同様に待機系制御装
置も等値化データがメモリに格納されてから次の演算を
開始する。2. Description of the Related Art A conventional duplex control device is provided with two control devices, an active system and a standby system. Normally, the active system control device executes a control operation, and the control data thereof is sequentially waited via a transmission device. By sending it to the system control device, the control data of both control devices are matched. Specifically, the equalized data is read from the memory in the operating system control device and sent to the transmission device in the operating system control device. The equalized data collected in the transmission device is once stored in the buffer and then sent to the transmission device in the standby system control device. The equalized data sent to the transmission device is temporarily stored in the buffer and then
It is sent to the memory in the standby control device. In this way, after the equalized data is transmitted to the standby control device, the active control device starts the next calculation. Similarly, the standby control device also starts the next calculation after the equalized data is stored in the memory.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、待機系
制御装置が伝送装置を介して等値化データを受け取って
いる間に、稼働系制御装置内において切換え要因が発生
した場合に、等値化データの分配が終了してからでない
と待機系制御装置の切換えが行われないため、切換えが
完了するまでに要する時間が長くなるという問題があっ
た。また、稼働系制御装置についても、等値化データの
待機系制御装置への伝送が一方通行であり、等値化デー
タが待機系制御装置へ分配されたことを確認できない。
そのため、稼働系制御装置および待機系制御装置のメモ
リ内に格納されている等値化データが必ずしも一致して
いるとは限らないという問題があった。本発明は上記問
題点を解決するためになされたもので、その目的とする
ところは、切換え時間を短縮するとともに、両制御装置
のメモリ内の等値化データが必ず一致する二重化制御装
置を提供することにある。However, when a switching factor occurs in the operating system control device while the standby system control device receives the equalization data via the transmission device, the equalization data is generated. Since the standby system control device is not switched until after the distribution of is completed, there is a problem that it takes a long time to complete the switching. Also in the operation control device, the equalization data is transmitted to the standby control device in one way, and it cannot be confirmed that the equalization data is distributed to the standby control device.
Therefore, there is a problem that the equalized data stored in the memories of the operating system control device and the standby system control device do not always match. The present invention has been made to solve the above problems, and an object of the present invention is to provide a duplexing control device that shortens the switching time and ensures that the equalized data in the memories of both control devices always match. To do.
【０００４】[0004]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、稼働系制御装置内のメモリから等値化デ
ータを稼働系伝送装置内のバッファへ収集する手段と、
稼働系伝送装置内のバッファから待機系伝送装置内のバ
ッファへ等値化データを伝送する手段と、待機系伝送装
置内バッファから待機系制御装置内のメモリへ等値化デ
ータを分配する手段と、待機系伝送装置から稼働系伝送
装置へ等値化データ分配の終了信号を送信する手段と、
等値化データ分配の終了信号を受信した後に稼働系制御
装置に次の演算を開始させる手段とを備えたことを特徴
とする。In order to achieve the above object, the present invention provides means for collecting equalized data from a memory in an active system control device into a buffer in an active system transmission device,
A means for transmitting the equalized data from the buffer in the active transmission apparatus to the buffer in the standby transmission apparatus, and a means for distributing the equalized data from the buffer in the standby transmission apparatus to the memory in the standby control apparatus A means for transmitting an end signal of the equalized data distribution from the standby transmission device to the operating transmission device,
And a means for causing the operating system control device to start the next calculation after receiving the end signal of the equalized data distribution.
【０００５】[0005]
【作用】本発明においては、稼働系制御装置内のメモリ
から等値化データが稼働系伝送装置内のバッファへ収集
され、さらに、稼働系伝送装置内のバッファから待機系
伝送装置内のバッファへ等値化データが伝送される。次
いで、待機系伝送装置内バッファから待機系制御装置内
のメモリへ等値化データが分配される。ここで待機系伝
送装置から稼働系伝送装置へ等値化データ分配の終了信
号が送信され、この終了信号を受信した後に、稼働系制
御装置は次の演算を開始する。それにより、稼働系制御
装置と待機系制御装置とではメモリ内の等値化データの
同期がとれることになる。In the present invention, the equalized data is collected from the memory in the operating system control device into the buffer in the operating system transmission device, and further, from the buffer in the operating system transmission device to the buffer in the standby system transmission device. The equalized data is transmitted. Next, the equalized data is distributed from the buffer in the standby transmission device to the memory in the standby control device. Here, an end signal of the equalized data distribution is transmitted from the standby transmission device to the working transmission device, and after receiving the end signal, the working control device starts the next calculation. As a result, the equalization data in the memory can be synchronized between the operating system control device and the standby system control device.
【０００６】[0006]
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は本発明の実施例を示すブロック図である。図
において、二重化制御装置は稼働系制御装置１と待機系
制御装置６とから構成される。さらに、稼働系制御装置
１はメモリ３を内蔵する制御演算装置２と、バッファ５
を内蔵する伝送装置４とからなる。同様に、待機系制御
装置６はメモリ８を内蔵する制御演算装置７と、バッフ
ァ１０を内蔵する伝送装置９とからなる。次に動作を説
明する。稼働系制御装置１に内蔵される制御演算装置２
のメモリ３から等値化データを、矢印Ａのように伝送装
置４のバッファ５へ収集する。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, the redundant control device is composed of an operating system control device 1 and a standby system control device 6. Further, the operation system control device 1 includes a control arithmetic device 2 having a built-in memory 3 and a buffer 5
And a transmission device 4 having a built-in device. Similarly, the standby system control device 6 includes a control operation device 7 having a memory 8 built therein and a transmission device 9 having a buffer 10 built therein. Next, the operation will be described. Control arithmetic unit 2 built in the operating system controller 1
The equalized data is collected from the memory 3 in the buffer 5 of the transmission device 4 as indicated by an arrow A.
【０００７】次いで、伝送装置４はバッファ５に収集さ
れた等値化データを、矢印Ｂのように待機系制御装置６
に内蔵される伝送装置９のバッファ１０へ伝送する。さ
らに、伝送装置９はバッファ１０の等値化データを、矢
印Ｃのように制御演算装置７内のメモリ８へ分配する。
ここで、制御演算装置７からは等値化データの分配が完
了したことを示す通知が、矢印Ｄのように伝送装置９の
バッファ１０へ送られる。伝送装置９はバッファ１０の
分配終了通知を、矢印Ｅのように稼働系制御装置１に内
蔵される伝送装置４のバッファ５へ伝送する。Then, the transmission device 4 converts the equalized data collected in the buffer 5 into a standby system control device 6 as indicated by an arrow B.
The data is transmitted to the buffer 10 of the transmission device 9 built in. Further, the transmission device 9 distributes the equalized data in the buffer 10 to the memory 8 in the control arithmetic device 7 as indicated by arrow C.
Here, the control calculation device 7 sends a notification indicating that the distribution of the equalized data is completed to the buffer 10 of the transmission device 9 as indicated by an arrow D. The transmission device 9 transmits the distribution end notification of the buffer 10 to the buffer 5 of the transmission device 4 built in the operation system control device 1 as indicated by arrow E.
【０００８】さらに、伝送装置４はバッファ５に分配終
了通知が入力されると、制御演算装置２に対して次の演
算を開始させる。このようにして、稼働系制御装置１に
内蔵される制御演算装置２のメモリ３と、待機系制御装
置６に内蔵される制御演算装置７のメモリ８とが同期し
て記憶内容が更新される。それにより、稼働系制御装置
１において切換え動作が開始されても、待機系制御装置
６では分配動作が不要となり、切換え時間が短縮され
る。その結果、信頼性および応答性にすぐれた二重化制
御装置が得られる。Further, when the distribution end notification is input to the buffer 5, the transmission device 4 causes the control calculation device 2 to start the next calculation. In this way, the memory 3 of the control arithmetic unit 2 incorporated in the operating system controller 1 and the memory 8 of the control arithmetic unit 7 incorporated in the standby system controller 6 are updated in synchronization with each other. . As a result, even if the operation control device 1 starts the switching operation, the standby control device 6 does not need the distribution operation, and the switching time is shortened. As a result, a duplicated controller having excellent reliability and responsiveness can be obtained.
【０００９】[0009]
【発明の効果】以上述べたように本発明によれば、稼働
系制御装置内のメモリから等値化データが収集され、待
機系制御装置内のメモリへ分配されことを確認してか
ら、稼働系制御装置が次の演算を開始するため、稼働系
制御装置内のメモリと待機系制御装置内のメモリの等値
化データが完全に一致する。それにより、切換え動作時
の待機系制御装置の分配動作が不要になり、その分、切
換え時間が短縮されて、信頼性および応答性が向上す
る。また、両装置内のメモリのデータ抜けも防止され
る。As described above, according to the present invention, it is confirmed that the equalization data is collected from the memory in the active system control unit and distributed to the memory in the standby system control unit before the operation is started. Since the system control device starts the next calculation, the equalized data in the memory in the active system control device and the memory in the standby system control device completely match. As a result, the distribution operation of the standby control device at the time of the switching operation becomes unnecessary, the switching time is shortened accordingly, and the reliability and responsiveness are improved. Further, data loss of the memories in both devices is prevented.
【図１】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
１ 稼働系制御装置 ２ 制御演算装置 ３ メモリ ４ 伝送装置 ５ バッファ ６ 待機系制御装置 ７ 制御演算装置 ８ メモリ ９ 伝送装置 １０ バッファ 1 Operation System Control Device 2 Control Computing Device 3 Memory 4 Transmission Device 5 Buffer 6 Standby System Control Device 7 Control Computing Device 8 Memory 9 Transmission Device 10 Buffer
Claims (1)
ータを稼働系伝送装置内のバッファへ収集する手段と、 稼働系伝送装置内のバッファから待機系伝送装置内のバ
ッファへ等値化データを伝送する手段と、 待機系伝送装置内バッファから待機系制御装置内のメモ
リへ等値化データを分配する手段と、 待機系伝送装置から稼働系伝送装置へ等値化データ分配
の終了信号を送信する手段と、 等値化データ分配の終了信号を受信した後に稼働系制御
装置に次の演算を開始させる手段と、 を備えたことを特徴とする二重化制御装置。1. A means for collecting equalized data from a memory in an active system control device into a buffer in the active system transmission device, and an equalization from a buffer in the active system transmission device to a buffer in the standby system transmission device. A means for transmitting data, a means for distributing the equalized data from the buffer in the standby transmission device to the memory in the standby control device, and an end signal for the distribution of the equalized data from the standby transmission device to the active transmission device And a means for causing the operating system control device to start the next calculation after receiving the end signal of the equalized data distribution.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232487A JPH0764602A (en) | 1993-08-25 | 1993-08-25 | Duplex controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5232487A JPH0764602A (en) | 1993-08-25 | 1993-08-25 | Duplex controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0764602A true JPH0764602A (en) | 1995-03-10 |
Family
ID=16940091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5232487A Pending JPH0764602A (en) | 1993-08-25 | 1993-08-25 | Duplex controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0764602A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309637A (en) * | 2005-05-02 | 2006-11-09 | Mitsubishi Electric Corp | Monitoring control system |
| JP2012256240A (en) * | 2011-06-09 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | Duplex system and memory synchronization method |
| JP2013540317A (en) * | 2010-09-27 | 2013-10-31 | フィッシャー−ローズマウント システムズ，インコーポレイテッド | Method and apparatus for virtualizing a process control system |
-
1993
- 1993-08-25 JP JP5232487A patent/JPH0764602A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309637A (en) * | 2005-05-02 | 2006-11-09 | Mitsubishi Electric Corp | Monitoring control system |
| JP2013540317A (en) * | 2010-09-27 | 2013-10-31 | フィッシャー−ローズマウント システムズ，インコーポレイテッド | Method and apparatus for virtualizing a process control system |
| US11320797B2 (en) | 2010-09-27 | 2022-05-03 | Fisher-Rosemount Systems, Inc | Methods and apparatus to virtualize a process control system |
| JP2012256240A (en) * | 2011-06-09 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | Duplex system and memory synchronization method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7111158B1 (en) | Techniques for transitioning control of a serial ATA device among multiple hosts using sleep and wake commands | |
| JPS6115263A (en) | Control system for command transfer between processors | |
| US5335232A (en) | Data exchange capable of minimizing loss of a data block | |
| JPH0764602A (en) | Duplex controller | |
| US20020089940A1 (en) | Duplexing apparatus and method in large scale system | |
| JPS6027256A (en) | Switching system of packet switchboard | |
| JP3003629B2 (en) | Digital signal transmission circuit | |
| JPH0324634A (en) | Double system device | |
| JPH08171495A (en) | Duplex operation system | |
| JPS61196353A (en) | Multiplexing bus control system | |
| JPH04263333A (en) | Memory duplication system | |
| JP2002140315A (en) | Dual multi-protocol switch | |
| JPH05292555A (en) | Switch control method and switch system | |
| JPS628832B2 (en) | ||
| JPH06303255A (en) | Cell exchange | |
| JPH0614355A (en) | Uninterrupted file updating system | |
| JPS5923677B2 (en) | Redundant system for exchange processing equipment | |
| JPH104410A (en) | Communication control system | |
| JPS604498B2 (en) | How to combine an electronic computer and a direct memory access device | |
| JPH05236559A (en) | Data processing system for remote monitor control system | |
| JPH05204818A (en) | Fault information gathering system in data processing system | |
| JPH07306822A (en) | Input/output controller | |
| JPH04264648A (en) | Input/output processor | |
| JPH0150040B2 (en) | ||
| JPS6095674A (en) | Data transmitting system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |