JPH076137A - Multiprocessor system - Google Patents
Multiprocessor systemInfo
- Publication number
- JPH076137A JPH076137A JP16854493A JP16854493A JPH076137A JP H076137 A JPH076137 A JP H076137A JP 16854493 A JP16854493 A JP 16854493A JP 16854493 A JP16854493 A JP 16854493A JP H076137 A JPH076137 A JP H076137A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- access
- data table
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、マルチプロセッサシス
テムに係り、とくにメモリの排他制御機能を有するマル
チプロセッサシステムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multiprocessor system, and more particularly to a multiprocessor system having a memory exclusive control function.
【０００２】[0002]
【従来の技術】近年、コンピュータシステムにおいて、
処理速度の向上や信頼性の向上のため複数のＣＰＵを同
時に動作させるマルチプロセッサシステムが導入されて
いる。一方、メモリは各ＣＰＵで共通して使用されてい
るために、各ＣＰＵから同時に同一領域をアクセスされ
る場合が生じ、データが破壊される恐れがある。2. Description of the Related Art Recently, in computer systems,
A multiprocessor system for simultaneously operating a plurality of CPUs has been introduced to improve processing speed and reliability. On the other hand, since the memory is commonly used by the CPUs, the CPUs may access the same area at the same time, which may destroy the data.
【０００３】そこで、従来のマルチプロセッサシステム
では、１つのＣＰＵからメモリのアクセス要求が発行さ
れると、そのアクセスが終了するまで他のＣＰＵからの
同一メモリ領域へのアクセスを禁止していた。Therefore, in a conventional multiprocessor system, when a memory access request is issued from one CPU, access to the same memory area from other CPUs is prohibited until the access is completed.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、上記従
来例においては、１つのＣＰＵからメモリのアクセス要
求が発行されると、無条件に他のＣＰＵからの当該メモ
リ領域へのアクセスを禁止しているために、他のＣＰＵ
が当該メモリ領域の参照のみを行う場合でもアクセスで
きず、システムの性能を著しく低下させるという不都合
があった。However, in the above-mentioned conventional example, when a memory access request is issued from one CPU, access to the memory area from another CPU is unconditionally prohibited. For other CPU
However, even if the memory area is only referred to, the access cannot be made and the system performance is significantly degraded.
【０００５】[0005]
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくに複数個のＣＰＵからの同一メモ
リ領域への参照要求が競合した場合にもこれを許容し、
これによってシステム全体の処理効率の向上を図ったマ
ルチプロセッサシステムを提供することにある。SUMMARY OF THE INVENTION The object of the present invention is to improve the disadvantages of the conventional example, and tolerate them even when reference requests from a plurality of CPUs to the same memory area conflict.
This is to provide a multiprocessor system in which the processing efficiency of the entire system is improved.
【０００６】[0006]
【課題を解決するための手段】本発明では、複数個のＣ
ＰＵと、各ＣＰＵに共通の記憶領域を有するメモリと、
メモリの共通領域に対応してアクセス中のＣＰＵとアク
セス内容を記録しているメモリ状態管理テーブルと、各
ＣＰＵからのメモリアクセス要求を解析しメモリ状態管
理テーブルを参照して排他制御の要又は不要を判断する
メモリ占有制御手段とを備えている。更に、メモリ占有
制御手段にてアクセス許可を受けたＣＰＵのメモリアク
セス終了を検出するとメモリ状態管理テーブルにおける
当該ＣＰＵに関するアクセス内容をリセットするメモリ
解除手段を具備するという構成を採っている。これによ
って前述した目的を達成しようとするものである。In the present invention, a plurality of C's are used.
PU, a memory having a storage area common to each CPU,
Exclusive access control is necessary or unnecessary by analyzing memory access request from each CPU and memory status management table that records access contents and corresponding CPU in common area of memory and referring to memory status management table. Memory occupancy control means for determining Further, the memory occupancy control means is provided with a memory releasing means for resetting the access contents of the CPU in the memory state management table when detecting the end of the memory access of the CPU to which the access is permitted. This aims to achieve the above-mentioned object.
【０００７】[0007]
【作用】メモリ占有制御手段は、ＣＰＵからのメモリの
共通領域に対するアクセス要求を受信すると、当該メモ
リ領域のアドレスをキーワードとしてメモリ状態管理テ
ーブルを検索し、すでに他のＣＰＵが更新要求を発行し
ていたならば排他制御を行い、一方、既に他のＣＰＵが
参照要求を発行していても当該アクセスが参照要求であ
れば排他制御を行わない。When the memory occupancy control means receives an access request to the common area of the memory from the CPU, the memory occupancy control means searches the memory state management table using the address of the memory area as a keyword, and another CPU has already issued an update request. If the access is a reference request, the exclusive control is not performed even if another CPU has already issued the reference request.
【０００８】更に、メモリ占有制御手段は、排他制御の
要不要の判断結果を当該ＣＰＵに通知するとともに、排
他制御が不要の場合にはメモリ状態管理テーブルに当該
ＣＰＵのアクセス状態をセットする。Further, the memory occupancy control means notifies the CPU of the result of the necessity determination of the exclusive control, and sets the access state of the CPU in the memory state management table when the exclusive control is not required.
【０００９】ＣＰＵは、メモリ占有制御手段からアクセ
ス許可を受けると、アクセス処理を行うが、不許可であ
ればアクセス処理を延期する。When the CPU receives the access permission from the memory occupancy control means, the CPU performs the access process, but if it is not permitted, the access process is postponed.
【００１０】メモリ解除手段は、メモリ占有制御手段か
らアクセス許可を受けたＣＰＵのアクセス終了を検出す
るとメモリ状態管理テーブルにおける当該ＣＰＵに関す
るアクセス内容をリセットする。The memory releasing means resets the access contents relating to the CPU in the memory state management table when detecting the end of access of the CPU which has been granted access permission from the memory occupation control means.
【００１１】[0011]
【発明の実施例】以下、本発明の一実施例を図１ないし
図３に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS.
【００１２】図１の実施例は、複数個のＣＰＵ５1 〜５
n と、各ＣＰＵ５1 〜５n に共通の記憶領域を有するメ
モリ４と、メモリ４の共通領域に対応してアクセス中の
ＣＰＵとアクセス内容を記録しているメモリ状態管理テ
ーブル２と、各ＣＰＵからのメモリアクセス要求を解析
しメモリ状態管理テーブル２を参照して排他制御の要又
は不要を判断するメモリ占有制御手段１と、メモリ占有
制御手段１にてアクセス許可を受けたＣＰＵのメモリア
クセス終了を検出するとメモリ状態管理テーブル２にお
ける当該ＣＰＵに関するアクセス内容をリセットするメ
モリ解除手段３とを備えている。The embodiment shown in FIG. 1 has a plurality of CPUs 5 1 to 5 5.
n , a memory 4 having a storage area common to each of the CPUs 5 1 to 5 n , a CPU being accessed corresponding to the common area of the memory 4 and a memory state management table 2 recording access contents, and each CPU Memory occupancy control means 1 which analyzes a memory access request from the CPU and refers to the memory status management table 2 to determine whether exclusive control is necessary or not, and the memory access end of the CPU to which access is permitted by the memory occupancy control means 1. Memory release means 3 for resetting the access contents relating to the CPU in the memory state management table 2 when the above is detected.
【００１３】ここで、メモリ状態管理テーブル２は、メ
モリ４の共通領域毎に参照フィールド２ａと更新フィー
ルド２ｂを有しており、各フィールドにはＣＰＵ毎のア
クセス状態が記録されている。例えばＣＰＵが８個装備
されている場合には参照フィールド２ａは８ビットで構
成されており、第１のＣＰＵ５1 のみが当該領域を参照
している時は「１０００００００」という値がセットさ
れ、第３のＣＰＵ５3と第６のＣＰＵ５6 が当該領域を
参照している時は「００１００１００」という値がセッ
トされる。更新フィールド２ｂも参照フィールド２ａと
同様な構成を有し、例えば第４のＣＰＵ５4 が当該領域
を参照している時は「０００１００００」という値がセ
ットされる。The memory status management table 2 has a reference field 2a and an update field 2b for each common area of the memory 4, and the access status for each CPU is recorded in each field. For example, when eight CPUs are equipped, the reference field 2a is composed of 8 bits, and when only the first CPU 5 1 refers to the area, the value "10000000" is set, A value of "00100100" is set when the third CPU 5 3 and the sixth CPU 5 6 refer to the area. Update field 2b also has a structure similar to that of the reference field 2a, for example, the fourth CPU 5 4 is when referring to the area is set a value of "00010000".
【００１４】また、メモリ占有制御手段１は、メモリ４
の同一領域への参照要求が複数のＣＰＵから競合した場
合以外は、複数のＣＰＵがメモリ４の同一領域に連続し
てアクセスした場合には排他制御を行う。The memory occupancy control means 1 includes a memory 4
Except when a plurality of CPUs contend for a reference request to the same area, exclusive control is performed when a plurality of CPUs continuously access the same area of the memory 4.
【００１５】次に、本実施例の動作について説明する。
ここでは、説明を分かりやすくするために３個のＣＰＵ
５1 ，５2 ，５3 が装備されているものとする。また、
メモリ４には図２に示されるように、排他制御を必要と
するデータテーブルが３つ格納されており各データテー
ブルのアドレスをＴＢＬ１，ＴＢＬ２，ＴＢＬ３とす
る。さらに、各データテーブルは図３に示されるよう
に、いずれのＣＰＵからもアクセスされていないものと
する。Next, the operation of this embodiment will be described.
Here, in order to make the explanation easier to understand, three CPUs are used.
It shall be equipped with 5 1 , 5 2 and 5 3 . Also,
As shown in FIG. 2, the memory 4 stores three data tables that require exclusive control, and the addresses of the data tables are TBL1, TBL2, and TBL3. Further, each data table is not accessed by any CPU, as shown in FIG.
【００１６】（１）．複数のＣＰＵから連続的に更新要
求が発生した場合：(1). If multiple CPUs issue continuous update requests:
【００１７】．第１のＣＰＵ５1 からメモリ４の第１
のデータテーブルに更新要求が発生すると、第１のＣＰ
Ｕ５1 は、第１のデータテーブルのアドレスＴＢＬ１と
更新要求信号をメモリ占有制御手段１に出力する。.. From the first CPU 5 1 to the first of the memory 4
Of the first CP when an update request occurs in the data table of
U5 1 outputs an update request signal and the address TBL1 of the first data table in the memory occupancy control means 1.
【００１８】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、各フィールドとも「０００」である
ため、メモリ占有制御手段１は、更新フィールド２ｂの
値を「１００」に変更し、第１のデータテーブルが第１
のＣＰＵ５1 によって更新のために占有されたことをセ
ットする。そして、メモリ占有制御手段１は、第１のＣ
ＰＵ５1 に占有に成功したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, since each field is "000", the memory occupancy control means 1 changes the value of the update field 2b to "100", and the first data table becomes the first
It is set to be occupied by the CPU 5 1 for updating. Then, the memory occupation control means 1 uses the first C
The PU5 1 is notified that the occupation is successful.
【００１９】さらに、メモリ占有制御手段１は、メモリ
解除手段３に第１のＣＰＵ５1 からメモリ４の第１のデ
ータテーブルに更新要求が発生したことを通知する。Further, the memory occupation control means 1 notifies the memory release means 3 that an update request has been issued from the first CPU 5 1 to the first data table of the memory 4.
【００２０】．第１のＣＰＵ５1 は、メモリ占有制御
手段１から占有に成功した通知を受けると、更新処理を
行う。[0020]. When the first CPU 5 1 receives from the memory occupancy control means 1 the notification that the occupancy has succeeded, the first CPU 5 1 performs the update process.
【００２１】．続いて第２のＣＰＵ５2 からメモリ４
の第１のデータテーブルに更新要求が発生すると、第２
のＣＰＵ５2 は、第１のデータテーブルのアドレスＴＢ
Ｌ１と更新要求信号をメモリ占有制御手段１に出力す
る。[0021]. Then, from the second CPU 5 2 to the memory 4
When an update request occurs in the first data table of
CPU 5 2, the address of the first data table TB of
The L1 and the update request signal are output to the memory occupation control means 1.
【００２２】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、更新フィールド２ｂの値が「１０
０」であり、第１のデータテーブルが第１のＣＰＵ５1
によって更新のために占有されていることがわかる。そ
こで、メモリ占有制御手段１は、第２のＣＰＵ５2 に占
有に失敗したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, the value of the update field 2b is "10.
0 "and the first data table is the first CPU 5 1
Shows that it is occupied for updates. Therefore, the memory occupation control means 1 notifies the second CPU 5 2 that the occupation has failed.
【００２３】．第２のＣＰＵ５2 は、メモリ占有制御
手段１から占有に失敗した通知を受けると、更新処理を
延期する。.. The second CPU 5 2 receives the notice failed to occupy the memory occupation control unit 1, postponing the update process.
【００２４】（２）．複数のＣＰＵから連続的に更新要
求と参照要求が発生した場合：(2). When update requests and reference requests are issued consecutively from multiple CPUs:
【００２５】．第１のＣＰＵ５1 からメモリ４の第１
のデータテーブルに更新要求が発生すると、第１のＣＰ
Ｕ５1 は、第１のデータテーブルのアドレスＴＢＬ１と
更新要求信号をメモリ占有制御手段１に出力する。[0025]. From the first CPU 5 1 to the first of the memory 4
Of the first CP when an update request occurs in the data table of
U5 1 outputs an update request signal and the address TBL1 of the first data table in the memory occupancy control means 1.
【００２６】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、各フィールドとも「０００」である
ため、メモリ占有制御手段１は、更新フィールド２ｂの
値を「１００」に変更し、第１のデータテーブルが第１
のＣＰＵ５1 によって更新のために占有されたことをセ
ットする。そして、メモリ占有制御手段１は、第１のＣ
ＰＵ５1 に占有に成功したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, since each field is "000", the memory occupancy control means 1 changes the value of the update field 2b to "100", and the first data table becomes the first
It is set to be occupied by the CPU 5 1 for updating. Then, the memory occupation control means 1 uses the first C
The PU5 1 is notified that the occupation is successful.
【００２７】さらに、メモリ占有制御手段１は、メモリ
解除手段３に第１のＣＰＵ５1 からメモリ４の第１のデ
ータテーブルに更新要求が発生したことを通知する。Further, the memory occupation control means 1 notifies the memory release means 3 that an update request has been issued from the first CPU 5 1 to the first data table of the memory 4.
【００２８】．第１のＣＰＵ５1 は、メモリ占有制御
手段１から占有に成功した通知を受けると、更新処理を
行う。.. When the first CPU 5 1 receives from the memory occupancy control means 1 the notification that the occupancy has succeeded, the first CPU 5 1 performs the update process.
【００２９】．続いて第２のＣＰＵ５2 からメモリ４
の第１のデータテーブルに参照要求が発生すると、第２
のＣＰＵ５2 は、第１のデータテーブルのアドレスＴＢ
Ｌ１と参照要求信号をメモリ占有制御手段１に出力す
る。.. Then, from the second CPU 5 2 to the memory 4
When a reference request occurs in the first data table of
CPU 5 2, the address of the first data table TB of
The L1 and the reference request signal are output to the memory occupation control means 1.
【００３０】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、更新フィールド２ｂの値が「１０
０」であり、第１のデータテーブルが第１のＣＰＵ５1
によって更新のために占有されていることがわかる。そ
こで、メモリ占有制御手段１は、第２のＣＰＵ５2 に占
有に失敗したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, the value of the update field 2b is "10.
0 "and the first data table is the first CPU 5 1
Shows that it is occupied for updates. Therefore, the memory occupation control means 1 notifies the second CPU 5 2 that the occupation has failed.
【００３１】．第２のＣＰＵ５2 は、メモリ占有制御
手段１から占有に失敗した通知を受けると、参照処理を
延期する。.. The second CPU 5 2 receives the notice failed to occupy the memory occupation control means 1, to defer the reference process.
【００３２】（３）．複数のＣＰＵから連続的に参照要
求が発生した場合：(3). When reference requests are issued continuously from multiple CPUs:
【００３３】．第１のＣＰＵ５1 からメモリ４の第１
のデータテーブルに参照要求が発生すると、第１のＣＰ
Ｕ５1 は、第１のデータテーブルのアドレスＴＢＬ１と
参照要求信号をメモリ占有制御手段１に出力する。.. From the first CPU 5 1 to the first of the memory 4
When a reference request occurs in the data table of
U5 1 outputs a reference request signal and address TBL1 of the first data table in the memory occupancy control means 1.
【００３４】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、各フィールドとも「０００」である
ため、メモリ占有制御手段１は、参照フィールド２ａの
値を「１００」に変更し、第１のデータテーブルが第１
のＣＰＵ５1 によって参照のために占有されたことをセ
ットする。そして、メモリ占有制御手段１は、第１のＣ
ＰＵ５1 に占有に成功したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, since each field is "000", the memory occupation control means 1 changes the value of the reference field 2a to "100", and the first data table is set to the first data table.
Set occupied by the CPU 5 1 for reference. Then, the memory occupation control means 1 uses the first C
The PU5 1 is notified that the occupation is successful.
【００３５】さらに、メモリ占有制御手段１は、メモリ
解除手段３に第１のＣＰＵ５1 からメモリ４の第１のデ
ータテーブルに参照要求が発生したことを通知する。Further, the memory occupation control means 1 notifies the memory release means 3 that a reference request has been issued from the first CPU 5 1 to the first data table of the memory 4.
【００３６】．第１のＣＰＵ５1 は、メモリ占有制御
手段１から占有に成功した通知を受けると、参照処理を
行う。.. The first CPU 5 1 is notified of successful occupies the memory occupation control unit 1 performs the reference process.
【００３７】．続いて第２のＣＰＵ５2 からメモリ４
の第１のデータテーブルに参照要求が発生すると、第２
のＣＰＵ５2 は、第１のデータテーブルのアドレスＴＢ
Ｌ１と参照要求信号をメモリ占有制御手段１に出力す
る。.. Then, from the second CPU 5 2 to the memory 4
When a reference request occurs in the first data table of
CPU 5 2, the address of the first data table TB of
The L1 and the reference request signal are output to the memory occupation control means 1.
【００３８】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、参照フィールド２ａの値が「１０
０」であり、第１のデータテーブルが第１のＣＰＵ５1
によって参照のために占有されていることがわかる。し
かし、更新フィールド２ｂの値は「０００」であるた
め、いずれのＣＰＵも更新のための占有を行っていない
ことがわかる。そこで、メモリ占有制御手段１は、参照
フィールド２ａの値を「１１０」に変更するとともに、
第２のＣＰＵ５2 に占有に成功したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, the value of the reference field 2a is "10.
0 "and the first data table is the first CPU 5 1
You can see that it is occupied for reference. However, since the value of the update field 2b is "000", it can be seen that none of the CPUs is occupying for the update. Therefore, the memory occupation control means 1 changes the value of the reference field 2a to "110", and
The second CPU 5 2 is notified that the occupation is successful.
【００３９】さらに、メモリ占有制御手段１は、メモリ
解除手段３に第２のＣＰＵ５2 からメモリ４の第１のデ
ータテーブルに参照要求が発生したことを通知する。Further, the memory occupation control means 1 notifies the memory release means 3 that a reference request has been issued from the second CPU 5 2 to the first data table of the memory 4.
【００４０】．第２のＣＰＵ５2 は、メモリ占有制御
手段１から占有に成功した通知を受けると、参照処理を
行う。.. The second CPU 5 2 is notified of successful occupies the memory occupation control unit 1 performs the reference process.
【００４１】（４）．複数のＣＰＵから連続的に参照要
求と更新要求が発生した場合：(4). When reference requests and update requests are continuously issued from multiple CPUs:
【００４２】．第１のＣＰＵ５1 からメモリ４の第１
のデータテーブルに参照要求が発生すると、第１のＣＰ
Ｕ５1 は、第１のデータテーブルのアドレスＴＢＬ１と
参照要求信号をメモリ占有制御手段１に出力する。.. From the first CPU 5 1 to the first of the memory 4
When a reference request occurs in the data table of
U5 1 outputs a reference request signal and address TBL1 of the first data table in the memory occupancy control means 1.
【００４３】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、各フィールドとも「０００」である
ため、メモリ占有制御手段１は、参照フィールド２ａの
値を「１００」に変更し、第１のデータテーブルが第１
のＣＰＵ５1 によって参照のために占有されたことをセ
ットする。そして、メモリ占有制御手段１は、第１のＣ
ＰＵ５1 に占有に成功したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, since each field is "000", the memory occupation control means 1 changes the value of the reference field 2a to "100", and the first data table is set to the first data table.
Set occupied by the CPU 5 1 for reference. Then, the memory occupation control means 1 uses the first C
The PU5 1 is notified that the occupation is successful.
【００４４】さらに、メモリ占有制御手段１は、メモリ
解除手段３に第１のＣＰＵ５1 からメモリ４の第１のデ
ータテーブルに参照要求が発生したことを通知する。Further, the memory occupation control means 1 notifies the memory release means 3 that a reference request has been issued from the first CPU 5 1 to the first data table of the memory 4.
【００４５】．第１のＣＰＵ５1 は、メモリ占有制御
手段１から占有に成功した通知を受けると、参照処理を
行う。.. The first CPU 5 1 is notified of successful occupies the memory occupation control unit 1 performs the reference process.
【００４６】．続いて第２のＣＰＵ５2 からメモリ４
の第１のデータテーブルに更新要求が発生すると、第２
のＣＰＵ５2 は、第１のデータテーブルのアドレスＴＢ
Ｌ１と参照要求信号をメモリ占有制御手段１に出力す
る。.. Then, from the second CPU 5 2 to the memory 4
When an update request occurs in the first data table of
CPU 5 2, the address of the first data table TB of
The L1 and the reference request signal are output to the memory occupation control means 1.
【００４７】．メモリ占有制御手段１は、メモリ状態
管理テーブル２から第１のデータテーブルのアドレスＴ
ＢＬ１をキーワードとして検索を行い、第１のデータテ
ーブルの参照フィールド２ａと更新フィールド２ｂを抽
出する。ここでは、参照フィールド２ａの値が「１０
０」であり、第１のデータテーブルが第１のＣＰＵ５1
によって参照のために占有されていることがわかる。そ
こで、メモリ占有制御手段１は、第２のＣＰＵ５2 に占
有に失敗したことを通知する。.. The memory occupation control means 1 uses the memory state management table 2 to determine the address T of the first data table.
A search is performed using BL1 as a keyword, and the reference field 2a and the update field 2b of the first data table are extracted. Here, the value of the reference field 2a is "10.
0 "and the first data table is the first CPU 5 1
You can see that it is occupied for reference. Therefore, the memory occupation control means 1 notifies the second CPU 5 2 that the occupation has failed.
【００４８】．第２のＣＰＵ５2 は、メモリ占有制御
手段１から占有に失敗した通知を受けると、更新処理を
延期する。.. The second CPU 5 2 receives the notice failed to occupy the memory occupation control unit 1, postponing the update process.
【００４９】（５）更新処理が終了した場合：(5) When the update process is completed:
【００５０】．第１のＣＰＵ５1 は、メモリ４の第１
のデータテーブルに対する更新処理が終了すると、メモ
リ４へのアクセス信号を解除する。.. The first CPU 5 1 is the first CPU of the memory 4.
When the updating process for the data table is completed, the access signal to the memory 4 is released.
【００５１】．メモリ解除手段３は、第１のＣＰＵ５
1 のアクセス信号が解除されたことを検出すると、第１
のデータテーブルの更新フィールド２ｂの値を「００
０」に変更する。.. The memory releasing means 3 is the first CPU 5
When it is detected that the access signal of 1 is released, the first
Value of the update field 2b of the data table of "00
Change to "0".
【００５２】（６）参照処理が終了した場合：(6) When the reference process is completed:
【００５３】．第１のＣＰＵ５1 は、メモリ４の第１
のデータテーブルに対する参照処理が終了すると、メモ
リ４へのアクセス信号を解除する。.. The first CPU 5 1 is the first CPU of the memory 4.
When the reference processing for the data table of 1 is completed, the access signal to the memory 4 is released.
【００５４】．メモリ解除手段３は、第１のＣＰＵ５
1 のアクセス信号が解除されたことを検出すると、第１
のデータテーブルの参照フィールド２ａの値を「００
０」に変更する。.. The memory releasing means 3 is the first CPU 5
When it is detected that the access signal of 1 is released, the first
Value of the reference field 2a of the data table of
Change to "0".
【００５５】ここでもし、第２のＣＰＵ５2 あるいは第
３のＣＰＵ５3 が第１のデータテーブルを参照中であれ
ば、第１のデータテーブルの参照フィールド２ａの値は
「０１０」あるいは「００１」となる。Here, if the second CPU 5 2 or the third CPU 5 3 is referring to the first data table, the value of the reference field 2a of the first data table is "010" or "001". Becomes
【００５６】ここで、第２のＣＰＵ５2 と第３のＣＰＵ
５3 が第１のデータテーブルを参照中であれば、第１の
データテーブルの参照フィールド２ａの値は「０１１」
となる。Here, the second CPU 5 2 and the third CPU
If 5 3 is referring to the first data table, the value of the reference field 2a of the first data table is “011”.
Becomes
【００５７】[0057]
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、すでに他のＣＰＵが参照要求を発
行しているメモリの同一領域に対して、参照要求を発行
することができ、これがため、排他制御による待ち時間
が減少し、システムの処理効率を向上させることが可能
となるという従来にない優れたマルチプロセッサシステ
ムを提供することができる。Since the present invention is constructed and functions as described above, according to the present invention, it is possible to issue a reference request to the same area of the memory to which another CPU has already issued a reference request. Therefore, it is possible to provide an unprecedented excellent multiprocessor system in which the waiting time due to exclusive control is reduced and the processing efficiency of the system can be improved.
【図１】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.
【図２】図１の実施例の動作を説明するためのメモリ構
成の一例を示す説明図である。FIG. 2 is an explanatory diagram showing an example of a memory configuration for explaining the operation of the embodiment of FIG.
【図３】図１の実施例の動作を説明するためのメモリ状
態管理テーブルの一例を示す説明図である。FIG. 3 is an explanatory diagram showing an example of a memory state management table for explaining the operation of the embodiment of FIG.
１ メモリ占有制御手段 ２ メモリ状態管理テーブル ２ａ 参照フィールド ２ｂ 更新フィールド ３ メモリ解除手段 ４ メモリ ５1 第１のＣＰＵ ５2 第２のＣＰＵ ５n 第ｎのＣＰＵ1 Memory Occupancy Control Means 2 Memory State Management Table 2a Reference Field 2b Update Field 3 Memory Release Means 4 Memory 5 1 First CPU 5 2 Second CPU 5 n nth CPU
Claims (2)
憶領域を有するメモリと、このメモリの共通領域に対応
してアクセス中のＣＰＵ及びそのアクセス内容を記録し
ているメモリ状態管理テーブルと、各ＣＰＵからのメモ
リアクセス要求を解析し前記メモリ状態管理テーブルを
参照して排他制御の要又は不要を判断するメモリ占有制
御手段とを備え、 このメモリ占有制御手段にてアクセス許可を受けたＣＰ
Ｕのメモリアクセス終了を検出すると前記メモリ状態管
理テーブルにおける当該ＣＰＵに関するアクセス内容を
リセットするメモリ解除手段を装備したことを特徴とす
るマルチプロセッサシステム。1. A plurality of CPUs, a memory having a storage area common to each CPU, a CPU being accessed corresponding to the common area of the memory, and a memory status management table recording the access contents. , A memory occupancy control unit that analyzes a memory access request from each CPU and refers to the memory state management table to determine whether exclusive control is necessary or unnecessary, and a CP that has been granted access permission by the memory occupancy control unit.
A multiprocessor system equipped with a memory releasing means for resetting the access contents of the CPU in the memory state management table when the end of the memory access of U is detected.
の共通領域に対する前記ＣＰＵからアクセス要求に応じ
て当該メモリ領域のアドレスをキーワードとして前記メ
モリ状態管理テーブルを検索すると共に、他のＣＰＵが
参照要求を発行していた場合には排他制御を不必要と判
断するように機能することを特徴とした請求項１記載の
マルチプロセッサシステム。2. The memory occupancy control means searches the memory status management table using the address of the memory area as a keyword in response to an access request from the CPU to the common area of the memory, and another CPU makes a reference request. The multiprocessor system according to claim 1, wherein the multi-processor system functions so as to determine that the exclusive control is unnecessary when the is issued.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16854493A JPH076137A (en) | 1993-06-15 | 1993-06-15 | Multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16854493A JPH076137A (en) | 1993-06-15 | 1993-06-15 | Multiprocessor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH076137A true JPH076137A (en) | 1995-01-10 |
Family
ID=15869988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16854493A Pending JPH076137A (en) | 1993-06-15 | 1993-06-15 | Multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076137A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177960A (en) * | 1989-12-07 | 1991-08-01 | Nec Corp | Inter-processor memory exclusive control system |
-
1993
- 1993-06-15 JP JP16854493A patent/JPH076137A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03177960A (en) * | 1989-12-07 | 1991-08-01 | Nec Corp | Inter-processor memory exclusive control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5922057A (en) | Method for multiprocessor system of controlling a dynamically expandable shared queue in which ownership of a queue entry by a processor is indicated by a semaphore | |
| US4733352A (en) | Lock control for a shared storage in a data processing system | |
| US5826079A (en) | Method for improving the execution efficiency of frequently communicating processes utilizing affinity process scheduling by identifying and assigning the frequently communicating processes to the same processor | |
| US6226710B1 (en) | Content addressable memory (CAM) engine | |
| US5335334A (en) | Data processing apparatus having a real memory region with a corresponding fixed memory protection key value and method for allocating memories therefor | |
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| US6738796B1 (en) | Optimization of memory requirements for multi-threaded operating systems | |
| US6381681B1 (en) | System and method for shared memory protection in a multiprocessor computer | |
| JPH076137A (en) | Multiprocessor system | |
| US5404549A (en) | Method for efficient access of data stored in a nexus table using queue tag indexes in a table portion | |
| JPS5848289A (en) | Buffer memory controlling system | |
| JPH10254775A (en) | Memory controller having common cache memory | |
| JPS6153747B2 (en) | ||
| JP2848437B2 (en) | Multi-cluster exclusive control unit | |
| JP3201635B2 (en) | Storage controller | |
| JP3206453B2 (en) | Shared file update control method | |
| JP2787107B2 (en) | Buffer control system and device | |
| KR950013116B1 (en) | Locking apparatus and its control method in ticom system | |
| JP2972568B2 (en) | Bus extender | |
| JP2776388B2 (en) | Storage control method and storage device | |
| JPH07160581A (en) | Cache matching processing controller | |
| JPS63240651A (en) | Cache memory | |
| JP2847729B2 (en) | Information processing device | |
| JP2913702B2 (en) | Access reception control method of multiprocessor system | |
| JP2003173326A (en) | Exclusive access control device for multiprocessor system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950905 |