JPH0760408B2 - Data processing device - Google Patents

Data processing device

Info

Publication number
JPH0760408B2
JPH0760408B2 JP63302905A JP30290588A JPH0760408B2 JP H0760408 B2 JPH0760408 B2 JP H0760408B2 JP 63302905 A JP63302905 A JP 63302905A JP 30290588 A JP30290588 A JP 30290588A JP H0760408 B2 JPH0760408 B2 JP H0760408B2
Authority
JP
Japan
Prior art keywords
data
store
word
word cross
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63302905A
Other languages
Japanese (ja)
Other versions
JPH02148238A (en
Inventor
一徳 高橋
恒三 足立
隆弘 渡部
浩三 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63302905A priority Critical patent/JPH0760408B2/en
Publication of JPH02148238A publication Critical patent/JPH02148238A/en
Publication of JPH0760408B2 publication Critical patent/JPH0760408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802Instruction prefetching
    • G06F9/3816Instruction alignment, e.g. cache line crossing

Description

【発明の詳細な説明】 産業上の利用分野 本発明はワードクロスを伴うロード/ストア命令を実行
するデータ処理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device that executes load / store instructions involving word crossing.

従来の技術 第4図は従来のデータ処理装置の構成図を示すものであ
り、1はデータを保持するデータバッファ、7はレジス
タファイル1内のデータを転送するデータバスA、8は
レジスタファイル1内のデータを転送するデータバス
B、9はデータを転送するデータバスY、10は外部デー
タを転送する外部データバス、2はデータバスA7とデー
タバス8を入力し演算を行い、その結果をデータバスY9
に出力する演算装置、3はデータバスY9のデータを取込
み保持するストアバッファ、4はストアバッファ3の内
容をアラインメントし外部データバス10にデータを出力
する出力データアライナ、14は外部データバス10のデー
タをアラインメントする入力データアライナ、13は入力
データアライナ14の出力を取込み保持する入力データバ
ッファ、12はデータバスY9と入力データバッファ13の内
容を選択するセレクタ、11はレジスタファイル1と演算
装置2とセレクタ12を制御する実行制御装置、15はワー
ドクロスを検出するワードクロス検出器、16aはワード
クロス検出器15の結果を入力しロード命令時に入力デー
タバッファ13と入力データアライナ14を制御する外部入
力制御装置、16bはワードクロス検出器15の結果を入力
しストア命令時にストアバッファ3と出力データアライ
ナ4を制御する外部出力制御装置である。
2. Description of the Related Art FIG. 4 is a block diagram of a conventional data processing apparatus, in which 1 is a data buffer for holding data, 7 is a data bus A for transferring data in the register file 1, and 8 is a register file 1. Data bus B for transferring the data within, 9 is a data bus Y for transferring the data, 10 is an external data bus for transferring the external data, 2 is input to data bus A7 and data bus 8, and the operation is performed. Data bus Y9
An arithmetic unit 3 for outputting the data on the data bus Y9, a store buffer 4 for receiving and holding the data on the data bus Y9, an output data aligner 4 for aligning the contents of the store buffer 3 and outputting the data to the external data bus 10, and 14 for the external data bus 10. Input data aligner for aligning data, 13 is an input data buffer for receiving and holding the output of the input data aligner 14, 12 is a selector for selecting the contents of the data bus Y9 and the input data buffer 13, 11 is a register file 1 and an arithmetic unit 2 And an execution control device that controls the selector 12, 15 is a word cross detector that detects a word cross, and 16a is an external device that inputs the result of the word cross detector 15 and controls the input data buffer 13 and the input data aligner 14 at the time of a load instruction. Input control device, 16b inputs the result of word cross detector 15 and stores buffer at the time of store instruction An external output control device for controlling the output data aligner 4 and.

以上のように構成された従来の装置において、第5図に
従ってその動作を説明する。まず、ロード命令における
ワードクロス(アドレス:n+2,サイズ:ワード)の場合
には、ワードクロスをワードクロス検出器15が検出しそ
の結果を外部入力制御装置16aに通知する。外部入力制
御装置16aはアドレスとサイズの情報から入力データア
ライナ14を制御して第一ワード(n番地)をアラインメ
ントし入力データバッファ13に書込む。外部入力制御装
置16aはそのままワードクロスの状態を保持し第二ワー
ド(n+4番地)のアラインメントを制御し、アライン
メントされたデータが入力データバッファ13に書込まれ
る。その後入力データバッファ13の内容がセレクタ12を
経て内部に転送されレジスタファイル1にデータが書込
まれる。
The operation of the conventional apparatus configured as described above will be described with reference to FIG. First, in the case of a word cross (address: n + 2, size: word) in the load instruction, the word cross detector 15 detects the word cross and notifies the external input control device 16a of the result. The external input controller 16a controls the input data aligner 14 based on the address and size information to align the first word (address n) and write it in the input data buffer 13. The external input control device 16a holds the word cross state as it is and controls the alignment of the second word (n + 4 address), and the aligned data is written in the input data buffer 13. After that, the contents of the input data buffer 13 are transferred internally through the selector 12 and the data is written in the register file 1.

また、ストア命令時のワードクロスの場合には、ワード
クロスをワードクロス検出器15が検出しその結果を外部
出力制御装置16bに通知する。外部出力制御装置16bは、
ロード命令時のワードクロスの場合と同様にして、第二
ワードの処理が終了するまでワードクロスの状態を保持
して、ストアバッファ3の内容をアラインメントされた
第一ワード及び第二ワードを外部データバスに出力す
る。
Further, in the case of the word cross at the time of the store instruction, the word cross detector 15 detects the word cross and notifies the external output control device 16b of the result. The external output controller 16b is
Similar to the case of the word cross at the time of the load instruction, the state of the word cross is held until the processing of the second word is completed, and the contents of the store buffer 3 are aligned and the first word and the second word are stored as external data. Output to the bus.

このため、ワードクロスが発生した場合は実行制御装置
11とは独立に外部入力制御装置16a,外部出力制御装置16
bがワードクロスの状態を保持してデータの処理を行う
ため、ワードクロスを伴うロード/ストア命令実行時の
制御が困難になり、実行制御装置11と整合性も問題にな
る。また外部入出力装置(3,4,13,14)のテスタビリテ
ィも下がってしまう。
Therefore, if a word cross occurs, the execution controller
External input control device 16a, external output control device 16 independent of 11
Since b holds the word-cross state and processes data, it becomes difficult to control the load / store instruction execution accompanied by the word cross, and the consistency with the execution control device 11 also becomes a problem. Also, the testability of the external input / output device (3, 4, 13, 14) will be reduced.

発明が解決しようとする課題 このように上記のような構成では、ワードクロスが発生
した場合は外部入力制御装置,外部出力制御装置におい
てワードクロスの状態を保持してデータの処理を行わな
ければならず、ロード/ストア命令実行時の制御が困難
になるし、またテスタビリティが下がってしまうという
課題を有していた。
As described above, in the above configuration, when a word cross occurs, the external input control device and the external output control device must hold the word cross state and process the data. However, there is a problem that it becomes difficult to control the load / store instruction at the time of execution, and the testability deteriorates.

本発明はかかる点に鑑み、ワードクロス発生時のロード
/ストア命令をより簡単に実行できるデータ処理装置を
提供することを目的とする。
In view of the above point, the present invention has an object to provide a data processing device that can more easily execute a load / store instruction when a word cross occurs.

課題を解決するための手段 本発明はデータを格納するレジスタファイルと、前記レ
ジスタファイルからの入力データを演算する演算装置
と、前記演算装置で得られた結果を保持するストアバッ
ファと、前記ストアバッファの内容をアラインメントし
て外部にデータを送出する出力データアライナと、外部
からのデータと前記演算装置の演算結果をバイト単位で
選択し前記レジスタファイルにデータを送出するバイト
セレクタと、ワードクロスを検出するワードクロス検出
器と、前記ワードクロス検出器と接続されワードクロス
を伴うロード命令及び通常のロード命令を実行する時に
前記レジスタファイルと前記演算装置と前記バイトセレ
クタを制御するロード制御装置と、前記ワードクロス検
出器と接続されワードクロスを伴うストア命令及び通常
のストア命令を実行する時に前記レジスタファイルと前
記演算装置と前記出力データアライナと前記ストアバッ
ファを制御するストア制御装置とを備えたデータ処理装
置である。
Means for Solving the Problems The present invention relates to a register file for storing data, an arithmetic unit for arithmetically operating input data from the register file, a store buffer for holding a result obtained by the arithmetic unit, and the store buffer. Output data aligner that aligns the contents of the above and sends the data to the outside, a byte selector that selects the data from the outside and the operation result of the arithmetic unit in byte units and sends the data to the register file, and detects the word cross A word cross detector, a load controller connected to the word cross detector for controlling the register file, the arithmetic unit, and the byte selector when executing a load instruction and a normal load instruction involving word cross, It is connected to the word cross detector and store instruction with word cross and And a store control device that controls the store file, the arithmetic unit, the output data aligner, and the store buffer when executing a normal store instruction.

作用 本発明は前記した構成により、ロード制御装置及びスト
ア制御装置がワードクロスの状態を管理してデータパス
部全体を制御することで、ワードクロスを伴うロード/
ストア命令を簡単に実行することができる。
According to the present invention, with the above-described configuration, the load control device and the store control device manage the word cross state and control the entire data path unit, so that the load / load accompanying the word cross
Store instructions can be easily executed.

実施例 第1図は本発明の実施例におけるデータ処理装置の構成
図である。第1図において、1はデータを保持するレジ
スタファイル、7はレジスタファイル1内のデータを転
送するデータバスA、8はレジスタファイル1内のデー
タを転送するデータバスB、9はデータを転送するデー
タバスY、10は外部データを転送する外部データバス、
2はデータバスA7とデータバスB8を入力し演算を行い、
その結果をデータバスY9に出力する演算回路、3はデー
タバスY9のデータを取込み保持するストアバッファ、4
はストアバッファ3の内容をアラインメントし外部デー
タバス10にデータを出力する出力データアライナ、5は
外部データバス10のデータのアラインメント機能を有
し、アラインメントされたデータとデータバスY9とをバ
イト単位に選択しレジスタファイル1にデータを送出す
るバイトセレクタ、15はワードクロスを検出するワード
クロス検出器、6aはワードクロス検出器15の結果を入力
しロード命令時にレジスタファイル1と演算装置2とバ
イトセレクタ5を制御するロード制御装置、6bはワード
クロス検出器15の結果を入力しストア命令時にレジスタ
ファイル1と演算装置2とストアバッファ3と出力デー
タアライナ4を制御するストア制御装置、17はバイトセ
レクタ5の出力からフラグを生成するフラグ生成装置で
ある。
Embodiment FIG. 1 is a block diagram of a data processing device in an embodiment of the present invention. In FIG. 1, 1 is a register file for holding data, 7 is a data bus A for transferring data in the register file 1, 8 is a data bus B for transferring data in the register file 1, and 9 is data. Data buses Y and 10 are external data buses for transferring external data,
2 inputs the data bus A7 and the data bus B8 to perform calculation,
An arithmetic circuit for outputting the result to the data bus Y9, 3 is a store buffer for receiving and holding the data of the data bus Y9, 4
Is an output data aligner that aligns the contents of the store buffer 3 and outputs the data to the external data bus 10, and 5 has the function of aligning the data of the external data bus 10, and the aligned data and the data bus Y9 are in byte units. Byte selector for selecting and sending data to register file 1, 15 for word cross detector for detecting word cross, 6a for inputting result of word cross detector 15 and register file 1 and arithmetic unit 2 and byte selector for load instruction 5 is a load controller for controlling 5, 6b is a store controller for inputting the result of the word cross detector 15 and controlling the register file 1, arithmetic unit 2, store buffer 3 and output data aligner 4 at the time of a store instruction, 17 is a byte selector 5 is a flag generation device that generates a flag from the output of FIG.

以上のように構成された本実施例について、以下第2図
に従ってその動作を説明する。
The operation of the present embodiment configured as described above will be described below with reference to FIG.

まず、ロード命令におけるワードクロス(アドレス:n+
2,サイズ:ワード)の場合には、ワードクロスをワード
クロス検出器15が検出しその結果をロード制御装置6aに
通知する。ロード制御装置6aはアドレスとデータのサイ
ズの情報からバイトセレクタ5を制御して第一ワード
(n番地)をアラインメントしTR(レジスタファイル中
のテンポラリレジスタ)に書込む。次に第二ワード(n
+4番地)の処理では外部データバス10のデータをアラ
インメントする一方、レジスタファイル1からTRの内容
が読出されて演算装置2を通過してデータバスY9に出力
され、バイトセレクタ5で有効なデータが生成されレジ
スタファイル1にデータが書込まれる。このときに必要
となるフラグがフラグ生成装置17で生成される。
First, the word cross in the load instruction (address: n +
(2, size: word), the word cross detector 15 detects a word cross and notifies the load controller 6a of the result. The load controller 6a controls the byte selector 5 based on the address and data size information to align the first word (nth address) and write it in TR (temporary register in register file). Then the second word (n
In the processing of +4 address), while the data of the external data bus 10 is aligned, the contents of TR are read from the register file 1 and passed through the arithmetic unit 2 to be output to the data bus Y9. The generated data is written in the register file 1. The flag required at this time is generated by the flag generation device 17.

また、ストア命令時のワードクロスの場合には、ワード
クロスをワードクロス検出器15が検出しその結果をスト
ア制御装置6bに通知する。ストア制御装置6bは、レジス
タファイル1から出力データを読出して演算装置2を通
過してストアバッファ3に格納する。次に、ストアバッ
ファ3の内容をアラインメントして第一ワード及び第二
ワードを外部データバスに出力する。
Further, in the case of a word cross at the time of a store instruction, the word cross detector 15 detects the word cross and notifies the store control device 6b of the result. The store controller 6b reads the output data from the register file 1, passes through the arithmetic unit 2 and stores it in the store buffer 3. Next, the contents of the store buffer 3 are aligned and the first word and the second word are output to the external data bus.

以上のように、本実施例によれば、ロード命令時にロー
ド制御装置6aがデータパス部(1,2,5)を制御する構成
により、外部データ入力装置の構成が簡単(入力データ
バッファが不要)になり、クリティカルパスを軽減する
ことができる。また、ストア命令時にストア制御装置6b
がデータパス部(1,2,3,4)を制御する構成により、ロ
ード/ストア命令実行時にはロード制御装置6a又はスト
ア制御装置6bがデータパス部(1,2,3,4,5)の状態を常
に管理することになるため、テスタビリティも向上す
る。
As described above, according to the present embodiment, the configuration of the external data input device is simple (no input data buffer is required) due to the configuration in which the load control device 6a controls the data path unit (1, 2, 5) at the time of the load instruction. ), The critical path can be reduced. Also, at the time of a store instruction, the store control device 6b
Is configured to control the data path unit (1,2,3,4), so that the load control device 6a or the store control device 6b operates as the data path unit (1,2,3,4,5) when executing the load / store instruction. Since the state is always managed, the testability is also improved.

第3図は本発明の第2の実施例を示すデータ処理装置の
制御装置の構成図である。第3図において、60はマイク
ロコマンド生成装置、61はマイクロコマンドデコード装
置である。
FIG. 3 is a block diagram of the control device of the data processing device showing the second embodiment of the present invention. In FIG. 3, reference numeral 60 is a microcommand generating device, and 61 is a microcommand decoding device.

以上のように構成された本実施例について、以下その動
作を説明する。
The operation of the present embodiment configured as described above will be described below.

マイクロコマンド生成装置60で生成されたマイクロコマ
ンドはマイクロコマンドデコード装置61においてデコー
ドされ、その結果がロード制御装置6a又はストア制御装
置6bに送られデータパス部(1,2,3,4,5)に対する制御
信号を生成する。特にワードクロスを伴うロード/スト
ア命令を実行するためのマイクロコマンドについて次に
説明する。
The microcommand generated by the microcommand generation device 60 is decoded by the microcommand decoding device 61, and the result is sent to the load control device 6a or the store control device 6b and the data path unit (1,2,3,4,5). Generate a control signal for. Micro-commands for executing load / store instructions especially involving word-cross will be described below.

ワードクロスを伴うロード/ストア命令を実行するため
のマイクロコマンドとしては例えば以下の4コマンドが
必要になる。それぞれの動作は第1図で説明したものと
一致する。
For example, the following four commands are required as microcommands for executing the load / store instruction accompanied by word cross. Each operation corresponds to that described in FIG.

1)ロード実行 第1ワード処理:LDWC1 2)ロード実行 第2ワード処理:LDWC2 3)ストア実行 第1ワード処理:STWC1 4)ストア実行 第2ワード処理:STWC2 従って、ロード命令実行時のワードクロスの場合にはLD
WC1,LDWC2を実行すればよく、ストア命令実行時のワー
ドクロスの場合にはSTWC1,STWC2を実行すればよい。こ
のため、ロード/ストア命令でのバスリトライ動作もマ
イクロコマンド生成するだけで簡単に実行できる。ま
た、上記の4動作(LDWC1,LDWC2,STWC1,STWC2)をマイ
クロコマンドで単独にテストすることもできるため、テ
スタビリティは高い。
1) Load execution 1st word processing: LDWC1 2) Load execution 2nd word processing: LDWC2 3) Store execution 1st word processing: STWC1 4) Store execution 2nd word processing: STWC2 Therefore, the word cross at the time of load instruction execution LD in case
WC1 and LDWC2 may be executed, and STWC1 and STWC2 may be executed in the case of word cross at the time of executing the store instruction. Therefore, the bus retry operation by the load / store instruction can be easily executed only by generating the micro command. Further, the above-mentioned four operations (LDWC1, LDWC2, STWC1, STWC2) can be independently tested by the micro command, so that the testability is high.

以上のように、本実施例によれば、外部入出力部を含む
データパス部は全てマイクロコマンドで制御されるた
め、ロード/ストア命令に関する全ての処理をマイクロ
コマンドで簡単に実行でき、データパス部のテスタビリ
ティはさらに向上する。
As described above, according to the present embodiment, all the data path units including the external input / output unit are controlled by the micro command, so that all the processing related to the load / store instruction can be easily executed by the micro command. The testability of the department is further improved.

発明の効果 以上説明したように、本発明によれば、ロード制御装置
がロード命令時の処理をストア制御装置がストア命令時
の処理を全て制御する構成により、外部データ入力部の
構成が簡単(ハードウエアが削減)になりしかもクリテ
ィカルパスを軽減することができる。また、マイクロコ
マンドにより制御を行う場合は、ワードクロスも含めて
ロード/ストア命令に関する全ての処理をマイクロコマ
ンドで簡単に実行できるため、テストもマイクロコマン
ドを実行するだけで容易に実行することができ、そのテ
スタビリティも高くなり、その実用的効果は大きい。
As described above, according to the present invention, the configuration of the external data input unit is simple due to the configuration in which the load control device controls all the processing at the time of the load instruction and the store control device controls all the processing at the time of the store instruction. Hardware can be reduced) and the critical path can be reduced. In addition, when controlling with microcommands, all the processing related to load / store instructions including word cross can be easily executed with microcommands, so tests can be easily executed by simply executing microcommands. , Its testability is also high, and its practical effect is great.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図のロード命令ワードクロス動作説明図、第
3図は本発明の他の実施例の制御装置の構成を示す構成
図、第4図は従来の構成を示す構成図、第5図は第4図
のロード命令ワードクロス動作説明図である。 1……レジスタファイル、2……演算装置、3……スト
アバッファ、4……出力データアライナ、5……バイト
セレクタ、6a……ロード制御装置、6b……ストア制御装
置、7……データバスA、8……データバスB、9……
データバスY、10……外部データバス、11……実行制御
装置、12……セレクタ、13……入力データバッファ、14
……入力データアライナ、15……ワードクロス検出器、
16a……外部入力制御装置、16b……外部出力制御装置、
60……マイクロコマンド生成装置、61……マイクロコマ
ンドデコード装置。
FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention, FIG. 2 is an explanatory diagram of a load instruction word cross operation of FIG. 1, and FIG. 3 is a configuration of a control device of another embodiment of the present invention. FIG. 4 is a configuration diagram showing a conventional configuration, and FIG. 5 is an explanatory diagram of a load instruction word cross operation of FIG. 1 ... Register file, 2 ... Arithmetic unit, 3 ... Store buffer, 4 ... Output data aligner, 5 ... Byte selector, 6a ... Load controller, 6b ... Store controller, 7 ... Data bus A, 8 ... Data bus B, 9 ...
Data bus Y, 10 ... External data bus, 11 ... Execution control device, 12 ... Selector, 13 ... Input data buffer, 14
...... Input data aligner, 15 …… Word cross detector,
16a ... External input control device, 16b ... External output control device,
60: Micro command generator, 61: Micro command decoder.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】データを格納するレジスタファイルと、前
記レジスタファイルからの入力データを演算する演算装
置と、前記演算装置で得られた結果を保持するストアバ
ッファと、前記ストアバッファの内容をアライメントし
て外部にデータを送出する出力データアライナと、外部
からのデータと前記演算装置の演算結果をバイト単位で
選択し前記レジスタファイルにデータを送出するバイト
セレクタと、ワードクロスを検出するワードクロス検出
器と、前記ワードクロス検出器と接続されワードクロス
を伴うロード命令及び通常のロード命令を実行する時に
前記レジスタファイルと前記演算装置と前記バイトセレ
クタを制御するロード制御装置と、前記ワードクロス検
出器と接続されワードクロスを伴うストア命令及び通常
のストア命令を実行する時に前記レジスタファイルと前
記演算装置と前記出力データアライナと前記ストアバッ
ファを制御するストア制御装置とを備えたデータ処理装
置。
1. A register file for storing data, an arithmetic unit for arithmetically operating input data from the register file, a store buffer for holding a result obtained by the arithmetic unit, and contents of the store buffer for alignment. Output data aligner for transmitting data to the outside, a byte selector for selecting the data from the outside and the operation result of the arithmetic unit in byte units and transmitting the data to the register file, and a word cross detector for detecting a word cross A load controller connected to the word cross detector for controlling the register file, the arithmetic unit, and the byte selector when executing a load instruction accompanied by a word cross and a normal load instruction; and the word cross detector. Connected store instruction with word cross and normal store instruction are executed. A data processing device and a store controller for controlling the store buffer the register file and the arithmetic unit and the output data aligner when.
【請求項2】ロード制御装置とストア制御装置がマイク
ロコマンドにより制御される構成である請求項1記載の
データ処理装置。
2. The data processing device according to claim 1, wherein the load control device and the store control device are controlled by microcommands.
JP63302905A 1988-11-30 1988-11-30 Data processing device Expired - Fee Related JPH0760408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63302905A JPH0760408B2 (en) 1988-11-30 1988-11-30 Data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63302905A JPH0760408B2 (en) 1988-11-30 1988-11-30 Data processing device

Publications (2)

Publication Number Publication Date
JPH02148238A JPH02148238A (en) 1990-06-07
JPH0760408B2 true JPH0760408B2 (en) 1995-06-28

Family

ID=17914520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63302905A Expired - Fee Related JPH0760408B2 (en) 1988-11-30 1988-11-30 Data processing device

Country Status (1)

Country Link
JP (1) JPH0760408B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248903B1 (en) * 1992-09-29 2000-03-15 야스카와 히데아키 System and method for handling load and/or store operating in a superscalar microprocessor

Also Published As

Publication number Publication date
JPH02148238A (en) 1990-06-07

Similar Documents

Publication Publication Date Title
KR860009351A (en) I / O control system
JPS5960658A (en) Semiconductor storage device provided with logical function
JPH0760408B2 (en) Data processing device
JPH0444136A (en) Memory access controller
JPH11259335A (en) Tracer device, trace data compressing method and compressed trace data reading method
JPS61223964A (en) Data transfer device
JPH0585927B2 (en)
JPH0233173B2 (en)
JP2821176B2 (en) Information processing device
JPS6086625A (en) Data processing device
JPH08328994A (en) Information processor
JPH023822A (en) Data processor
JPH05143718A (en) Image processor
JPS6017140B2 (en) Execution order control method for microprograms in data processing equipment
JPS595356A (en) General-purpose register controlling system
JPS63121959A (en) Storage device
JPS6111856A (en) Operating method of digital control device
JPH0282323A (en) Debugging system for digital signal processor
JPH05334265A (en) Information processor and processing method
JPS6156819B2 (en)
JPH0241522A (en) Function arithmetic processor
JPH04175944A (en) Data processor
JPS58225440A (en) Memory controller
JPS60160466A (en) Device for controlling hierarchical sequence
JPH01195581A (en) Image data processing system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees