JPH0758780A - 一時データをバッファリングするための方法および装置 - Google Patents
一時データをバッファリングするための方法および装置Info
- Publication number
- JPH0758780A JPH0758780A JP6144412A JP14441294A JPH0758780A JP H0758780 A JPH0758780 A JP H0758780A JP 6144412 A JP6144412 A JP 6144412A JP 14441294 A JP14441294 A JP 14441294A JP H0758780 A JPH0758780 A JP H0758780A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- temporary data
- protocol
- data
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 複数のデバイス間で一時データの伝送を行な
う場合にも、各プロトコルに別々のバッファを割り当て
ることなしにその伝送を可能とする。 【構成】 複数のプロトコル間で伝送された一時データ
をバッファリングするコンピュータ方法および装置であ
って、複数のシフト論理バッファを備えた単一の物理バ
ッファを利用する。各プロトコルに物理バッファ内の論
理バッファを割り当てる。一時データは、対応する論理
バッファをシフトし、つまり、データを排除するために
第１の論理バッファをシフトし、且つ、同じデータを含
めるように次の論理バッファをシフトすることにより、
複数のプロトコル間で伝送される。この結果、物理バッ
ファにデータを再書込する必要は排除される。
う場合にも、各プロトコルに別々のバッファを割り当て
ることなしにその伝送を可能とする。 【構成】 複数のプロトコル間で伝送された一時データ
をバッファリングするコンピュータ方法および装置であ
って、複数のシフト論理バッファを備えた単一の物理バ
ッファを利用する。各プロトコルに物理バッファ内の論
理バッファを割り当てる。一時データは、対応する論理
バッファをシフトし、つまり、データを排除するために
第１の論理バッファをシフトし、且つ、同じデータを含
めるように次の論理バッファをシフトすることにより、
複数のプロトコル間で伝送される。この結果、物理バッ
ファにデータを再書込する必要は排除される。
Description
【０００１】
【産業上の利用分野】本発明は、一般にデータ通信に関
し、更に言えば、コンピュータとモデム間のデータ転送
を規制する通信プロトコルに関する。
し、更に言えば、コンピュータとモデム間のデータ転送
を規制する通信プロトコルに関する。
【０００２】
【従来の技術】通信の分野では、通信リンクを介して送
信コンピュータから受信コンピュータへデータの転送を
行なうことが良く知られている。このような通信リンク
は、専用電話回線、若しくは物理ケーブル、若しくは電
話回線を介して一時的に確立された接続を通じて、確立
することができる。通信リンクが２つのコンピュータ間
で電話回線を通じて確立された場合、２つのコンピュー
タ間の通信リンクは、一般に、図１に示されているよう
な方法で規定される。これは従来のコンピュータシステ
ムのブロック図である。図１に示された従来のコンピュ
ータシステムでは、受信コンピュータ１００が受信モデ
ム（変調／復調器）１１０に接続される。受信モデム１
１０は、電話回線を通じて、送信コンピュータ１１５に
接続された送信モデムと通信する。送信コンピュータ１
１５は、最初にデジタルデータを送信モデム１１２に伝
送することによって、受信コンピュータ１００にデータ
を伝送する。送信モデム１１２は、デジタルデータを電
話回線を通じて伝送される信号に、周波数変調技術を用
いてエンコードする。受信モデム１１０は、信号からデ
ジルデータを取り出すためにその信号を復調し、そのデ
ジタルデータを受信コンピュータ１００に伝送する。
信コンピュータから受信コンピュータへデータの転送を
行なうことが良く知られている。このような通信リンク
は、専用電話回線、若しくは物理ケーブル、若しくは電
話回線を介して一時的に確立された接続を通じて、確立
することができる。通信リンクが２つのコンピュータ間
で電話回線を通じて確立された場合、２つのコンピュー
タ間の通信リンクは、一般に、図１に示されているよう
な方法で規定される。これは従来のコンピュータシステ
ムのブロック図である。図１に示された従来のコンピュ
ータシステムでは、受信コンピュータ１００が受信モデ
ム（変調／復調器）１１０に接続される。受信モデム１
１０は、電話回線を通じて、送信コンピュータ１１５に
接続された送信モデムと通信する。送信コンピュータ１
１５は、最初にデジタルデータを送信モデム１１２に伝
送することによって、受信コンピュータ１００にデータ
を伝送する。送信モデム１１２は、デジタルデータを電
話回線を通じて伝送される信号に、周波数変調技術を用
いてエンコードする。受信モデム１１０は、信号からデ
ジルデータを取り出すためにその信号を復調し、そのデ
ジタルデータを受信コンピュータ１００に伝送する。
【０００３】図１を参照して上述されているような一般
的なモデム対モデム通信は非同期的である。即ち、デー
タは受信コンピュータ１００のクロックに関して非同期
に到達するため、受信コンピュータ１００は、データの
到達のタイミングを予想することができない。このた
め、受信コンピュータ１００は、メモリ１２０に、デー
タの流れを制御する多数の通信プロトコル１２２を記憶
している。各プロトコル１２２は、通信リンクからＣＰ
Ｕ１３０へのＩ／Ｏ制御１４０を介したデータ流れを制
御するため、受信コンピュータのＣＰＵ１３０によって
実行される実行可能コンピュータプログラムとして実施
される。プロトコル１２２は、一般に、アプリケーショ
ンプログラム１５０によって提供され（メモリでは別個
に示されている）、アプリケーションプログラム１５０
のサブプログラムとしてアプリケーションプログラムに
よって呼び出される。上で記述した各プロトコル１２２
は、メモリ１２０の対応するプロトコルバッファ１２４
を要求する。このプロトコルバッファ１２４は、コンピ
ュータと通信インタフェース間で一時的にデータを記憶
しておくためのものである。各プロトコルバッファ１２
４は、例えば、対応プロトコルのために提供されるデー
タセグメントのような、固定サイズのメモリの物理ブロ
ックを表示する別個の物理バッファである。各プロトコ
ル１２２は、一時データを次のプロトコル、コンピュー
タ、若しくはモデムに適切に伝送することができるとそ
れ自身の必要に従って判断するまでは、その一時データ
をその対応プロトコルバッファに記憶する。一般には、
別々のバッファ１２４が、ＣＰＵ１３０で実行中のオペ
レーティングシステム（図示していない）によって割り
当てられたメモリブロックを用いて各々実施される。こ
の結果、従来のコンピュータシステムによってｎ個のプ
ロトコルを動作させるには、ｎ個のバッファ１２４を実
施するのに十分なメモリであるｎ個のメモリ割り当てを
必要とする。各プロトコル１２２が、モデム１１０、Ｃ
ＰＵ１３０、若しくは前に実行されたプロトコル１２２
の１つからデータを受け取った場合、プロトコルはその
対応するバッファ１２４にそのデータを書き込む。この
ため、ｎ個のプロトコル１２２の制御下でコンピュータ
１００と受信モデム１１０間でデータの転送を行なう場
合、コンピュータ１１０は、同じデータをｎ回も書込お
よび再書込する必要がある。
的なモデム対モデム通信は非同期的である。即ち、デー
タは受信コンピュータ１００のクロックに関して非同期
に到達するため、受信コンピュータ１００は、データの
到達のタイミングを予想することができない。このた
め、受信コンピュータ１００は、メモリ１２０に、デー
タの流れを制御する多数の通信プロトコル１２２を記憶
している。各プロトコル１２２は、通信リンクからＣＰ
Ｕ１３０へのＩ／Ｏ制御１４０を介したデータ流れを制
御するため、受信コンピュータのＣＰＵ１３０によって
実行される実行可能コンピュータプログラムとして実施
される。プロトコル１２２は、一般に、アプリケーショ
ンプログラム１５０によって提供され（メモリでは別個
に示されている）、アプリケーションプログラム１５０
のサブプログラムとしてアプリケーションプログラムに
よって呼び出される。上で記述した各プロトコル１２２
は、メモリ１２０の対応するプロトコルバッファ１２４
を要求する。このプロトコルバッファ１２４は、コンピ
ュータと通信インタフェース間で一時的にデータを記憶
しておくためのものである。各プロトコルバッファ１２
４は、例えば、対応プロトコルのために提供されるデー
タセグメントのような、固定サイズのメモリの物理ブロ
ックを表示する別個の物理バッファである。各プロトコ
ル１２２は、一時データを次のプロトコル、コンピュー
タ、若しくはモデムに適切に伝送することができるとそ
れ自身の必要に従って判断するまでは、その一時データ
をその対応プロトコルバッファに記憶する。一般には、
別々のバッファ１２４が、ＣＰＵ１３０で実行中のオペ
レーティングシステム（図示していない）によって割り
当てられたメモリブロックを用いて各々実施される。こ
の結果、従来のコンピュータシステムによってｎ個のプ
ロトコルを動作させるには、ｎ個のバッファ１２４を実
施するのに十分なメモリであるｎ個のメモリ割り当てを
必要とする。各プロトコル１２２が、モデム１１０、Ｃ
ＰＵ１３０、若しくは前に実行されたプロトコル１２２
の１つからデータを受け取った場合、プロトコルはその
対応するバッファ１２４にそのデータを書き込む。この
ため、ｎ個のプロトコル１２２の制御下でコンピュータ
１００と受信モデム１１０間でデータの転送を行なう場
合、コンピュータ１１０は、同じデータをｎ回も書込お
よび再書込する必要がある。
【０００４】
【発明の概要】本発明の目的は、各プロトコルのために
別々のバッファの割り当てを必要とせずに、多数のプロ
トコルの制御下で、複数のデバイス間で伝送される一時
データをバッファリングする（buffering)ことにある。
本発明の他の目的は、一時データがプロトコルの１つに
伝送される毎にその一時データを再書込することを必要
とせずに、多数のプロトコルの制御下で、複数のデバイ
ス間で伝送される一時データをバッファリングすること
にある。本発明の他の目的は、以下の記述から明らかと
なるだろう。上の目的は本発明によって実現される。本
発明は、多数のプロトコル間で伝送される一時データを
バッファリングするためのコンピュータ方法および装置
を提供する。この方法および装置は、多数のシフト論理
バッファをそこに有しているような単一の物理バッファ
を利用する。本発明の好ましい実施例において、一時デ
ータはコンピュータとモデム間で逐次伝送される。各プ
ロトコルは、物理バッファ内の隣接メモリの別々の領域
である論理バッファに割り当てられる。シフト論理バッ
ファは、単一物理バッファ内部の各論理バッファの開始
点と終了点に対するポインタによって規定される。この
ポインタは、プロトコル間でデータが伝送された場合に
は変更される。プロトコルは、コンピュータとモデムの
ような、複数のデバイス間で逐次転送されるデータの流
れを制御する。各プロトコルは、物理バッファに論理バ
ッファを保持する。論理バッファは、プロトコルへ伝送
された一時データやプロトコルからいまだに伝送されて
いない一時データを含んだ物理バッファのシフト領域で
ある。データが逐次的に転送されたとき、そのデータ
は、デバイス間での転送の順序に対応する順番で物理バ
ッファに隣接して記憶される。プロトコルはデータの流
れを制御する。各プロトコルは、それ自身の必要に従っ
てデータを要求し且つ保持する。各プロトコルは、デー
タを、物理バッファの対応する論理バッファにバッファ
リングすることによって保持する。データは、伝送を行
ったプロトコルの論理バッファをシフトしてそのデータ
を含まないようにすることにより、また、データが伝送
されるプロトコルのためにバッファをシフトしてその同
じデータを含むようにすることにより、次のプロトコル
に伝送される。
別々のバッファの割り当てを必要とせずに、多数のプロ
トコルの制御下で、複数のデバイス間で伝送される一時
データをバッファリングする（buffering)ことにある。
本発明の他の目的は、一時データがプロトコルの１つに
伝送される毎にその一時データを再書込することを必要
とせずに、多数のプロトコルの制御下で、複数のデバイ
ス間で伝送される一時データをバッファリングすること
にある。本発明の他の目的は、以下の記述から明らかと
なるだろう。上の目的は本発明によって実現される。本
発明は、多数のプロトコル間で伝送される一時データを
バッファリングするためのコンピュータ方法および装置
を提供する。この方法および装置は、多数のシフト論理
バッファをそこに有しているような単一の物理バッファ
を利用する。本発明の好ましい実施例において、一時デ
ータはコンピュータとモデム間で逐次伝送される。各プ
ロトコルは、物理バッファ内の隣接メモリの別々の領域
である論理バッファに割り当てられる。シフト論理バッ
ファは、単一物理バッファ内部の各論理バッファの開始
点と終了点に対するポインタによって規定される。この
ポインタは、プロトコル間でデータが伝送された場合に
は変更される。プロトコルは、コンピュータとモデムの
ような、複数のデバイス間で逐次転送されるデータの流
れを制御する。各プロトコルは、物理バッファに論理バ
ッファを保持する。論理バッファは、プロトコルへ伝送
された一時データやプロトコルからいまだに伝送されて
いない一時データを含んだ物理バッファのシフト領域で
ある。データが逐次的に転送されたとき、そのデータ
は、デバイス間での転送の順序に対応する順番で物理バ
ッファに隣接して記憶される。プロトコルはデータの流
れを制御する。各プロトコルは、それ自身の必要に従っ
てデータを要求し且つ保持する。各プロトコルは、デー
タを、物理バッファの対応する論理バッファにバッファ
リングすることによって保持する。データは、伝送を行
ったプロトコルの論理バッファをシフトしてそのデータ
を含まないようにすることにより、また、データが伝送
されるプロトコルのためにバッファをシフトしてその同
じデータを含むようにすることにより、次のプロトコル
に伝送される。
【０００５】論理バッファは、論理バッファを定義する
ポインタを変更(receding)することによってシフトされ
る。第１のプロトコルが第２のプロトコルにデータを伝
送した場合、対応する第１の論理バッファは、伝送デー
タが記憶されるロケーションに先行する物理バッファの
メモリロケーションをポインタが指し示すようにそのポ
インタを第１の論理バッファの終了点に変更することに
より、伝送データを排除するようシフトされる。第２の
論理バッファは、伝送データが記憶されるロケーション
に先行する物理バッファのメモリロケーションを指し示
すようにポインタを第２の論理バッファの開始点に変更
することによってシフトされる。この結果、多数の物理
バッファが必要とされることはなく、また、プロトコル
間を伝送させる毎に一時データを再書き込みする必要も
ない。
ポインタを変更(receding)することによってシフトされ
る。第１のプロトコルが第２のプロトコルにデータを伝
送した場合、対応する第１の論理バッファは、伝送デー
タが記憶されるロケーションに先行する物理バッファの
メモリロケーションをポインタが指し示すようにそのポ
インタを第１の論理バッファの終了点に変更することに
より、伝送データを排除するようシフトされる。第２の
論理バッファは、伝送データが記憶されるロケーション
に先行する物理バッファのメモリロケーションを指し示
すようにポインタを第２の論理バッファの開始点に変更
することによってシフトされる。この結果、多数の物理
バッファが必要とされることはなく、また、プロトコル
間を伝送させる毎に一時データを再書き込みする必要も
ない。
【０００６】
【実施例】本発明は、多数のプロトコル間で伝送される
一時データをバッファリングするための方法および装置
を提供する。本発明によって提供されるこの方法および
装置は、多数のシフト論理バッファをそこに有している
ような単一の物理バッファを利用する。シフト論理バッ
ファは、単一の物理バッファ内部の各論理バッファの開
始点と終了点に対するポインタによって規定される。こ
のポインタの開始点と終了点は、データが複数のプロト
コル間で伝送される場合に変更される。プロトコルは、
デバイス間、コンピュータとモデムの間で、逐次的に転
送されるデータ流れを制御する。各プロトコルは、物理
バッファに論理バッファを保持する。論理バッファは、
プロトコルへ伝送された一時データやプロトコルからい
まだに伝送されていない一時データを含んでいる物理バ
ッファのシフト領域である。データが逐次的に転送され
たとき、そのデータは、デバイス間での転送の順序に対
応する順番で物理バッファに隣接して記憶される。プロ
トコルはデータの流れを制御する。各プロトコルは、そ
れ自身の必要に従ってデータを要求し且つ保持する。デ
ータは、伝送を行ったプロトコルの論理バッファをシフ
トしてそのデータを含まないようにすることにより、ま
た、データが伝送されるプロトコルのためにバッファを
シフトしてその同じデータを含むようにすることによ
り、次のプロトコルに伝送される。
一時データをバッファリングするための方法および装置
を提供する。本発明によって提供されるこの方法および
装置は、多数のシフト論理バッファをそこに有している
ような単一の物理バッファを利用する。シフト論理バッ
ファは、単一の物理バッファ内部の各論理バッファの開
始点と終了点に対するポインタによって規定される。こ
のポインタの開始点と終了点は、データが複数のプロト
コル間で伝送される場合に変更される。プロトコルは、
デバイス間、コンピュータとモデムの間で、逐次的に転
送されるデータ流れを制御する。各プロトコルは、物理
バッファに論理バッファを保持する。論理バッファは、
プロトコルへ伝送された一時データやプロトコルからい
まだに伝送されていない一時データを含んでいる物理バ
ッファのシフト領域である。データが逐次的に転送され
たとき、そのデータは、デバイス間での転送の順序に対
応する順番で物理バッファに隣接して記憶される。プロ
トコルはデータの流れを制御する。各プロトコルは、そ
れ自身の必要に従ってデータを要求し且つ保持する。デ
ータは、伝送を行ったプロトコルの論理バッファをシフ
トしてそのデータを含まないようにすることにより、ま
た、データが伝送されるプロトコルのためにバッファを
シフトしてその同じデータを含むようにすることによ
り、次のプロトコルに伝送される。
【０００７】論理バッファは、論理バッファを定義する
ポインタを変更することによってシフトされる。第１の
プロトコルが第２のプロトコルにデータを伝送した場
合、対応する第１の論理バッファは、伝送データが記憶
されるロケーションに先行する物理バッファのメモリロ
ケーションをポインタが指し示すようにそのポインタを
第１の論理バッファの終了点に変更することにより、伝
送データを排除するようシフトされる。第２の論理バッ
ファは、伝送データが記憶されるロケーションに先行す
る物理バッファのメモリロケーションを指し示すように
ポインタを第２の論理バッファの開始点に変更すること
によってシフトされる。この結果、多数の物理バッファ
が必要とされることはなく、また、プロトコル間を伝送
させる毎に一時データを再書き込みする必要もない。本
発明のより好ましい実施例におけるコンピュータシステ
ムのブロック図が図２に示されている。コンピュータ２
００は図１のモデム１１０に接続される。コンピュータ
２００は、図１のＩ／Ｏ制御ユニット１４０を介してＣ
ＰＵ１３０およびモデム１１０によってアクセスされ得
るメモリ２２０も含む。メモリ２２０は、データが第２
のコンピュータへ転送される際に、若しくは第２のコン
ピュータから転送される際にコンピュータ２００とモデ
ム１１０間における一時データの流れを制御するよう
な、一組のプロトコル２２２を記憶する。図２に示され
たコンピュータシステムは、単一の物理的な共通のプロ
トコルバッファ２２４を提供する。各プロトコル２２２
は、この共通プロトコルバッファ２２４を利用して、一
時データを次のプロトコルのうちの１つに、つまり、ア
プリケーションを実行中のＣＰＵ１３０若しくはモデム
１１０に適切に伝送することができると判断するまで、
その一時データを保持する。
ポインタを変更することによってシフトされる。第１の
プロトコルが第２のプロトコルにデータを伝送した場
合、対応する第１の論理バッファは、伝送データが記憶
されるロケーションに先行する物理バッファのメモリロ
ケーションをポインタが指し示すようにそのポインタを
第１の論理バッファの終了点に変更することにより、伝
送データを排除するようシフトされる。第２の論理バッ
ファは、伝送データが記憶されるロケーションに先行す
る物理バッファのメモリロケーションを指し示すように
ポインタを第２の論理バッファの開始点に変更すること
によってシフトされる。この結果、多数の物理バッファ
が必要とされることはなく、また、プロトコル間を伝送
させる毎に一時データを再書き込みする必要もない。本
発明のより好ましい実施例におけるコンピュータシステ
ムのブロック図が図２に示されている。コンピュータ２
００は図１のモデム１１０に接続される。コンピュータ
２００は、図１のＩ／Ｏ制御ユニット１４０を介してＣ
ＰＵ１３０およびモデム１１０によってアクセスされ得
るメモリ２２０も含む。メモリ２２０は、データが第２
のコンピュータへ転送される際に、若しくは第２のコン
ピュータから転送される際にコンピュータ２００とモデ
ム１１０間における一時データの流れを制御するよう
な、一組のプロトコル２２２を記憶する。図２に示され
たコンピュータシステムは、単一の物理的な共通のプロ
トコルバッファ２２４を提供する。各プロトコル２２２
は、この共通プロトコルバッファ２２４を利用して、一
時データを次のプロトコルのうちの１つに、つまり、ア
プリケーションを実行中のＣＰＵ１３０若しくはモデム
１１０に適切に伝送することができると判断するまで、
その一時データを保持する。
【０００８】プロトコル２２２は、コンピュータとモデ
ム間のようなデバイス間で逐次的に転送されるデータ流
れを制御する。データが逐次的に転送される場合、その
データは、デバイス間の転送順に対応するような順番で
共通プロトコルバッファ２２４に隣接して記憶される。
プロトコル２２２に伝送されたときにデータを記憶する
各プロトコル２２２のため、共通プロトコルバッファ２
２４の論理バッファ２２６の組のうちの１つが保持され
る。論理バッファ２２６は、共通プロトコルバッファ２
２４内部の固定されていない隣接した複数の領域であ
り、そのロケーションは本発明によって制御される。本
発明は、共通プロトコル２２４内部の論理バッファ２２
６のロケーションを制御することにより、プロトコル２
２２間でデータ伝送を行なう。本発明は、各論理バッフ
ァ２２６の開始点と終了点を変更することによって論理
バッファ２２６をシフトする。各プロトコル２２２は、
一時データを伝送することができるとそのプロトコル２
２２が判断するまで、その対応する論理バッファ２２６
を用いてその一時データを記憶する。プロトコル２２２
が、データを次のプロトコル２２２に伝送することがで
きると判断した場合、本発明は、伝送プロトコルのため
に提供された論理バッファ２２６をシフトすることによ
ってそのデータをもはや含まないようにすることによ
り、および、データが伝送されるプロトコルのために提
供された論理バッファ２２６をシフトすることによって
そのデータを含むようにすることにより、データを転送
する。
ム間のようなデバイス間で逐次的に転送されるデータ流
れを制御する。データが逐次的に転送される場合、その
データは、デバイス間の転送順に対応するような順番で
共通プロトコルバッファ２２４に隣接して記憶される。
プロトコル２２２に伝送されたときにデータを記憶する
各プロトコル２２２のため、共通プロトコルバッファ２
２４の論理バッファ２２６の組のうちの１つが保持され
る。論理バッファ２２６は、共通プロトコルバッファ２
２４内部の固定されていない隣接した複数の領域であ
り、そのロケーションは本発明によって制御される。本
発明は、共通プロトコル２２４内部の論理バッファ２２
６のロケーションを制御することにより、プロトコル２
２２間でデータ伝送を行なう。本発明は、各論理バッフ
ァ２２６の開始点と終了点を変更することによって論理
バッファ２２６をシフトする。各プロトコル２２２は、
一時データを伝送することができるとそのプロトコル２
２２が判断するまで、その対応する論理バッファ２２６
を用いてその一時データを記憶する。プロトコル２２２
が、データを次のプロトコル２２２に伝送することがで
きると判断した場合、本発明は、伝送プロトコルのため
に提供された論理バッファ２２６をシフトすることによ
ってそのデータをもはや含まないようにすることによ
り、および、データが伝送されるプロトコルのために提
供された論理バッファ２２６をシフトすることによって
そのデータを含むようにすることにより、データを転送
する。
【０００９】一旦、一時データが共通プロトコルバッフ
ァ２２４に記憶されると、プロトコル２２２間で伝送を
行なうために新たなロケーションへ書込が行われる必要
はない。共通プロトコルバッファ２２４に書き込まれた
第１のデバイスから一時データが転送された場合、その
一時データは、共通プロトコルバッファ２２４に書き込
まれた最後の一時データにちょうど先行し、且つ、逐次
的に隣接した、メモリロケーションに記憶される。この
一時データは第２のデバイスに転送されるまでこのロケ
ーションに残される。プロトコル２２２が実行された場
合、一時データは、伝送を行ったプロトコル２２２から
その一時データを排除し、且つその一時データをそれが
伝送されるプロトコル２２４に含めるよう論理バッファ
２２４をシフトすることにより、プロトコル２２２間で
伝送される。共通プロトコルバッファ２２４の各論理バ
ッファ２２６は、論理バッファ２２６の開始点に対する
開始ポインタ２２８と、論理バッファ２２６の終了点に
対する終了ポインタ２２９とを保持することによって定
義される。ポインタ２２８、２２９は、論理バッファ２
２６が一時データをそこに保持しているときに論理バッ
ファ２２６で使用される。例えば、図２に示されている
ように、開始ポインタ２２８は各論理バッファ２２６に
対して保持され、ポインタ２２９も各論理バッファ２２
６に対して保持される。第１のプロトコル２２２が次の
プロトコル２２２に一時データを伝送すると、第１のプ
ロトコル２２２に対応する第１の論理バッファ２２６の
終了点に対する終了ポインタ２２９が、共通プロトコル
バッファ２２４の先行するメモリロケーションを指し示
すよう変更される。こうすることによって、第１の論理
バッファ２２６は、一時データを記憶する共通プロトコ
ルバッファ２２４部分を排除する。また、次のプロトコ
ル２２２に対応する次の論理バッファ２２６の開始点に
対する開始ポインタ２２８が、共通プロトコルバッファ
２２４の先行するメモリロケーションを指し示すよう変
更される。こうすることによって、次の論理バッファ
は、一時データを記憶する共通プロトコルの部分を含め
る。
ァ２２４に記憶されると、プロトコル２２２間で伝送を
行なうために新たなロケーションへ書込が行われる必要
はない。共通プロトコルバッファ２２４に書き込まれた
第１のデバイスから一時データが転送された場合、その
一時データは、共通プロトコルバッファ２２４に書き込
まれた最後の一時データにちょうど先行し、且つ、逐次
的に隣接した、メモリロケーションに記憶される。この
一時データは第２のデバイスに転送されるまでこのロケ
ーションに残される。プロトコル２２２が実行された場
合、一時データは、伝送を行ったプロトコル２２２から
その一時データを排除し、且つその一時データをそれが
伝送されるプロトコル２２４に含めるよう論理バッファ
２２４をシフトすることにより、プロトコル２２２間で
伝送される。共通プロトコルバッファ２２４の各論理バ
ッファ２２６は、論理バッファ２２６の開始点に対する
開始ポインタ２２８と、論理バッファ２２６の終了点に
対する終了ポインタ２２９とを保持することによって定
義される。ポインタ２２８、２２９は、論理バッファ２
２６が一時データをそこに保持しているときに論理バッ
ファ２２６で使用される。例えば、図２に示されている
ように、開始ポインタ２２８は各論理バッファ２２６に
対して保持され、ポインタ２２９も各論理バッファ２２
６に対して保持される。第１のプロトコル２２２が次の
プロトコル２２２に一時データを伝送すると、第１のプ
ロトコル２２２に対応する第１の論理バッファ２２６の
終了点に対する終了ポインタ２２９が、共通プロトコル
バッファ２２４の先行するメモリロケーションを指し示
すよう変更される。こうすることによって、第１の論理
バッファ２２６は、一時データを記憶する共通プロトコ
ルバッファ２２４部分を排除する。また、次のプロトコ
ル２２２に対応する次の論理バッファ２２６の開始点に
対する開始ポインタ２２８が、共通プロトコルバッファ
２２４の先行するメモリロケーションを指し示すよう変
更される。こうすることによって、次の論理バッファ
は、一時データを記憶する共通プロトコルの部分を含め
る。
【００１０】好ましい実施例において逐次的に実行中の
プロトコル間で一時データを伝送するための方法におけ
る動作を更に表示するため、図３、図４で特別な実施例
を提供する。図３は、共通プロトコルバッファ３００の
一例を示す。この共通プロトコルバッファ３００は、例
えば、図２に示すようなコンピュータ２００とモデム２
１０の間で伝送された文字の流れであるような、一時デ
ータの一連の単一バイトをバッファリングするのに適す
るように設計されている共通プロトコルバッファ２２４
である。ここに例示した共通プロトコルバッファ３００
は、隣合う１組のメモリバイト（０〜２１という番号が
付されている）を含む。共通プロトコルバッファ３００
の２２バイトというサイズは、単なる例示にすぎない。
図２に示されたプロトコル２２２の例である３つのプロ
トコル３０１、３０２、３０３が示されている。各プロ
トコル３０１、３０２、３０３は、バッファ３００の対
応する論理バッファ３１１、３１２、３１３のそれぞれ
を参照する。論理バッファ３１１、３１２、３１３は、
図２に示された論理バッファ２２６の例である。バッフ
ァ３００のある時点における状態の一例が図３に示され
ている。この図は、所定時におけるバッファ３００のそ
の時点での状態を表示する。この現在の状態では、論理
バッファ３１１はバイト４〜７を含み、論理バッファ３
１２はバイト８〜１３を含み、領域３１３はバイト１４
〜１９を含む。プロトコル３０１は、論理バッファ３１
１（バイト ４）の開始点に対する開始ポインタ２２８
と、論理バッファ３１１の終了点に対する終了ポインタ
２２９とをアクセスすることによって論理バッファ３１
１を参照する。同様に、プロトコル３０２は、論理バッ
ファ３１２（バイト８）の開始点に対する開始ポインタ
２２８と論理バッファ３１２（バイト１３）の終了点に
対する終了ポインタ２２９とをアクセスすることによっ
て論理バッファ３１２を参照する。プロトコル３０３
は、論理バッファ３１３の開始点（バイト１４）に対す
る開始ポインタと、論理バッファ３１３の終了点（バイ
ト１９）に対する終了ポインタ２２９とをアクセスする
ことによって論理バッファ３１３を参照する。例示した
共通プロトコルバッファ３００は、また、図３に示され
た現状態において、バイト２０〜バイト３を含む自由領
域３２０をも含む（好ましい方法は、バイト０〜バイト
２１を覆うように、つまり、バイト０を指示するポイン
タが１バイトづつディクリメントされてバイト２１を指
示するようにして、バッファ３００を実施する。）。自
由領域は、領域３１３の終了点に対するポインタのちょ
うど後側のバイトで始まって、領域３１１の開始点に対
するポインタのちょうど前のバイトで終了するものと認
識することができる。
プロトコル間で一時データを伝送するための方法におけ
る動作を更に表示するため、図３、図４で特別な実施例
を提供する。図３は、共通プロトコルバッファ３００の
一例を示す。この共通プロトコルバッファ３００は、例
えば、図２に示すようなコンピュータ２００とモデム２
１０の間で伝送された文字の流れであるような、一時デ
ータの一連の単一バイトをバッファリングするのに適す
るように設計されている共通プロトコルバッファ２２４
である。ここに例示した共通プロトコルバッファ３００
は、隣合う１組のメモリバイト（０〜２１という番号が
付されている）を含む。共通プロトコルバッファ３００
の２２バイトというサイズは、単なる例示にすぎない。
図２に示されたプロトコル２２２の例である３つのプロ
トコル３０１、３０２、３０３が示されている。各プロ
トコル３０１、３０２、３０３は、バッファ３００の対
応する論理バッファ３１１、３１２、３１３のそれぞれ
を参照する。論理バッファ３１１、３１２、３１３は、
図２に示された論理バッファ２２６の例である。バッフ
ァ３００のある時点における状態の一例が図３に示され
ている。この図は、所定時におけるバッファ３００のそ
の時点での状態を表示する。この現在の状態では、論理
バッファ３１１はバイト４〜７を含み、論理バッファ３
１２はバイト８〜１３を含み、領域３１３はバイト１４
〜１９を含む。プロトコル３０１は、論理バッファ３１
１（バイト ４）の開始点に対する開始ポインタ２２８
と、論理バッファ３１１の終了点に対する終了ポインタ
２２９とをアクセスすることによって論理バッファ３１
１を参照する。同様に、プロトコル３０２は、論理バッ
ファ３１２（バイト８）の開始点に対する開始ポインタ
２２８と論理バッファ３１２（バイト１３）の終了点に
対する終了ポインタ２２９とをアクセスすることによっ
て論理バッファ３１２を参照する。プロトコル３０３
は、論理バッファ３１３の開始点（バイト１４）に対す
る開始ポインタと、論理バッファ３１３の終了点（バイ
ト１９）に対する終了ポインタ２２９とをアクセスする
ことによって論理バッファ３１３を参照する。例示した
共通プロトコルバッファ３００は、また、図３に示され
た現状態において、バイト２０〜バイト３を含む自由領
域３２０をも含む（好ましい方法は、バイト０〜バイト
２１を覆うように、つまり、バイト０を指示するポイン
タが１バイトづつディクリメントされてバイト２１を指
示するようにして、バッファ３００を実施する。）。自
由領域は、領域３１３の終了点に対するポインタのちょ
うど後側のバイトで始まって、領域３１１の開始点に対
するポインタのちょうど前のバイトで終了するものと認
識することができる。
【００１１】例示された共通プロトコルバッファ３００
の次の状態の一例が図４に示されている。図４に示され
た次の状態の一例は、一時データがプロトコル３０１、
３０２、３０３の間で伝送を行った後の、図３に示され
たバッファ３００の状態を表す。この状態において、バ
イト６、７に記憶された一時データは、プロトコル１か
らプロトコル３０２に伝送される。図４に示すように、
一時データは、論理バッファ３１１、３１２をシフトし
て領域４１１、４１２となることによって、プロトコル
３０１からプロトコル３０２に伝送される。特に、論理
バッファ３１１の終了点を指示していた終了ポインタ２
２９は、バイト７の代わりにバイト５を指示するように
変更され、論理バッファ３１２の開始点を指示する開始
ポインタ２２８は、バイト８の代わりにバイト６を指示
するように変更される。この結果、論理バッファ３１２
は、バイト６、７に記憶された一時データを含むように
更新されるが、論理バッファ３１１は、その同じ一時デ
ータを排除するように更新される。この方法で、一時デ
ータは、（論理バッファ３１１のその一時データが本来
的にバッファされていた）プロトコル３０１から（一時
データを論理バッファ３１２に現在バッファしている）
プロトコル３０２へ伝送される。
の次の状態の一例が図４に示されている。図４に示され
た次の状態の一例は、一時データがプロトコル３０１、
３０２、３０３の間で伝送を行った後の、図３に示され
たバッファ３００の状態を表す。この状態において、バ
イト６、７に記憶された一時データは、プロトコル１か
らプロトコル３０２に伝送される。図４に示すように、
一時データは、論理バッファ３１１、３１２をシフトし
て領域４１１、４１２となることによって、プロトコル
３０１からプロトコル３０２に伝送される。特に、論理
バッファ３１１の終了点を指示していた終了ポインタ２
２９は、バイト７の代わりにバイト５を指示するように
変更され、論理バッファ３１２の開始点を指示する開始
ポインタ２２８は、バイト８の代わりにバイト６を指示
するように変更される。この結果、論理バッファ３１２
は、バイト６、７に記憶された一時データを含むように
更新されるが、論理バッファ３１１は、その同じ一時デ
ータを排除するように更新される。この方法で、一時デ
ータは、（論理バッファ３１１のその一時データが本来
的にバッファされていた）プロトコル３０１から（一時
データを論理バッファ３１２に現在バッファしている）
プロトコル３０２へ伝送される。
【００１２】好ましい実施例においては、上に述べた動
作は、メモリ１２０に記憶されたマスタ通信ドライバ２
３０によって実行される。マスタ通信ドライバ２３０
は、シフト論理バッファ２２６のロケーションを保持
し、また、第１のデバイスから転送された新たなデータ
が配置される共通プロトコルバッファのロケーション
と、第２のデバイスに転送されるデータが書き込まれる
ロケーションとを追跡する。更に、マスタ通信ドライバ
２３０は、ＮｅｘｔＢｙｔｅＩｎポインタを保持する。
このポインタは、共通プロトコルバッファ２２４のバイ
トを指示しており、ここでは、第１のデバイスから転送
された一時データの次のバイトが共通プロトコルバッフ
ァ２２４に記憶される。マスタ通信ドライバ２３０は、
また、第２のデバイスに転送される共通プロトコルバッ
ファ２２４の次のバイトを指示するような、ＮｅｘｔＢ
ｙｔｅＯｕｔポインタ６４０を保持する。図５は、第１
のデバイスから第２のデバイスにデータが転送されたと
きに（例えば、コンピュータ１００からモデム１１０
へ、若しくはその逆に）、図２に示されたマスタ通信デ
ライバ２３０によって実行されるステップの流れ図であ
る。ステップ５０２〜５１６は、転送されたデータの新
たなバイトのそれぞれに関して反復される。ステップ５
０２で、マスタ通信ドライバ２３０は、ＮｅｘｔＢｙｔ
ｅＩｎポインタが、最後の論理バッファ２２６の終了ポ
インタ２２９よりも大きいかどうかを判断する。この終
了ポインタ２２９は、第２のデバイスにデータを転送す
る前に実行するために最後のプロトコル２２４に提供さ
れてものである。もし大きくなければ、マスタ通信ドラ
イバ２３０は、バッファは一杯になってしまうことか
ら、新たな文字を書き込むためのスペースが共通プロト
コルバッファ２２４に存在していないかどうかを判断す
る。この場合、制御はステップイ５０４に進み、マスタ
通信ドライバ２３０は、ポインタＮｅｘｔＢｙｔｅＯｕ
ｔが最後の論理バッファ２２６の終了ポインタ２２９よ
り小さいかどうかを判断する。
作は、メモリ１２０に記憶されたマスタ通信ドライバ２
３０によって実行される。マスタ通信ドライバ２３０
は、シフト論理バッファ２２６のロケーションを保持
し、また、第１のデバイスから転送された新たなデータ
が配置される共通プロトコルバッファのロケーション
と、第２のデバイスに転送されるデータが書き込まれる
ロケーションとを追跡する。更に、マスタ通信ドライバ
２３０は、ＮｅｘｔＢｙｔｅＩｎポインタを保持する。
このポインタは、共通プロトコルバッファ２２４のバイ
トを指示しており、ここでは、第１のデバイスから転送
された一時データの次のバイトが共通プロトコルバッフ
ァ２２４に記憶される。マスタ通信ドライバ２３０は、
また、第２のデバイスに転送される共通プロトコルバッ
ファ２２４の次のバイトを指示するような、ＮｅｘｔＢ
ｙｔｅＯｕｔポインタ６４０を保持する。図５は、第１
のデバイスから第２のデバイスにデータが転送されたと
きに（例えば、コンピュータ１００からモデム１１０
へ、若しくはその逆に）、図２に示されたマスタ通信デ
ライバ２３０によって実行されるステップの流れ図であ
る。ステップ５０２〜５１６は、転送されたデータの新
たなバイトのそれぞれに関して反復される。ステップ５
０２で、マスタ通信ドライバ２３０は、ＮｅｘｔＢｙｔ
ｅＩｎポインタが、最後の論理バッファ２２６の終了ポ
インタ２２９よりも大きいかどうかを判断する。この終
了ポインタ２２９は、第２のデバイスにデータを転送す
る前に実行するために最後のプロトコル２２４に提供さ
れてものである。もし大きくなければ、マスタ通信ドラ
イバ２３０は、バッファは一杯になってしまうことか
ら、新たな文字を書き込むためのスペースが共通プロト
コルバッファ２２４に存在していないかどうかを判断す
る。この場合、制御はステップイ５０４に進み、マスタ
通信ドライバ２３０は、ポインタＮｅｘｔＢｙｔｅＯｕ
ｔが最後の論理バッファ２２６の終了ポインタ２２９よ
り小さいかどうかを判断する。
【００１３】もしポインタＮｅｘｔＢｙｔｅＯｕｔが最
後の論理バッファ２２６の終了ポインタより小さけれ
ば、これは１つ若しくはそれ以上のデータが共通プロト
コルバッファの最後の論理バッファ２２６から書き出さ
れることを意味することとなり、この結果、これらの文
字が記憶されたメモリはもはや最後のプロトコルによっ
ては必要とされない。この場合、最後の論理バッファ２
２６は、ステップ５０６で、ポインタＮｅｘｔＢｙｔｅ
Ｏｕｔが指示する同一のバイトを指示するように割り当
てられる。制御は、その後、再びステップ５０２を実行
するためにループする。しかしながら、もしマスタ通信
ドライバ２３０が、ステップ５０４において、Ｎｅｘｔ
ＢｙｔｅＯｕｔポインタが最後の論理バッファ２２６の
終了ポインタ２２９より小さくないと判断すれば、制御
は単にループし、ＮｅｘｔＢｙｔｅＯｕｔポインタが終
了ポインタ２２９より小さくなるまでステップ５０２と
ステップ５０４を反復する。マスタ通信ドライバが、ス
テップ５０２において、ＮｅｘｔＢｙｔｅＩｎドライバ
は最後のプロトコルに対する終了ポインタ２２９より大
きいと判断すれば、マスタ通信ドライバ２３０は、一時
データを共通プロトコルバッファ２２４に書き込むため
の余地が存在すると判断する。もしそうならば、制御は
ステップ５０８に進む。ポインタＮｅｘｔＢｙｔｅＩｎ
は、１バイトづつディクリメントされることによって変
更される。その後、ステップ５１０で、次のプロトコル
２２２に対する次の論理バッファ２２６の開始ポインタ
２２８が、１バイトだけディクリメントされることによ
って変更される。その後、ステップ５１２で、マスタ通
信ドライバ２３０は、ポインタＮｅｘｔＢｙｔｅＩｎに
よって指示された共通プロトコルバッファ２２４のロケ
ーションに新たなバイトを書き込む。
後の論理バッファ２２６の終了ポインタより小さけれ
ば、これは１つ若しくはそれ以上のデータが共通プロト
コルバッファの最後の論理バッファ２２６から書き出さ
れることを意味することとなり、この結果、これらの文
字が記憶されたメモリはもはや最後のプロトコルによっ
ては必要とされない。この場合、最後の論理バッファ２
２６は、ステップ５０６で、ポインタＮｅｘｔＢｙｔｅ
Ｏｕｔが指示する同一のバイトを指示するように割り当
てられる。制御は、その後、再びステップ５０２を実行
するためにループする。しかしながら、もしマスタ通信
ドライバ２３０が、ステップ５０４において、Ｎｅｘｔ
ＢｙｔｅＯｕｔポインタが最後の論理バッファ２２６の
終了ポインタ２２９より小さくないと判断すれば、制御
は単にループし、ＮｅｘｔＢｙｔｅＯｕｔポインタが終
了ポインタ２２９より小さくなるまでステップ５０２と
ステップ５０４を反復する。マスタ通信ドライバが、ス
テップ５０２において、ＮｅｘｔＢｙｔｅＩｎドライバ
は最後のプロトコルに対する終了ポインタ２２９より大
きいと判断すれば、マスタ通信ドライバ２３０は、一時
データを共通プロトコルバッファ２２４に書き込むため
の余地が存在すると判断する。もしそうならば、制御は
ステップ５０８に進む。ポインタＮｅｘｔＢｙｔｅＩｎ
は、１バイトづつディクリメントされることによって変
更される。その後、ステップ５１０で、次のプロトコル
２２２に対する次の論理バッファ２２６の開始ポインタ
２２８が、１バイトだけディクリメントされることによ
って変更される。その後、ステップ５１２で、マスタ通
信ドライバ２３０は、ポインタＮｅｘｔＢｙｔｅＩｎに
よって指示された共通プロトコルバッファ２２４のロケ
ーションに新たなバイトを書き込む。
【００１４】制御は、その後ステップ５１４に進む。こ
こでは、論理バッファ２２４のいずれかに記憶された一
時データをシフトすることを次のプロトコルが要求して
いるかどうかが判断される。もしそうならば、ルーチン
「データ伝送」がステップ５１６で呼び出される。さも
なければ、制御はステップ５０２〜５１６を反復するた
めにループする。ステップ５１６が実行された後、制御
はまた、ステップ５０２〜５１６を反復するためにルー
プする。ルーチンＰａｓｓＤａｔａが図６に示されてい
る。この図は、多数のデータのバイトがプロトコルＡか
らプロトコルＢに伝送されたときに実行されるステップ
を示す。ステップ６０２で、プロトコルＡのために提供
された共通プロトコルバッファ２２４の領域２２６の終
了点を指示する終了ポインタ２２９が、伝送すべき文字
数だけディクリメントされることによって変更される。
ステップ６０４で、プロトコルＢのために提供された領
域２２６の開始点を指示する開始ポインタ２２８もま
た、伝送すべき文字数だけディクリメントされることに
よって変更される。ルーチンはその後戻る。本発明は特
別の実施例を参照して記述されているが、本発明の意図
から逸脱することなく本発明の形態および範囲に様々な
変更を加えることができることは当業者には明らかであ
ろう。本発明の範囲は特許請求の範囲によって規定され
る。
こでは、論理バッファ２２４のいずれかに記憶された一
時データをシフトすることを次のプロトコルが要求して
いるかどうかが判断される。もしそうならば、ルーチン
「データ伝送」がステップ５１６で呼び出される。さも
なければ、制御はステップ５０２〜５１６を反復するた
めにループする。ステップ５１６が実行された後、制御
はまた、ステップ５０２〜５１６を反復するためにルー
プする。ルーチンＰａｓｓＤａｔａが図６に示されてい
る。この図は、多数のデータのバイトがプロトコルＡか
らプロトコルＢに伝送されたときに実行されるステップ
を示す。ステップ６０２で、プロトコルＡのために提供
された共通プロトコルバッファ２２４の領域２２６の終
了点を指示する終了ポインタ２２９が、伝送すべき文字
数だけディクリメントされることによって変更される。
ステップ６０４で、プロトコルＢのために提供された領
域２２６の開始点を指示する開始ポインタ２２８もま
た、伝送すべき文字数だけディクリメントされることに
よって変更される。ルーチンはその後戻る。本発明は特
別の実施例を参照して記述されているが、本発明の意図
から逸脱することなく本発明の形態および範囲に様々な
変更を加えることができることは当業者には明らかであ
ろう。本発明の範囲は特許請求の範囲によって規定され
る。
【図１】各プロトコルによって使用される多数の物理バ
ッファを備えた従来のコンピュータシステムのブロック
図。
ッファを備えた従来のコンピュータシステムのブロック
図。
【図２】本発明の好ましい実施例のコンピュータシステ
ムのブロック図。
ムのブロック図。
【図３】本発明の好ましい実施例の共通プロトコルバッ
ファの一例を示す。
ファの一例を示す。
【図４】データがプロトコル間で伝送された後の、図３
に示された共通プロトコルバッファの一例を示す。
に示された共通プロトコルバッファの一例を示す。
【図５】データが第１のデバイスから第２のデバイスに
転送されるときにマスタ通信ドライバによって実行され
るステップの流れ図。
転送されるときにマスタ通信ドライバによって実行され
るステップの流れ図。
【図６】好ましい実施例において、２つのプロトコルの
間でデータが伝送されるときに実行されるステップの流
れ図。
間でデータが伝送されるときに実行されるステップの流
れ図。
Claims (19)
- 【請求項１】 一時データをバッファリングするための
方法において、前記一時データは、第１のデバイスから
第２のデバイスへ転送される間に複数のプロトコル間で
転送されるものであり、前記方法はコンピュータにより
実行され、 （ａ）コンピュータによって記憶された物理バッファの
領域を備えた対応する論理バッファを複数のプロトコル
の各々に対して規定する段階と、但し、前記物理バッフ
ァは前記一時データを含むデータを伝送順に隣接して記
憶するものであり、 （ｂ）第１のプロトコルが前記一時データを要求したと
きに、この第１のプロトコルに割り当てられた物理バッ
ファの第１の論理バッファをシフトして物理バッファの
新たな部分を含めることにより、且つ、前記新たな部分
に前記一時データを記憶することにより、前記第１のデ
バイスから前記第１のプロトコルへ一時データを伝送す
る段階と、 （ｃ）最後のプロトコルが前記一時データを要求したと
きに、この最後のプロトコルに割り当てられた物理バッ
ファの最後の論理バッファをシフトして前記一時データ
を記憶する物理バッファの部分を含めることにより、且
つ、前記第１の論理バッファをシフトして前記一時デー
タを記憶する部分を排除することにより、前記第１のプ
ロトコルから前記最後のプロトコルへ一時データを伝送
する段階と、 を備えることを特徴とする方法。 - 【請求項２】 請求項１記載の方法において、更に、第
２のデバイスが一時データを要求したときにこの第２の
デバイスに一時データを転送し、且つ、一時データが第
２のデバイスに転送された後に前記最後の論理バッファ
をシフトして前記一時データを記憶する部分を排除する
ことにより、前記第２のプロトコルから前記第２のデバ
イスへ前記一時データを伝送する段階を備える方法。 - 【請求項３】 請求項１記載の方法において、段階
（ｃ）は更に、一時データを含むデータを記憶する前記
物理バッファ内の中間論理バッファがその各々に割り当
てられているような複数の中間プロトコルの中の幾つか
に、前記第１のプロトコルから前記一時データを伝送す
ることを備えており、前記第１、中間、および最後の論
理バッファが、 （ｉ）前記一時データを記憶する先行する論理バッファ
の一部を含めるように各中間プロトコルに割り当てられ
た各中間論理バッファをシフトする段階と、 （ｉｉ）前記一時データを記憶する部分を排除するよう
に前記先行する論理バッファをシフトする段階と、を実
行することにより、前記一時データが前記第１、中間、
および最後のプロトコルの間で伝送された順序に対応す
るような順序で前記物理バッファ内に隣接して提供され
る方法。 - 【請求項４】 請求項３記載の方法において、ステップ
（ｂ）は前記第１プロトコルが前記一時データを要求す
る毎に反復され、ステップ（ｃ）は中間プロトコルが一
時データを要求する毎に反復される方法。 - 【請求項５】 請求項３記載の方法において、各中間論
理バッファをシフトする段階（ｃ）（ｉ）は、各中間論
理バッファの開始点を指し示す開始ポインタを物理バッ
ファの先行するメモリロケーションを指し示すように割
り当てることを備え、先行する論理バッファをシフトす
る段階（ｃ）（ｉｉ）は、各中間論理バッファの終了点
を指し示す終了ポインタを前記物理バッファの先行する
メモリロケーションを指し示すように割り当てることを
備える方法。 - 【請求項６】 請求項３記載の方法において、更に、前
記第１のプロトコルに割り当てられた前記第１の論理バ
ッファに将来的に含めるために、最後のプロトコルによ
って第２のデバイスに既に伝送されたデータを記憶する
物理バッファの最後の論理バッファの一部を解放する段
階（ｄ）を備える方法。 - 【請求項７】 請求項６記載の方法において、単一バッ
ファの最後の論理バッファの一部を解放する前記段階
は、前記最後の論理バッファの終了点を指し示す終了ポ
インタを物理バッファの先行するメモリロケーションを
指し示すように割り当てることを備える方法。 - 【請求項８】 請求項３記載の方法において、前記第１
のデバイスはコンピュータであり、前記第２のデバイス
はモデムである方法。 - 【請求項９】 請求項３記載の方法において、前記第１
のデバイスはモデムであり、前記第２のデバイスはコン
ピュータである方法。 - 【請求項１０】 一時データをバッファリングするため
の方法において、一時データは、複数のサブプログラム
の制御下で第１のデバイスから第２のデバイスへ転送さ
れる間に複数のプロトコル間で伝送されるものであり、
前記方法はコンピュータにより実行され、 （ａ）複数のサブプログラムの各々に対して、コンピュ
ータによって記憶された物理バッファの領域であるよう
な対応する論理バッファを規定する段階と、但し、前記
物理バッファは、一時データを含むデータを該データの
伝送順に隣接して記憶しており、 （ｂ）第１のサブプログラムが前記データを要求したと
きに、この第１のサブプログラムに割り当てられた物理
バッファの第１の論理バッファをシフトして物理バッフ
ァの新たな部分を含めることにより、且つ、前記一時デ
ータを前記物理バッファの前記新たな部分に記憶するこ
とにより、前記第１のデバイスから前記第１のサブプロ
グラムへ前記一時データを伝送する段階と、 （ｃ）最後のサブプログラムが前記一時データを要求し
たときに、この最後のサブプログラムに割り当てられた
物理バッファの最後の論理バッファをシフトして前記一
時データを記憶する物理バッファの部分を含めることに
より、且つ、前記第１の論理バッファをシフトして前記
一時データを記憶する部分を排除することにより、前記
第１のサブプログラムから前記最後のサブプログラムへ
一時データを伝送する段階と、 を備えることを特徴とする方法。 - 【請求項１１】 請求項１０記載の方法において、更
に、第２のデバイスが一時データを要求したときにこの
第２のデバイスにデータを転送し、且つ、一時データが
第２のデバイスに既に転送された後に前記最後の論理バ
ッファをシフトして前記一時データを記憶する部分を排
除することによって、前記第２のサブプログラムから前
記第２のデバイスへ前記データを伝送する段階を備える
方法。 - 【請求項１２】 請求項１０記載の方法において、第１
のサブプログラムから最後のサブプログラムに前記一時
データを伝送する段階（ｃ）は、更に、その各々に物理
バッファの中間論理バッファが割り当てられているよう
な複数の中間サブプログラムの中の幾つかに、前記第１
のサブプログラムから、前記一時データを伝送すること
を備えており、前記第１、中間、および最後の論理バッ
ファは、 （ｉ）前記一時データを記憶する先行する論理バッファ
の一部を含めるように各中間サブプログラムに割り当て
られた各中間論理バッファをシフトする段階と、 （ｉｉ）前記一時データを記憶する部分を排除するよう
に前記先行する論理バッファをシフトする段階と、を実
行することにより、前記一時データが前記第１、中間、
および最後のサブプログラムの間で伝送された順序に対
応するような順序で前記物理バッファ内に隣接して提供
される方法。 - 【請求項１３】 請求項１２記載の方法において、ステ
ップ（ｂ）は、前記第１サブプログラムが前記一時デー
タを要求する毎に反復され、ステップ（ｃ）は、中間サ
ブプログラムが一時データを要求する毎に反復される方
法。 - 【請求項１４】 請求項１２記載の方法において、各中
間論理バッファをシフトする段階（ｃｉ）は、各中間論
理バッファの開始点を指し示す開始ポインタを物理バッ
ファの先行するメモリロケーションを指し示すように割
り当てることを備え、先行する論理バッファをシフトす
る段階（ｃｉｉ）は、各中間論理バッファの終了点を指
し示す終了ポインタを前記物理バッファの先行するメモ
リロケーションを指し示すように割り当てることを備え
る方法。 - 【請求項１５】 請求項１２記載の方法において、更
に、前記第１のサブプログラムに割り当てられた前記第
１の論理バッファに将来的に含めるために、最後のサブ
プログラムによって第２のデバイスに既に伝送されたデ
ータを記憶する物理バッファの最後の論理バッファの一
部を解放する段階（ｄ）を備える方法。 - 【請求項１６】 請求項１５記載の方法において、単一
バッファの最後の論理バッファの一部を解放する段階
は、前記最後の論理バッファの終了点を指し示す終了ポ
インタを物理バッファの先行するメモリロケーションを
指し示すように割り当てることを備える方法。 - 【請求項１７】 コンピュータシステムと遠隔デバイス
の間で伝送される一時データを複数のプロトコルの制御
下でバッファリングするコンピュータシステムにおい
て、 一時データを含むデータを該一時データが転送される順
序で隣接して記憶するような物理バッファを記憶するメ
モリと、 複数のプロトコルの各々に対して、物理バッファ内の論
理バッファであるような対応する論理バッファを規定す
る手段と、 第１のプロトコルが一時データを要求したときに、この
第１のプロトコルに割り当てられた物理バッファの第１
の論理バッファをシフトして物理バッファの新たな部分
を含めることにより、且つ、前記一時データを前記新た
な部分に記憶することにより、前記コンピュータシステ
ムから前記第１のプロトコルへ前記一時データを伝送す
る手段と、 最後のプロトコルが一時データを要求したときに、この
最後のプロトコルに割り当てられた物理バッファの最後
の論理バッファをシフトして前記一時データを記憶する
第１の論理バッファの部分を含めることにより、且つ、
前記物理バッファをシフトして前記一時データを記憶す
る部分を排除することにより、前記第１のプロトコルか
ら前記最後のプロトコルへ一時データを伝送する段階
と、 前遠隔デバイスがデータを要求したときに、前記最後の
プロトコルから該遠隔デバイスに前記一時データを転送
する手段と、 を備えることを特徴とする方法。 - 【請求項１８】 請求項１７記載のコンピュータシステ
ムにおいて、第１のプロトコルから最後のプロトコルに
前記一時データを伝送する手段は、その各々に物理バッ
ファの中間論理バッファが割り当てられているような複
数の中間プロトコルの中の幾つかに、前記第１のプロト
コルから前記一時データを伝送するものであり、前記第
１、中間、および最後の論理バッファは、前記第１、中
間、および最後のプロトコルの間で一時データが伝送さ
れる順序に対応するような順序で前記物理バッファ内部
に隣接して提供されており、 （ｉ）前記先行する論理バッファの一部を含めるように
各中間プロトコルに割り当てられた各中間論理バッファ
をシフトする手段と、 （ｉｉ）前記一時データを記憶する部分を排除するよう
に前記先行する論理バッファをシフトする手段と、を備
えるコンピュータシステム。 - 【請求項１９】 請求項１８記載のコンピュータシステ
ムにおいて、各中間論理バッファをシフトして前記部分
を含める手段は、各中間論理バッファの開始点を指し示
す開始ポインタを物理バッファの先行するメモリロケー
ションを指し示すように割り当てることを備え、先行す
る論理バッファをシフトする手段は、各中間論理バッフ
ァの終了点を指し示す終了ポインタを前記物理バッファ
の先行するメモリロケーションを指し示すように割り当
てることを備えるコンピュータシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8577093A | 1993-06-30 | 1993-06-30 | |
| US08/085770 | 1993-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758780A true JPH0758780A (ja) | 1995-03-03 |
Family
ID=22193823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6144412A Withdrawn JPH0758780A (ja) | 1993-06-30 | 1994-06-27 | 一時データをバッファリングするための方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5596726A (ja) |
| EP (1) | EP0637155A1 (ja) |
| JP (1) | JPH0758780A (ja) |
| CA (1) | CA2125607A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9003083B2 (en) | 2013-03-28 | 2015-04-07 | Fujitsu Semiconductor Limited | Buffer circuit and semiconductor integrated circuit |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6266709B1 (en) | 1996-07-01 | 2001-07-24 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server failure reporting process |
| US6424991B1 (en) | 1996-07-01 | 2002-07-23 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server communication framework |
| US6038590A (en) | 1996-07-01 | 2000-03-14 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server state machine in an interprise computing framework system |
| US5848246A (en) | 1996-07-01 | 1998-12-08 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server session manager in an interprise computing framework system |
| US5999972A (en) | 1996-07-01 | 1999-12-07 | Sun Microsystems, Inc. | System, method and article of manufacture for a distributed computer system framework |
| US6434598B1 (en) | 1996-07-01 | 2002-08-13 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server graphical user interface (#9) framework in an interprise computing framework system |
| US6272555B1 (en) | 1996-07-01 | 2001-08-07 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server-centric interprise computing framework system |
| US6304893B1 (en) | 1996-07-01 | 2001-10-16 | Sun Microsystems, Inc. | Object-oriented system, method and article of manufacture for a client-server event driven message framework in an interprise computing framework system |
| JPH10289180A (ja) * | 1997-02-12 | 1998-10-27 | Canon Inc | 通信処理装置及び方法 |
| US6473840B2 (en) | 1998-06-19 | 2002-10-29 | International Business Machines Corporation | Data processing system having a network and method for managing memory by storing discardable pages in a local paging device |
| US6304831B1 (en) * | 1998-11-09 | 2001-10-16 | Crystal Group Inc. | Computer having multiple alarm function communication paths |
| US7095749B1 (en) * | 2000-06-12 | 2006-08-22 | Koninkijke Phillips Electronics N.V. | Apparatus and method for extraction of different types of packets from respective portions of a single buffer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4499576A (en) * | 1982-08-13 | 1985-02-12 | At&T Bell Laboratories | Multiplexed first-in, first-out queues |
| EP0273083B1 (en) * | 1986-12-30 | 1993-10-06 | International Business Machines Corporation | Non-locking queueing mechanism |
| GB9012970D0 (en) * | 1989-09-22 | 1990-08-01 | Ibm | Apparatus and method for asynchronously delivering control elements with pipe interface |
| US5136582A (en) * | 1990-05-29 | 1992-08-04 | Advanced Micro Devices, Inc. | Memory management system and method for network controller |
| US5247626A (en) * | 1990-05-29 | 1993-09-21 | Advanced Micro Devices, Inc. | Fddi controller having flexible buffer management |
| US5355457A (en) * | 1991-05-21 | 1994-10-11 | Motorola, Inc. | Data processor for performing simultaneous instruction retirement and backtracking |
| US5488694A (en) * | 1992-08-28 | 1996-01-30 | Maspar Computer Company | Broadcasting headers to configure physical devices interfacing a data bus with a logical assignment and to effect block data transfers between the configured logical devices |
| US5335326A (en) * | 1992-10-01 | 1994-08-02 | Xerox Corporation | Multichannel FIFO device channel sequencer |
| US5486876A (en) * | 1993-04-27 | 1996-01-23 | Array Microsystems, Inc. | Video interface unit for mapping physical image data to logical tiles |
-
1994
- 1994-06-10 CA CA002125607A patent/CA2125607A1/en not_active Abandoned
- 1994-06-27 JP JP6144412A patent/JPH0758780A/ja not_active Withdrawn
- 1994-06-28 EP EP94110015A patent/EP0637155A1/en not_active Withdrawn
-
1995
- 1995-06-07 US US08/481,218 patent/US5596726A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9003083B2 (en) | 2013-03-28 | 2015-04-07 | Fujitsu Semiconductor Limited | Buffer circuit and semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5596726A (en) | 1997-01-21 |
| EP0637155A1 (en) | 1995-02-01 |
| CA2125607A1 (en) | 1994-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0758780A (ja) | 一時データをバッファリングするための方法および装置 | |
| EP0725351A2 (en) | Expedited message transfer in a multi-nodal data processing system | |
| US5781741A (en) | Message communications system in a parallel computer | |
| US7111289B2 (en) | Method for implementing dual link list structure to enable fast link-list pointer updates | |
| KR960012423B1 (ko) | 비동기식 디지탈 프로세서 사이에 정보를 교환하기 위한 방법 및 장치 | |
| US7113516B1 (en) | Transmit buffer with dynamic size queues | |
| US5404137A (en) | High speed transition signalling communication system | |
| US6633928B2 (en) | Fast process context switching buffer | |
| KR20040066311A (ko) | 직접 메모리 접근매체의 데이터 전송 장치 및 방법 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JPH0844652A (ja) | 計算機システムおよび入出力命令の発行方法 | |
| CN112352403B (zh) | 用于数据的缓冲传输的设备 | |
| JPH09185882A (ja) | 入出力データの大きさを異にする先入れ先出しメモリ装置及びその方法 | |
| Stallman | The supdup protocol | |
| JP2552025B2 (ja) | データ転送方式 | |
| JPH04160459A (ja) | データ転送装置 | |
| JPH01272339A (ja) | サイクリツクデータ伝送方式 | |
| CN118132474A (zh) | 基于dma的数据传输系统 | |
| JPH09326832A (ja) | 共用バッファ装置及びその制御方法 | |
| JP2001136186A (ja) | 多重通信装置 | |
| JPH08137662A (ja) | データ送信方法及びデータ送信装置 | |
| JPS60186954A (ja) | デ−タ転送制御方式 | |
| JPH04370859A (ja) | 上位装置と下位装置とにおけるデータの送受信方式 | |
| JPH023345B2 (ja) | ||
| JPS637720B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |