JPH0758198A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0758198A
JPH0758198A JP19838293A JP19838293A JPH0758198A JP H0758198 A JPH0758198 A JP H0758198A JP 19838293 A JP19838293 A JP 19838293A JP 19838293 A JP19838293 A JP 19838293A JP H0758198 A JPH0758198 A JP H0758198A
Authority
JP
Japan
Prior art keywords
tungsten
wiring
layer
cleaning
hydrogen peroxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP19838293A
Other languages
Japanese (ja)
Inventor
Ryuji Ariyoshi
竜司 有吉
Toshiki Tsukumo
敏樹 九十九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP19838293A priority Critical patent/JPH0758198A/en
Publication of JPH0758198A publication Critical patent/JPH0758198A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To provide a manufacturing method for a semiconductor device which prevents a short circuit through residual tungsten between wirings and improves yield. CONSTITUTION:After a tungsten layer 48 is formed, etachback of the tungsten layer 48 is performed by dry etching. After the etchback is completed, an entire wafer is emmersed in an aqueous solution of 30% hydrogen peroxide at a temperature of 24 deg.C for 60 to 240 seconds. Next, an Al alloy which is to be a wiring material is deposited for a thickness of 8000Angstrom by sputtering and a wiring 50 is formed by photolithography and dry etching.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンタクトホールやビ
アホールにタングステンを埋め込む工程を含む半導体装
置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device including a step of burying tungsten in a contact hole or a via hole.

【0002】[0002]

【従来の技術】エレクトロマイグレーションを防止する
と共にコンタクト抵抗を小さくするために、コンタクト
ホールやビアホールにタングステンを埋め込み、その
後、配線を形成する方法が従来から採用されている。こ
の従来の方法について図3を参照して説明する。
2. Description of the Related Art In order to prevent electromigration and reduce contact resistance, a method of burying tungsten in a contact hole or a via hole and then forming a wiring has been conventionally used. This conventional method will be described with reference to FIG.

【0003】図3は、コンタクトホールにタングステン
を埋め込み、その後、配線を形成する方法を示す断面図
である。先ず、図3(a)に示されるように、半導体基
板10に形成された絶縁層12にコンタクトホール14
を形成する。次に、図3(b)に示されるように、スパ
ッタ法によりタングステンに対する密着層16をコンタ
クトホール14の内面及び絶縁層12の表面に形成す
る。密着層16として通常はTi層、TiN層などを用
いる。次に、図3(c)に示されるように、CVD法に
より半導体基板10の表面にタングステンを堆積しタン
グステン層18を形成する。次に、タングステン層18
を全面エッチバックし、図3(d)に示されるように、
コンタクトホール14内にのみタングステンを残しタン
グステンプラグ20を形成する。その後、スパッタ、C
VD、エッチバック等を行った際に発生した異物を除去
するために、スクラバー洗浄、QDR洗浄を実施するこ
ともある。次に、図3(e)に示されるように、スパッ
タ法によりAl合金を堆積し配線層22を形成する。次
に、フォトリソグラフィ、ドライエッチング等を用い、
図3(f)に示されるように、配線24を形成する。
FIG. 3 is a cross-sectional view showing a method of burying tungsten in a contact hole and then forming a wiring. First, as shown in FIG. 3A, a contact hole 14 is formed in the insulating layer 12 formed on the semiconductor substrate 10.
To form. Next, as shown in FIG. 3B, an adhesion layer 16 for tungsten is formed on the inner surface of the contact hole 14 and the surface of the insulating layer 12 by the sputtering method. As the adhesion layer 16, a Ti layer, a TiN layer or the like is usually used. Next, as shown in FIG. 3C, tungsten is deposited on the surface of the semiconductor substrate 10 by the CVD method to form a tungsten layer 18. Next, the tungsten layer 18
Is etched back, and as shown in FIG. 3 (d),
A tungsten plug 20 is formed by leaving tungsten only in the contact hole 14. After that, spatter, C
Scrubber cleaning and QDR cleaning may be performed in order to remove foreign substances generated during VD, etch back, and the like. Next, as shown in FIG. 3E, an Al alloy is deposited by the sputtering method to form the wiring layer 22. Next, using photolithography, dry etching, etc.,
As shown in FIG. 3F, the wiring 24 is formed.

【0004】[0004]

【発明が解決しようとする課題】上記工程のうちタング
ステン層18を形成する際に、絶縁層12や密着層16
の表面に異物が存在することがある。この異物の影響に
ついて本発明者が見いだしたことを、図4を参照して説
明する。図4は密着層16の上に存在する異物を示す断
面図である。
In forming the tungsten layer 18 in the above steps, the insulating layer 12 and the adhesion layer 16 are formed.
Foreign matter may be present on the surface of the. What the present inventor found out about the influence of the foreign matter will be described with reference to FIG. FIG. 4 is a cross-sectional view showing foreign matter existing on the adhesion layer 16.

【0005】本発明者は、密着層16等の表面に例えば
図4(a)に示されるような異物26が存在する場合、
タングステン層18(図3(c)参照)を形成した後に
このタングステン層18を全面エッチバックすると、図
4(b)に示されるように、異物26の周囲と密着層1
6との間や異物によって生じた密着層16の段差部にタ
ングステン残渣28が生じることを見いだした。このよ
うなタングステン残渣28が生じる原因は、タングステ
ンのエッチバックはドライエッチングで行なう異方性エ
ッチングであるためであると考えられる。このようなタ
ングステン残渣28は配線形成の際のドライエッチング
では全くエッチングされないため、タングステン残渣2
8が発生すると、図4(b)に示されるような配線30
が形成された場合、隣り合う配線が短絡する原因となり
歩留りが低下する。また、密着層16等に付着している
異物26は、タングステン残渣28により密着層16等
に糊付けされた状態となり、スクラバ、QDR洗浄では
除去不可能であることが判明した。
The present inventor has found that when a foreign substance 26 as shown in FIG. 4A is present on the surface of the adhesive layer 16 or the like,
When the entire surface of the tungsten layer 18 is etched back after the tungsten layer 18 (see FIG. 3C) is formed, as shown in FIG. 4B, the periphery of the foreign substance 26 and the adhesion layer 1 are removed.
It has been found that a tungsten residue 28 is generated between the contact layer 6 and the step 6 of the adhesion layer 16 caused by a foreign substance. It is considered that the cause of such a tungsten residue 28 is that the etch-back of tungsten is anisotropic etching performed by dry etching. Since such a tungsten residue 28 is not etched at all by dry etching during wiring formation, the tungsten residue 2
8 occurs, the wiring 30 as shown in FIG.
The formation of the above causes a short circuit between adjacent wirings, resulting in a decrease in yield. Further, it was found that the foreign matter 26 adhering to the adhesion layer 16 and the like was in a state of being glued to the adhesion layer 16 and the like by the tungsten residue 28 and could not be removed by the scrubber and QDR cleaning.

【0006】本発明は、上記事情に鑑み、タングステン
残渣を原因とする配線間の短絡を防止し歩留りを向上さ
せる半導体装置の製造方法を提供することを目的とす
る。
In view of the above circumstances, it is an object of the present invention to provide a method of manufacturing a semiconductor device which prevents short circuits between wirings due to a tungsten residue and improves the yield.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
の半導体装置の製造方法は、半導体基板にコンタクトホ
ール及び/又はビアホールを形成する工程と、該コンタ
クトホール及び/又は該ビアホールにタングステンを埋
め込む工程と、該タングステンが埋め込まれた半導体基
板を過酸化水素水で洗浄する工程と、該洗浄工程後に配
線を形成する工程とを含むことを特徴とするものであ
る。
A method of manufacturing a semiconductor device for achieving the above object comprises a step of forming a contact hole and / or a via hole in a semiconductor substrate, and burying tungsten in the contact hole and / or the via hole. The method is characterized by including a step, a step of cleaning the semiconductor substrate in which the tungsten is embedded with a hydrogen peroxide solution, and a step of forming wiring after the cleaning step.

【0008】ここで、過酸化水素水の濃度が5%以上3
5%以下であって、洗浄時間が2分以上4分以下である
ことが好ましい。さらに、過酸化水素水で洗浄する際に
超音波を併用することが好ましい。
Here, the concentration of hydrogen peroxide solution is 5% or more 3
It is preferably 5% or less and the cleaning time is 2 minutes or more and 4 minutes or less. Furthermore, it is preferable to use ultrasonic waves together when cleaning with hydrogen peroxide solution.

【0009】[0009]

【作用】本発明の半導体装置の製造方法では、コンタク
トホール等にタングステンが埋め込まれた半導体装置を
過酸化水素水で洗浄する。この過酸化水素水はタングス
テンを緩やかにエッチングし、しかもドライエッチング
とは異なり等方性エッチングであるため、異物の周囲と
密着層との間や異物によって生じた密着層の段差部に存
在するタングステン残渣を除去できる。これにより、隣
り合う配線を短絡する原因となるタングステン残渣を除
去できるため歩留りが向上する。
According to the method of manufacturing a semiconductor device of the present invention, the semiconductor device having tungsten buried in the contact holes and the like is washed with hydrogen peroxide solution. This hydrogen peroxide water gently etches tungsten, and is isotropic etching unlike dry etching. Therefore, tungsten existing between the periphery of the foreign matter and the adhesion layer or in the step portion of the adhesion layer caused by the foreign matter is present. The residue can be removed. As a result, the tungsten residue that causes a short circuit between the adjacent wirings can be removed, so that the yield is improved.

【0010】ここで、過酸化水素水の濃度が5%未満の
場合はタングステンを除去する速度が非常に遅くなり洗
浄に長時間を要し、一方、過酸化水素水の濃度が35%
を越える場合はタングステンの除去速度が速くなりすぎ
るためコンタクトホール内のタングステンも除去される
おそれがある。従って、過酸化水素水の濃度は5%以上
35%以下が好ましい。また、洗浄時間が2分未満の場
合はタングステン残渣を十分に除去できず、一方、4分
を越えてもタングステン残渣を除去する効果は同じであ
る。従って、洗浄時間は2分以上4分以下であることが
好ましい。
When the concentration of the hydrogen peroxide solution is less than 5%, the removal rate of tungsten becomes very slow and it takes a long time for cleaning, while the concentration of the hydrogen peroxide solution is 35%.
If it exceeds the range, the removal rate of tungsten becomes too fast, so that the tungsten in the contact hole may also be removed. Therefore, the concentration of the hydrogen peroxide solution is preferably 5% or more and 35% or less. Further, if the cleaning time is less than 2 minutes, the tungsten residue cannot be sufficiently removed, while if it exceeds 4 minutes, the effect of removing the tungsten residue is the same. Therefore, the cleaning time is preferably 2 minutes or more and 4 minutes or less.

【0011】さらに、過酸化水素水で洗浄する際に超音
波を併用する場合は、タングステン残渣が良く除去さ
れ、歩留りが一層向上する。
Further, when ultrasonic waves are used together when cleaning with a hydrogen peroxide solution, the tungsten residue is well removed and the yield is further improved.

【0012】[0012]

【実施例】以下、本発明の半導体装置の製造方法の一実
施例を説明する。図1は、配線ショートチェック用テス
トパターンを用い、簡易的なプロセスで評価実験を行っ
た際の工程を示す断面図である。先ず、図1(a)に示
されるように、CVD法でウエハ40に下地酸化膜42
を6000オングストローム形成した。次に、図1
(b)に示されるように、連続スパッタ法でバリア層及
びタングステンの密着層となるTi,TiN積層膜を順
にTi層44を500オングストローム、TiN層46
を1000オングストローム形成した。次に、CVD法
でTi層44,TiN層46の上にタングステンを1μ
m堆積し,図1(c)に示されるように、タングステン
層48を形成した。原料ガスとしてWF6 ,SiH4
2 の混合ガスを用い、基板温度400℃で行った。次
に、図1(d)に示されるように、SF6 ガスを用いた
ドライエッチングでタングステン層48のエッチバック
を行った。エッチバック終了後、過酸化水素水洗浄を行
った。本実施例では、複数のウエハを使用し、ウエハ全
体を濃度30%、温度24℃の過酸化水素水にそれぞれ
60秒間、120秒間、180秒間、240秒間、60
0秒間浸漬した。また、比較のために過酸化水素水洗浄
は行わず、スクラバー洗浄のみ行ったウエハも試作し
た。次に、配線材料となるAl合金をスパッタ法で80
00オングストローム堆積し、図1(e)に示されるよ
うに、フォトリソグラフィーとドライエッチングで配線
50を形成した。
EXAMPLE An example of a method of manufacturing a semiconductor device according to the present invention will be described below. FIG. 1 is a cross-sectional view showing a process when an evaluation experiment is performed by a simple process using a wiring short circuit check test pattern. First, as shown in FIG. 1A, a base oxide film 42 is formed on a wafer 40 by a CVD method.
Formed 6000 angstroms. Next, FIG.
As shown in (b), a Ti layer 44 of 500 angstrom and a TiN layer 46 of Ti and TiN laminated films, which will be a barrier layer and an adhesion layer of tungsten, are sequentially formed by a continuous sputtering method.
Of 1000 angstrom was formed. Next, 1 μm of tungsten is deposited on the Ti layer 44 and the TiN layer 46 by the CVD method.
m, and a tungsten layer 48 was formed as shown in FIG. WF 6 , SiH 4 , as source gas,
It was performed at a substrate temperature of 400 ° C. using a mixed gas of H 2 . Next, as shown in FIG. 1D, the tungsten layer 48 was etched back by dry etching using SF 6 gas. After the etching back was completed, cleaning with hydrogen peroxide was performed. In this embodiment, a plurality of wafers are used, and the entire wafer is immersed in hydrogen peroxide solution having a concentration of 30% and a temperature of 24 ° C. for 60 seconds, 120 seconds, 180 seconds, 240 seconds, and 60 seconds, respectively.
It was immersed for 0 seconds. For comparison, a wafer was also prototyped that was not washed with hydrogen peroxide and was only washed with a scrubber. Next, an Al alloy as a wiring material is sputtered
After depositing 00 angstrom, a wiring 50 was formed by photolithography and dry etching as shown in FIG.

【0013】表1に、1.0μmラインアンドスペース
の配線のショートの歩留り、及び洗浄前後の異物の増減
の測定結果を示す。この測定結果は、過酸化水素水洗浄
を180秒間行ったウエハ5枚の平均値であり、異物サ
イズ及び数はレーザ表面検査装置で検査し、0.5μm
以上の異物をカウントした。表1に示されるように、ス
クラバー洗浄では異物数がほとんど変化しないのに対
し、過酸化水素水洗浄では異物数が減少した。この結
果、配線ショート歩留りが2割以上向上した。
Table 1 shows the measurement results of the yield of the short circuit of the wiring of 1.0 μm line and space and the increase / decrease of foreign matter before and after cleaning. This measurement result is an average value of 5 wafers that have been washed with hydrogen peroxide for 180 seconds, and the size and number of foreign particles are inspected by a laser surface inspection device to be 0.5 μm.
The above foreign substances were counted. As shown in Table 1, the number of foreign matters hardly changed in the scrubber cleaning, whereas the number of foreign matters decreased in the hydrogen peroxide solution cleaning. As a result, the wiring short-circuit yield was improved by 20% or more.

【0014】[0014]

【表1】 ─────────────────────────── 過酸化水素水洗浄 スクラバー洗浄 ─────────────────────────── 配線ショート 82.1% 61.7% 歩留り 洗浄前後の異物 −215 −33 数変化 ─────────────────────────── 図2に、1.0μmL&Sの配線のショートの歩留りと
洗浄時間の関係を示す。
[Table 1] ─────────────────────────── Hydrogen peroxide water cleaning Scrubber cleaning ───────────── ─────────────── Wiring short 82.1% 61.7% Yield Foreign matter before and after cleaning 215-33 Number change ────────────── ────────────── Figure 2 shows the relationship between the yield of short circuit of 1.0 μmL & S wiring and the cleaning time.

【0015】図2に示されるように、洗浄時間が2分間
を越えると配線のショートの歩留りはほぼ一定の値とな
った。
As shown in FIG. 2, when the cleaning time exceeds 2 minutes, the yield of short circuit of the wiring becomes almost constant.

【0016】[0016]

【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、コンタクトやビアホールにタング
ステンを埋め込んだ後、配線形成前に半導体装置を過酸
化水素水で洗浄するため、タングステン残渣が十分に除
去され、配線のショートを減少させることができ歩留り
が大幅に向上する。
As described above, according to the method of manufacturing a semiconductor device of the present invention, after the tungsten is buried in the contact and the via hole, the semiconductor device is washed with hydrogen peroxide solution before the wiring is formed. Is sufficiently removed, the short circuit of the wiring can be reduced, and the yield is greatly improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の製造方法の効果を示すた
めに、配線ショートチェック用テストパターンを用い、
簡易的なプロセスで評価実験を行った際の工程を示す断
面図である。
1A and 1B show a wiring short-circuit check test pattern in order to show an effect of a method for manufacturing a semiconductor device of the present invention.
It is sectional drawing which shows the process at the time of performing an evaluation experiment by a simple process.

【図2】本発明の半導体装置の製造方法の一実施例によ
る配線のショートの歩留りと洗浄時間の関係を示すグラ
フである。
FIG. 2 is a graph showing a relationship between a yield of a short circuit of a wiring and a cleaning time according to an embodiment of a method for manufacturing a semiconductor device of the present invention.

【図3】コンタクトホールにタングステンを埋め込み、
その後、配線を形成する従来の方法を示す断面図であ
る。
[Fig. 3] Tungsten is buried in a contact hole,
It is sectional drawing which shows the conventional method of forming wiring after that.

【図4】密着層の上に存在する異物を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a foreign substance existing on an adhesion layer.

【符号の説明】[Explanation of symbols]

40 ウエハ 42 下地酸化膜 44 Ti層 46 TiN層 48 タングステン層 50 配線 40 Wafer 42 Base Oxide Film 44 Ti Layer 46 TiN Layer 48 Tungsten Layer 50 Wiring

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板にコンタクトホール及び/又
はビアホールを形成する工程と、 該コンタクトホール及び/又は該ビアホールにタングス
テンを埋め込む工程と、 該タングステンが埋め込まれた半導体基板を過酸化水素
水で洗浄する工程と、 該洗浄工程後に配線を形成する工程とを含むことを特徴
とする半導体装置の製造方法。
1. A step of forming a contact hole and / or a via hole in a semiconductor substrate, a step of embedding tungsten in the contact hole and / or the via hole, and a step of cleaning the semiconductor substrate in which the tungsten is embedded with hydrogen peroxide solution. And a step of forming wiring after the cleaning step, the method of manufacturing a semiconductor device.
【請求項2】 前記過酸化水素水が濃度5%以上35%
以下であって、前記洗浄を2分以上4分以下行うことを
特徴とする請求項1記載の半導体装置の製造方法。
2. The hydrogen peroxide solution has a concentration of 5% or more and 35% or more.
The method of manufacturing a semiconductor device according to claim 1, wherein the cleaning is performed for 2 minutes or more and 4 minutes or less.
JP19838293A 1993-08-10 1993-08-10 Manufacture of semiconductor device Withdrawn JPH0758198A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19838293A JPH0758198A (en) 1993-08-10 1993-08-10 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19838293A JPH0758198A (en) 1993-08-10 1993-08-10 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0758198A true JPH0758198A (en) 1995-03-03

Family

ID=16390199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19838293A Withdrawn JPH0758198A (en) 1993-08-10 1993-08-10 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0758198A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178972B1 (en) * 1994-12-06 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for manufacturing a semiconductor integrated circuit
US6475722B1 (en) * 1997-12-03 2002-11-05 Curagen Corporation Surface treatments for DNA processing devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178972B1 (en) * 1994-12-06 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for manufacturing a semiconductor integrated circuit
US6283835B1 (en) 1994-12-06 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for manufacturing a semiconductor integrated circuit
US6475722B1 (en) * 1997-12-03 2002-11-05 Curagen Corporation Surface treatments for DNA processing devices

Similar Documents

Publication Publication Date Title
US6204192B1 (en) Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US20050218476A1 (en) Integrated process for fuse opening and passivation process for Cu/Low-K IMD
JPH10326830A (en) Manufacture of semiconductor device
JPH0758198A (en) Manufacture of semiconductor device
JP2001160590A (en) Method of forming wiring and method of manufacturing semiconductor device
JPH11312734A (en) Forming method and structure of contact to copper layer inside insulating layer via of semiconductor wafer
JP3521200B2 (en) Wiring structure and method of forming the same
JPH0590417A (en) Method for forming multilayered interconnection of semiconductor element
JP2003124312A (en) Semiconductor device and method for manufacturing the same
JPH05326511A (en) Manufacture method of semiconductor element
JP4393175B2 (en) Method for forming metal wiring layer of semiconductor element
US6534415B2 (en) Method of removing polymer residues after tungsten etch back
JP2001210648A (en) Method of manufacturing electronic device
KR100318436B1 (en) A method for forming polycide electrode in semiconductor device
JP2000357734A (en) Manufacture of semiconductor device
KR100293458B1 (en) Metalline of semiconductro device and method for fabricating the same
JPH11312670A (en) Semiconductor device and manufacture thereof
JPH0536839A (en) Manufacture of semiconductor device
JP2001176872A (en) Method for manufacturing semiconductor device
JP2001351974A (en) Manufacturing method of semiconductor device
KR100313529B1 (en) Wiring forming method for semiconductor device
JP3567635B2 (en) Contact formation method
JP2874033B2 (en) Method for manufacturing semiconductor device
JP2003197737A (en) Method for manufacturing semiconductor device
JPH053253A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001031