JPH0757996A - 露光装置、及び、半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体装置を製造するためのステップアンドリ
ピート方式の露光装置において、半導体基板と、露光用
の原版となるマスクやレティクルを位置合わせする方法
に関する。半導体基板上に整列した複数のチップの各々
を、所定の基準位置に対してステップアンドリピート方
式で順次位置合わせする際に、突発的な要因でランダム
誤差が増大しても、高い精度で位置合わせが行なえ、フ
ォトリソ工程のやり直し頻度を低減し、半導体装置製造
の量産効率を向上させる。 【構成】誤差パラメータ（並進量、残存回転、線形伸
縮、直交度）と同時に、ランダム誤差を算出し、その値
に応じて位置合わせ、露光をすることの可否を判定し、
判定が否である場合、適切な処置が行なわれた後に、再
度、誤差パラメータを算出し、位置合わせ、露光を実施
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置を製造する
ためのステップアンドリピート方式の露光装置におい
て、半導体基板と、露光用の原版となるマスクやレティ
クルを位置合わせする方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置は急速に微細化、高密
度化が進み、これを製造する装置、特に露光原版上の回
路パターンを、半導体基板上に形成された回路パターン
に重ね合わせて転写する露光装置にも、更に高精度なも
のが要求されてきている。このため、現在、露光装置
は、露光原版（レティクル）上の回路パターンを、半導
体基板上に１露光単位（例えば、１チップ）を露光した
ら、前記半導体基板を一定距離だけステッピングさせて
は、再び、レティクルの回路パターンを露光することを
繰り返す、ステップアンドリピート方式の装置、特に縮
小投影型の露光装置（ステッパー）が主流になってい
る。図８は、ステップアンドリピート方式と、従来の位
置合わせ方法を説明する図である。この方式では、半導
体基板８２をＸ−Ｙ２次元移動ステージ８１に載置し
て、レティクルの回路パターンの投影像に対して位置決
めするため、その投影像と前記半導体基板８２上の各チ
ップ８３とを精密に重ね合わせることができる。縮小投
影型露光装置の場合、レティクル上に設けられた位置合
わせマークと、前記半導体基板８２上の各々のチップ８
３に付随した位置合わせマーク８４とを、投影レンズを
介して直接観察、または、検出して位置合わせするスル
ーザレンズ方式のアライメント方法と、投影レンズから
一定距離だけ離して設けられた位置合わせ用の顕微鏡を
使って、前記半導体基板８２全体の位置合わせを行なっ
た後、前記基板８２を投影レンズの直下に送り込むオフ
アクシス方式のアライメント方法との２つの方法があ
る。一般に、スルーザレンズ方式は、前記半導体基板８
２の各チップ８３毎に位置合わせすることから、重ね合
わせ精度は高くなるものの、１枚の基板の露光処理時間
が長くなるという問題がある。一方、オフアクシス方式
の場合は、１度前記半導体基板８２全体の位置合わせが
完了したら、前記チップ８３の配列に従って、前記基板
８２をステッピングさせるだけなので、露光処理時間が
短縮される。しかしながら、前記各チップ８３毎の位置
合わせを行なわないため、前記半導体基板８２の伸縮
や、前記基板８２の前記ステージ８１上での回転誤差、
また、前記ステージ８１自体の直交度などの影響で満足
な重ね合わせ精度が得られない。そこで、最近、前記半
導体基板８２上に配列された前記複数のチップ８３の全
てではなく、その内のいくつかについてのみ、レティク
ルのパターン投影位置などの基準位置との位置合わせを
実施し、後は単にステッピングだけで、より精密な位置
合わせを可能とするアライメント方法が提案（特許出願
公開昭６１−４４４２９「位置合わせ方法」）され、現
在、位置合わせ方法の主流となっている。

【０００３】図８に基づいて、その位置合わせ方法を以
下に説明する。Ｘ−Ｙ２次元ステージ８１に載置された
半導体基板８２上に、設計上の配列座標に沿って規則的
に整列した複数のチップ８３を、所定の基準位置（レテ
ィクルのパターン投影位置）に対してステップアンドリ
ピート方式で順次位置合わせする方法において、前記チ
ップ８３の設計上の配列座標値（Ｄｎ）に基づいて前記
半導体基板８２を移動させ、前記複数のチップ８３の内
のいくつか（例えば、斜線部の８チップ）を、前記基準
位置へ合わせた時の各位置を、前記各チップ８３上に設
けられた位置合わせマーク８４を用いて実測し、その設
計上の配列座標値（Ｄｎ）と、ステップアンドリピート
方式で位置合わせすべき実際の配列座標値（Ｆｎ）と
が、所定の誤差パラメータ（前記半導体基板８２の残存
回転θ、及び、線形伸縮Ｒ、前記ステージ８１の直交度
Ｗとを含む変換行列Ａと、前記半導体基板８２の２次元
的な位置の並進量の行列Ｏ）とを含んで一義的な関係
（行列式Ｆｎ＝Ａ・Ｄｎ＋Ｏ）にあるものとした時、前
記複数の実測値と、前記実際の配列座標値（Ｆｎ）との
平均的な偏差が最小になるように、前記誤差パラメータ
（Ａ、Ｏ）と、前記設計上の配列座標値（Ｄｎ）とに基
づいて、最小二乗法により、前記の一義的な関係式から
前記実際の配列座標値（Ｆｎ）を算出し、ステップアン
ドリピート方式の位置合わせ時に、その算出された実際
の配列座標値（Ｆｎ）に応じて前記半導体基板８２を位
置合わせするものである。このように、この方式によっ
て、露光処理時間を短縮したまま、高い精度で位置合わ
せが行なえるようになった。

【０００４】

【発明が解決しようとする課題】しかし、前述の従来技
術では、以下なる問題点を有する。

【０００５】図９（ａ）は、半導体装置製造において複
数回繰り返されるフォトリソ工程のある１つの工程に着
目し、前述の従来技術による位置合わせを実施した際
に、図中の８チップを所定の基準位置（レティクルのパ
ターン投影位置）に合わせた時の位置計測結果を示す図
であり、半導体基板上には複数のチップ９１が配列さ
れ、ベクトル９２は、位置計測結果の向きと量を表わし
ている。図９（ｂ）、（ｃ）、（ｄ）、（ｅ）は、図９
（ａ）の位置計測結果から、前述の従来技術の手法によ
り算出、分離された誤差パラメータを示す図であり、そ
れぞれ順に、並進量、残存回転、線形伸縮、直交度を示
している。そして、最後に、図９（ｆ）は、前記図９
（ａ）の位置計測結果から、前記図９（ｂ）から（ｅ）
に示される誤差パラメータ（並進量、残存回転、線形伸
縮、直交度）を除去した残りの誤差、すなわち、従来の
位置合わせ方法では補正できないランダム誤差を示す図
である。

【０００６】次に、図１０は、複数回繰り返されるフォ
トリソ工程のある１つの工程に着目し、前述の従来技術
による位置合わせを実施した後の、半導体基板上に形成
された回路パターンに対する、レティクルの回路パター
ンの重ね合わせ精度を測定した結果であり、前記図９
（ｆ）に示されるランダム誤差の大小が、前記重ね合わ
せ精度に与える影響を示す図である。図１０が示すよう
に、従来の位置合わせ方法では、ランダム誤差を補正す
ることができないため、ランダム誤差の増加に伴って、
重ね合わせ精度は大きく劣化する。現在、開発、量産化
が進められている１６ＭＤＲＡＭクラスのデバイスに要
求される重ね合わせ精度は０．１５μｍであるから、従
来の位置合わせ方法を、このクラスのデバイス製造に採
用するには、前記ランダム誤差は０．０５μｍ（３σ）
以内に管理される必要がある。実際には、前記ランダム
誤差は、半導体装置製造の各フォトリソ工程においてほ
とんど無視できるほどに小さい量であり、０．０５μｍ
（３σ）以内であるのが普通である。しかし、問題なの
は、突発的に発生するランダム誤差の増大であり、製造
ロット中の数枚が、露光、現像後の外観検査で不合格と
なり、やり直しとなる。こうした突発的なランダム誤差
の増大を発生する原因としては、 （１）製造中、何らかのプロセス異常で半導体基板の変
形量が多くなり、ランダム成分が増大する場合。

【０００７】（２）半導体基板上の複数のチップを、所
定の基準位置に合わせて位置計測する際に、その中のあ
るチップに設けられた位置合わせマークが、製造中、何
らかの要因によって形状異常となり、正確に位置計測が
行なえない場合。

【０００８】（３）製造プロセス中、何らかの異常によ
って、半導体基板上のほぼ全チップの位置合わせマーク
が形状不良となり、初期に設定された位置計測用アルゴ
リズムでは正確に位置計測が行なえない場合。

【０００９】等が考えられるが、いずれの場合において
も、こうした突発的なランダム誤差の増大を、予め予測
することは不可能であり、露光、現像後の外観検査によ
って初めて発見され、フォトリソ工程を再度やり直しせ
ざるをえないのが現状である。こうした問題は、従来の
位置合わせ方法では、前記ランダム誤差の増大に対して
対処できないために生じる問題であり、フォトリソ工程
のやり直し頻度を増やし、半導体装置製造の量産効率を
著しく低下させる要因である。

【００１０】そこで、本発明は、このような問題点を解
決するものであり、その目的とするところは、従来の位
置合わせ方法の長所を失なうことなく、突発的な要因で
ランダム誤差が増大しても、高い精度で位置合わせが行
なえ、フォトリソ工程のやり直し頻度を低減し、半導体
装置製造の量産効率を向上させる露光装置、及び、半導
体装置の製造方法を提供することにある。

【００１１】

【課題を解決するための手段】（１）半導体基板上に、
設計上の配列座標に沿って規則的に整列した複数のチッ
プの各々を、所定の基準位置に対してステップアンドリ
ピート方式で順次位置合わせする際に、前記複数のチッ
プのいくつかを前記基準位置に合わせた時の各位置を実
測し、前記設計上の配列座標値と、前記ステップアンド
リピート方式で位置合わせすべき実際の配列座標値と
が、所定の誤差パラメータを含んで一義的な関係にある
ものとした時、前記複数の実測値と、前記実際の配列座
標値との平均的な偏差が最小になるように前記誤差パラ
メータを決定し、前記決定された誤差パラメータと、前
記設計上の配列座標値とに基づいて前記実際の配列座標
値を算出し、ステップアンドリピート方式の位置合わせ
時に、前記算出された実際の配列座標値に応じて、前記
半導体基板を位置決めする露光装置において、前記誤差
パラメータでは補正できない誤差、すなわち、ランダム
誤差を、前記基準位置に合わせた時の各位置を実測され
た前記複数のチップについて算出し、その値に応じて、
前記半導体基板を位置決めし、露光することの可否を判
定することを特徴とする。

【００１２】（２）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示することを特徴とする。

【００１３】（３）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示し、更に、不良チップが１チップのみであっ
た場合、前記不良チップの位置計測結果のみを削除し、
再度、前記誤差パラメータを算出して、前記半導体基板
を位置合わせすることを特徴とする。

【００１４】（４）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示し、更に、不良チップが１チップのみであっ
た場合、前記不良チップに隣接するある１チップを、前
記基準位置に合わせた時の位置を計測して代用し、再
度、前記誤差パラメータを算出して、前記半導体基板を
位置合わせすることを特徴とする。

【００１５】（５）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示し、更に、位置計測したチップの２チップ以
上が不良チップと判定された場合、位置計測用アルゴリ
ズムを変更し、再度、前記複数チップの位置計測を実施
し、誤差パラメータを算出して位置合わせすることを特
徴とする。

【００１６】（６）第１、２、３、４、５項記載の露光
装置において、前記ランダム誤差の判定値が、任意に設
定可能であることを特徴とする。

【００１７】（７）半導体装置製造のフォトリソ工程に
おいて、第１項から第６項記載の露光装置を用いて、位
置合わせ、露光することを特徴とする。

【００１８】

【実施例】ステップアンドリピート方式の縮小投影型露
光装置（ステッパー）を例に、本発明の第１の実施例を
述べる。

【００１９】図８において、Ｘ−Ｙ２次元ステージ８１
に載置された半導体基板８２上に、設計上の配列座標値
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置（レティクルのパターン投影位置）に対して
ステップアンドリピート方式で順次位置合わせする方法
として、並進量、残存回転、線形伸縮、直交度という４
つの誤差パラメータを算出し、それに基づいて実際の配
列座標を求めて位置合わせするところまでは従来の技術
と全く同様である。具体的には、前記チップ８３の設計
上の配列座標値（Ｄｎ）に基づいて前記半導体基板８２
を移動させ、前記複数のチップ８３の内のいくつか（例
えば、斜線部の８チップ）を、前記基準位置（レティク
ルのパターン投影位置）へ合わせた時の各位置を、前記
各チップ８３上に設けられた位置合わせマーク８４を用
いて実測し、その設計上の配列座標値（Ｄｎ）と、ステ
ップアンドリピート方式で位置合わせすべき実際の配列
座標値（Ｆｎ）とが、所定の誤差パラメータ（前記半導
体基板８２の残存回転θ、及び、線形伸縮Ｒ、前記ステ
ージ８１の直交度Ｗとを含む変換行列Ａと、前記半導体
基板８２の２次元的な位置の並進量の行列Ｏ）とを含ん
で一義的な関係（行列式Ｆｎ＝Ａ・Ｄｎ＋Ｏ）にあるも
のとした時、前記複数の実測値と、前記実際の配列座標
値（Ｆｎ）との平均的な偏差が最小になるように、前記
誤差パラメータ（Ａ、Ｏ）と、前記設計上の配列座標値
（Ｄｎ）とに基づいて、最小二乗法により、前記の一義
的な関係式から前記実際の配列座標値（Ｆｎ）を算出
し、ステップアンドリピート方式の位置合わせ時に、そ
の算出された実際の配列座標値（Ｆｎ）に応じて前記半
導体基板８２を位置合わせするものである。前述のよう
に、ここまでは従来技術と全く同様であるが、本実施例
においては、前記誤差パラメータを算出した後に、この
パラメータでは補正できないランダム誤差を算出し、そ
の値に応じて、位置決めし、露光することの可否を判定
する方式を導入したところに特徴がある。図１は、第１
の実施例の位置合わせフローを示す図である。図１にお
いて、複数のチップについて、基準位置（レティクルの
パターン投影位置）に合わせた時の位置計測を行ない、
前述の手法に基づいて誤差パラメータ（並進量、残存回
転、線形伸縮、直交度）を算出する。次に、図９で説明
したように、図９（ａ）の位置計測結果から、図９
（ｂ）から（ｅ）の各誤差パラメータを除去してランダ
ム誤差成分を算出する。そして、位置計測したチップに
ついて、その標準偏差を求め、それを３倍した値（３
σ）をランダム誤差とする。ここで、前記ランダム誤差
が０．０５μｍ以下であった場合は、そのまま位置合わ
せ、露光を行なう。しかし、前記ランダム誤差が０．０
５μｍを越えた場合は、警報を発してオペレータを呼び
出すフローである。そして、オペレータが、その原因に
適した処置を行ない、その半導体基板は、位置合わせ、
露光される。前記ランダム誤差の判定値として０．０５
μｍとした理由は、前述のように、１６ＭＤＲＡＭクラ
スのデバイス製造には、重ね合わせ精度として０．１５
μｍが要求される。そして、前述の従来技術の位置合わ
せ方法によってその精度を達成するには、図１０より、
ランダム誤差は０．０５μｍ以下である必要があるから
である。このように、本実施例の位置合わせフローにす
ることによって、突発的な誤差パラメータの増大が生じ
ても、位置合わせ、露光前に、その異常をオペレータが
知るこたができ、適切な処置が行なえるため、従来のよ
うにフォトリソ工程をやり直す必要がなくなり、量産効
率が著しく向上した。

【００２０】次に、図２により、本発明の第２の実施例
を説明する。本実施例は、第１の実施例と同様にランダ
ム誤差を算出し、その値によって、位置合わせ、露光を
することの可否を判定し、否の場合は、警報を発してオ
ペレータを呼び出すところまでは同じであるが、図２に
示すように、その際に、前記ランダム誤差を突発的に増
大させ、前記判定結果を否とした原因となる不良チップ
を表示する方式を導入した。図３は、前記不良チップを
抽出するフローを説明する図であるが、図３（ａ）のよ
うに、半導体基板上に複数のチップ３１が配列され、図
中のチップ番号１から８のチップについて、基準位置
（レティクルのパターン投影位置）に対して合わせた時
の位置を計測したとする。そして、その際、チップ番号
５のチップに異常（不良チップ３２）があり、ランダム
誤差が突発的に大きくなったとする。この場合、図３
（ｂ）のフローに従って前記不良チップ３２を抽出する
わけであるが、図のように、まず、チップ番号１の位置
計測結果のみを削除し、残りの７チップでランダム誤差
を算出すると、この計算には不良チップ３２が含まれて
いるため、ランダム誤差は判定値０．０５μｍより大き
くなる。同様にして、チップ番号４までは、ランダム誤
差が、当然ながら判定値よりも大きくなる。しかし、チ
ップ番号５の不良チップ３２の位置計測結果を削除し
て、残りの７チップでランダム誤差を算出した場合は、
この中に不良チップ３２が含まれていないため、算出さ
れたランダム誤差は判定値０．０５μｍ以下となる。こ
のようにしてチップ番号５のチップが不良チップ３２で
あるとして抽出することが可能である。ここで、前述の
不良チップ抽出フローでは、１チップのみが不良チップ
である場合のみ抽出が可能であり、２チップ以上不良チ
ップが存在する場合は、前述のフローでは、どのチップ
の位置計測結果を削除しても、前記ランダム誤差は判定
値より大きくなってしまう。従って、このような場合
は、「２チップ以上が不良チップである。」と表示する
ようにした。実際、２チップ以上が不良チップである場
合、半導体基板上のチップ３１の全体に不良原因がある
場合が多く、２チップ以上の不良チップを各々特定する
ことに、さほど重要な意義はなく、１チップのみの不良
と、２チップ以上の不良との２種類に分けて表示するだ
けで実用上十分である。このように、本実施例のよう
に、不良チップを表示する方式であると、オペレータ
が、それを頼りに、より迅速に適切な処置を施すことが
可能になり、装置の停止時間を最低限に短縮でき、フォ
トリソ工程の量産効率は著しく向上した。

【００２１】次に、図４は、本発明の第３の実施例を説
明する図である。図４に示すように、本実施例では、ラ
ンダム誤差が判定値より大きくなり、また、その不良チ
ップを抽出し、表示した結果、１チップのみが不良であ
った場合、その不良チップの位置計測結果のみを削除
し、残りのチップの位置計測結果を用いて、再度、誤差
パラメータを算出し、位置合わせ、露光をする方式にし
た。この場合、誤差パラメータを算出する際のチップ数
が、８チップから７チップに減ってしまうが、誤差パラ
メータの算出精度は、８チップの時と比較すれば、多少
落ちるが、ほとんど無視できる量である。本実施例によ
ると、警報を発してオペレータを呼ばなくても、装置が
自動的に不良チップを抽出し、その位置計測結果のみを
削除し、残りの位置計測結果を用いて、再度、誤差パラ
メータを算出し、位置合わせ、露光をするシステムであ
るため、オペレータの介在が不要で、更に、装置も停止
せずにすむため、フォトリソ工程の量産効率は一層向上
した。

【００２２】次に、図５は、本発明の第４の実施例を説
明する図である。図５（ａ）は、本実施例に基づく位置
合わせフローを示す図であり、第４の実施例と同様に、
ランダム誤差が判定値より大きくなり、また、その不良
チップを抽出し、表示した結果、１チップのみが不良チ
ップであった場合、本実施例では、前記不良チップに隣
接する１チップを代用チップとして選択し、基準位置
（レティクルのパターン投影位置）に合わせた時の位置
を計測し、すでに位置計測を終えた残りのチップの結果
と合わせて、再度、誤差パラメータを算出して、位置合
わせ、露光を行なう方式である。本実施例をもっと具体
的に説明すると、図５（ｂ）に示すように、半導体基板
上に配列された複数のチップ５１の内、チップ番号１か
ら８のチップについて、基準位置（レティクルのパター
ン投影位置）に合わせた時の位置を計測した際に、チッ
プ番号５のチップのみが不良チップ５２であったとす
る。この場合、前記不良チップ５２に隣接する斜線で示
されるチップの内のどれか１チップを選択し、前記不良
チップ５２の代用として、この代用チップの前記基準位
置に対する位置を計測し、前記不良チップ５２以外の残
りの７チップの位置計測結果と合わせて、再度、誤差パ
ラメータを算出し、前記半導体基板を位置合わせ、露光
するものである。本実施例によれば、第４の実施例と同
様に、オペレータの介在が不要で、また、装置も停止せ
ずにすむため、フォトリソ工程の量産効率が著しく向上
すること以外に、誤差パラメータを算出する際のチップ
数を減らさずにすむため、誤差パラメータの算出精度を
高く維持でき、結果として、高い重ね合わせ精度を得る
ことができた。

【００２３】次に、図６は、本発明の第５の実施例に基
づく位置合わせフローを示す図である。図６のように、
本実施例では、ランダム誤差が判定値より大きくなり、
その不良チップを抽出し、表示した結果、２チップ以上
が不良チップである場合に、位置計測用アルゴリズム
を、予め用意された別のアルゴリズムに変更して、再
度、指定されたチップについて基準位置（レティクルの
パターン投影位置）に合わせた時の位置を計測し、誤差
パラメータを算出し、位置合わせ、露光を行なうという
方式である。前述のように、２チップ以上が不良チップ
である場合、その半導体基板上のチップ全体に不良原因
がある場合が多く、この時、指定されたチップの位置計
測を何回繰り返しても、ランダム誤差は判定値以下にな
ることはない。従って、これを解決するためには、位置
計測用アルゴリズムを、不良原因に合わせて変更してや
る必要がある。図７は、何らかの製造プロセス上の原因
によって、半導体基板上のチップ全体に渡って発生した
位置計測不良を示す図である。図７（ａ）は、ある製造
プロセス上の原因で、チップ上の位置合わせマークの形
状が乱れ、チップ位置を計測する際に、前記マークによ
る位置検出信号７１に、ノイズ成分７２が混じり、正確
に位置計測が行なえない場合を示す図である。通常、マ
ーク信号７１を検出するためのスライスレベルは５０％
に設定されるが、これを７５％にした位置計測用アルゴ
リズムに変更すれば、ノイズ７２を除去した位置計測が
可能になる。また、図７（ｂ）は、図７（ａ）と同様
に、ある製造プロセス上の問題で、チップ上に配置され
た位置合わせマークの形状が不良となり、チップ位置を
計測する際に、前記マークによる位置検出信号７１の強
度が低下し、通常のスライスレベル５０％では正確に位
置計測を行なえない場合を示す図である。この場合は、
スライスレベルを２０％にした位置計測用アルゴリズム
に変更すれば、正確にチップ位置を計測することができ
る。このように、スライスレベルを何水準か振った位置
計測用アルゴリズムを別に複数用意しておけば、２チッ
プ以上の不良チップが発生した際に、適切な位置計測用
アルゴリズムに変更することによって、正確な位置合わ
せを行なうことができる。ここで、不良原因に合った適
切な位置計測用アルゴリズムを選択するには、オペレー
タが自ら行なっても、また、装置自体に選択機能をもた
せてもよい。図７（ａ）、（ｂ）に示した不良原因は、
数多くある中のほんの１例ではあるが、本実施例によれ
ば、２チップ以上が不良チップとなった場合に、前述の
第１から第４の実施例で述べたと同様な効果が得られる
ことは言うまでもない。

【００２４】最後に、図１を用いて、本発明の第６の実
施例を説明する。第６の実施例は、本質的に第１から５
の実施例と変わらないが、ランダム誤差の判定値を０．
０５μｍ固定から、任意の値に設定可能にした。半導体
装置製造は、１６ＭＤＲＡＭクラスのデバイスばかりで
なく、重ね合わせルールが緩いデバイスもある。例え
ば、重ね合わせ精度として０．２０μｍが要求されるデ
バイスにおいて、図１０から、ランダム誤差は０．１４
μｍ以内に管理されればよい。従って、前記判定値を
０．０５μｍに固定しておいたのでは、無駄な装置停止
が増え、逆に量産効率が落ちてしまう。よって、本実施
例のように、デバイスの設計ルールに基づいて前記判定
値を任意の値に設定可能にすることによって、それぞれ
のデバイスに合ったランダム誤差管理が可能となり、無
駄な装置停止を防止することができ、一層量産効率が向
上した。

【００２５】このように、半導体装置製造のフォトリソ
工程に、前述の第１から第６の実施例に基づく露光装置
を採用し、位置合わせ、露光を行なうことによって、従
来の位置合わせ方法の利点を失なうことなく、突発的な
要因でランダム誤差が増大しても、高い精度で位置合わ
せが行なえ、また、フォトリソ工程のやり直し頻度を低
減し、半導体装置製造の量産効率を向上させる効果があ
る。

【００２６】以上、本発明の実施例を、縮小投影型の露
光装置（ステッパー）を例に述べたが、これ以外にも応
用例として、 （１）縮小投影型以外の露光装置、例えば、等倍投影型
のステッパーや、プロキシミティ型のステッパーである
Ｘ線露光装置等に本発明を適用する。

【００２７】（２）露光以外の分野で、半導体基板や、
複数のチップパターンを有するマスク等を検査する装置
（欠陥検査、プローバ等）で、各チップ毎にステップア
ンドリピート方式で、検査視野や、プローブ針等の基準
位置に対して位置合わせする。

【００２８】等の場合においても、本実施例と同様な効
果が期待できる。

【００２９】

【発明の効果】以上述べたように、本発明によれば、 （１）半導体基板上に、設計上の配列座標に沿って規則
的に整列した複数のチップの各々を、所定の基準位置に
対してステップアンドリピート方式で順次位置合わせす
る際に、前記複数のチップのいくつかを前記基準位置に
合わせた時の各位置を実測し、前記設計上の配列座標値
と、前記ステップアンドリピート方式で位置合わせすべ
き実際の配列座標値とが、所定の誤差パラメータを含ん
で一義的な関係にあるものとした時、前記複数の実測値
と、前記実際の配列座標値との平均的な偏差が最小にな
るように前記誤差パラメータを決定し、前記決定された
誤差パラメータと、前記設計上の配列座標値とに基づい
て前記実際の配列座標値を算出し、ステップアンドリピ
ート方式の位置合わせ時に、前記算出された実際の配列
座標値に応じて、前記半導体基板を位置決めする露光装
置において、前記誤差パラメータでは補正できない誤
差、すなわち、ランダム誤差を、前記基準位置に合わせ
た時の各位置を実測された前記複数のチップについて算
出し、その値に応じて、前記半導体基板を位置決めし、
露光することの可否を判定する。

【００３０】（２）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示する。

【００３１】（３）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示し、更に、不良チップが１チップのみであっ
た場合、前記不良チップの位置計測結果のみを削除し、
再度、前記誤差パラメータを算出して、前記半導体基板
を位置合わせする。

【００３２】（４）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示し、更に、不良チップが１チップのみであっ
た場合、前記不良チップに隣接するある１チップを、前
記基準位置に合わせた時の位置を計測して代用し、再
度、前記誤差パラメータを算出して、前記半導体基板を
位置合わせする。

【００３３】（５）半導体基板上に、設計上の配列座標
に沿って規則的に整列した複数のチップの各々を、所定
の基準位置に対してステップアンドリピート方式で順次
位置合わせする際に、前記複数のチップのいくつかを前
記基準位置に合わせた時の各位置を実測し、前記設計上
の配列座標値と、前記ステップアンドリピート方式で位
置合わせすべき実際の配列座標値とが、所定の誤差パラ
メータを含んで一義的な関係にあるものとした時、前記
複数の実測値と、前記実際の配列座標値との平均的な偏
差が最小になるように前記誤差パラメータを決定し、前
記決定された誤差パラメータと、前記設計上の配列座標
値とに基づいて前記実際の配列座標値を算出し、ステッ
プアンドリピート方式の位置合わせ時に、前記算出され
た実際の配列座標値に応じて、前記半導体基板を位置決
めする露光装置において、前記誤差パラメータでは補正
できない誤差、すなわち、ランダム誤差を、前記基準位
置に合わせた時の各位置を実測された前記複数のチップ
について算出し、その値に応じて、前記半導体基板を位
置決めし、露光することの可否を判定し、前記ランダム
誤差による判定が否である場合、その原因となる不良チ
ップを表示し、更に、位置計測したチップの２チップ以
上が不良チップと判定された場合、位置計測用アルゴリ
ズムを変更し、再度、前記複数チップの位置計測を実施
し、誤差パラメータを算出して位置合わせする。

【００３４】（６）第１、２、３、４、５項記載の露光
装置において、前記ランダム誤差の判定値が、任意に設
定可能である。

【００３５】（７）半導体装置製造のフォトリソ工程に
おいて、第１項から第６項記載の露光装置を用いて、位
置合わせ、露光する。

【００３６】ことにより、従来の位置合わせ方法の長所
を失なうことなく、突発的な要因でランダム誤差（前記
従来の位置合わせ方法では補正できない量）が増大して
も、高い精度で位置合わせが行なえ、フォトリソ工程の
やり直し頻度が低減し、半導体装置製造の量産効率を著
しく向上させるという優れた効果を有するものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例における位置合わせフロ
ーを説明する図である。

【図２】本発明の第２の実施例における位置合わせフロ
ーを説明する図である。

【図３】（ａ）は、半導体基板上のチップ番号１から８
のチップについて、基準位置に対する位置計測をした
時、チップ番号５のチップが不良チップであることを示
す図である。（ｂ）は、本発明の第２の実施例におい
て、不良チップを抽出し、表示するためのフローを説明
する図である。

【図４】本発明の第３の実施例における位置合わせフロ
ーを説明する図である。

【図５】（ａ）は、本発明の第４の実施例における位置
合わせフローを説明する図である。（ｂ）は、半導体基
板上のチップ番号１から８のチップについて、基準位置
に対する位置計測をした時、チップ番号５のチップが不
良チップであるこを示す図である。

【図６】本発明の第５の実施例における位置合わせフロ
ーを説明する図である。

【図７】（ａ）は、ある製造プロセス上の原因で、位置
合わせマークの形状が乱れ、前記マークによる位置検出
信号にノイズが混じり、正確に位置計測が行なえない場
合を説明する図である。（ｂ）は、ある製造プロセス上
の原因で、位置合わせマークが形状不良となり、前記マ
ークによる位置検出信号の強度が低下し、正確に位置計
測が行なえない場合を説明する図である。

【図８】ステップアンドリピート方式と、従来の位置合
わせ方法を説明する図である。

【図９】（ａ）は、従来技術に基づいて、半導体基板上
の８チップについて、基準位置（レティクルのパターン
投影位置）へ合わせた時の位置計測結果を示す図であ
る。（ｂ）は、（ａ）の位置計測結果から、従来技術の
手法により算出、分離された誤差パラメータ（並進量）
を示す図である。（ｃ）は、（ａ）の位置計測結果か
ら、従来技術の手法により算出、分離された誤差パラメ
ータ（残存回転）を示す図である。（ｄ）は、（ａ）の
位置計測結果から、従来技術の手法により算出、分離さ
れた誤差パラメータ（線形伸縮）を示す図である。
（ｅ）は、（ａ）の位置計測結果から、従来技術の手法
により算出、分離された誤差パラメータ（直交度）を示
す図である。（ｆ）は、（ａ）の位置計測結果から、
（ｂ）から（ｅ）に示される誤差パラメータ（並進量、
残存回転、線形伸縮、直交度）を除去した残りの誤差、
すなわち、ランダム誤差を示す図である。

【図１０】複数回繰り返されるフォトリソ工程のある１
つの工程に着目し、従来技術による位置合わせを実施し
た後の、半導体基板上に形成された回路パターンに対す
る、レティクルの回路パターンの重ね合わせ精度を測定
した結果であり、ランダム誤差の大小が、前記重ね合わ
せ精度に与える影響を示す図である。

【符号の説明】

３１．．．チップ ３２．．．不良チップ ５１．．．チップ ５２．．．不良チップ ７１．．．マーク位置検出信号 ７２．．．ノイズ ８１．．．Ｘ−Ｙ２次元移動ステージ ８２．．．半導体基板 ８３．．．チップ ８４．．．位置合わせマーク ９１．．．チップ ９２・・・ベクトル（位置計測結果）

Claims (7)

【特許請求の範囲】
1. 【請求項１】半導体基板上に、設計上の配列座標に沿っ
   て規則的に整列した複数のチップの各々を、所定の基準
   位置に対してステップアンドリピート方式で順次位置合
   わせする際に、前記複数のチップのいくつかを前記基準
   位置に合わせた時の各位置を実測し、前記設計上の配列
   座標値と、前記ステップアンドリピート方式で位置合わ
   せすべき実際の配列座標値とが、所定の誤差パラメータ
   を含んで一義的な関係にあるものとした時、前記複数の
   実測値と、前記実際の配列座標値との平均的な偏差が最
   小になるように前記誤差パラメータを決定し、前記決定
   された誤差パラメータと、前記設計上の配列座標値とに
   基づいて前記実際の配列座標値を算出し、ステップアン
   ドリピート方式の位置合わせ時に、前記算出された実際
   の配列座標値に応じて、前記半導体基板を位置決めする
   露光装置において、前記誤差パラメータでは補正できな
   い誤差、すなわち、ランダム誤差を、前記基準位置に合
   わせた時の各位置を実測された前記複数のチップについ
   て算出し、その値に応じて、前記半導体基板を位置決め
   し、露光することの可否を判定することを特徴とする露
   光装置。
2. 【請求項２】半導体基板上に、設計上の配列座標に沿っ
   て規則的に整列した複数のチップの各々を、所定の基準
   位置に対してステップアンドリピート方式で順次位置合
   わせする際に、前記複数のチップのいくつかを前記基準
   位置に合わせた時の各位置を実測し、前記設計上の配列
   座標値と、前記ステップアンドリピート方式で位置合わ
   せすべき実際の配列座標値とが、所定の誤差パラメータ
   を含んで一義的な関係にあるものとした時、前記複数の
   実測値と、前記実際の配列座標値との平均的な偏差が最
   小になるように前記誤差パラメータを決定し、前記決定
   された誤差パラメータと、前記設計上の配列座標値とに
   基づいて前記実際の配列座標値を算出し、ステップアン
   ドリピート方式の位置合わせ時に、前記算出された実際
   の配列座標値に応じて、前記半導体基板を位置決めする
   露光装置において、前記誤差パラメータでは補正できな
   い誤差、すなわち、ランダム誤差を、前記基準位置に合
   わせた時の各位置を実測された前記複数のチップについ
   て算出し、その値に応じて、前記半導体基板を位置決め
   し、露光することの可否を判定し、前記ランダム誤差に
   よる判定が否である場合、その原因となる不良チップを
   表示することを特徴とする露光装置。
3. 【請求項３】半導体基板上に、設計上の配列座標に沿っ
   て規則的に整列した複数のチップの各々を、所定の基準
   位置に対してステップアンドリピート方式で順次位置合
   わせする際に、前記複数のチップのいくつかを前記基準
   位置に合わせた時の各位置を実測し、前記設計上の配列
   座標値と、前記ステップアンドリピート方式で位置合わ
   せすべき実際の配列座標値とが、所定の誤差パラメータ
   を含んで一義的な関係にあるものとした時、前記複数の
   実測値と、前記実際の配列座標値との平均的な偏差が最
   小になるように前記誤差パラメータを決定し、前記決定
   された誤差パラメータと、前記設計上の配列座標値とに
   基づいて前記実際の配列座標値を算出し、ステップアン
   ドリピート方式の位置合わせ時に、前記算出された実際
   の配列座標値に応じて、前記半導体基板を位置決めする
   露光装置において、前記誤差パラメータでは補正できな
   い誤差、すなわち、ランダム誤差を、前記基準位置に合
   わせた時の各位置を実測された前記複数のチップについ
   て算出し、その値に応じて、前記半導体基板を位置決め
   し、露光することの可否を判定し、前記ランダム誤差に
   よる判定が否である場合、その原因となる不良チップを
   表示し、更に、不良チップが１チップのみであった場
   合、前記不良チップの位置計測結果のみを削除し、再
   度、前記誤差パラメータを算出して、前記半導体基板を
   位置合わせすることを特徴とする露光装置。
4. 【請求項４】半導体基板上に、設計上の配列座標に沿っ
   て規則的に整列した複数のチップの各々を、所定の基準
   位置に対してステップアンドリピート方式で順次位置合
   わせする際に、前記複数のチップのいくつかを前記基準
   位置に合わせた時の各位置を実測し、前記設計上の配列
   座標値と、前記ステップアンドリピート方式で位置合わ
   せすべき実際の配列座標値とが、所定の誤差パラメータ
   を含んで一義的な関係にあるものとした時、前記複数の
   実測値と、前記実際の配列座標値との平均的な偏差が最
   小になるように前記誤差パラメータを決定し、前記決定
   された誤差パラメータと、前記設計上の配列座標値とに
   基づいて前記実際の配列座標値を算出し、ステップアン
   ドリピート方式の位置合わせ時に、前記算出された実際
   の配列座標値に応じて、前記半導体基板を位置決めする
   露光装置において、前記誤差パラメータでは補正できな
   い誤差、すなわち、ランダム誤差を、前記基準位置に合
   わせた時の各位置を実測された前記複数のチップについ
   て算出し、その値に応じて、前記半導体基板を位置決め
   し、露光することの可否を判定し、前記ランダム誤差に
   よる判定が否である場合、その原因となる不良チップを
   表示し、更に、不良チップが１チップのみであった場
   合、前記不良チップに隣接するある１チップを、前記基
   準位置に合わせた時の位置を計測して代用し、再度、前
   記誤差パラメータを算出して、前記半導体基板を位置合
   わせすることを特徴とする露光装置。
5. 【請求項５】半導体基板上に、設計上の配列座標に沿っ
   て規則的に整列した複数のチップの各々を、所定の基準
   位置に対してステップアンドリピート方式で順次位置合
   わせする際に、前記複数のチップのいくつかを前記基準
   位置に合わせた時の各位置を実測し、前記設計上の配列
   座標値と、前記ステップアンドリピート方式で位置合わ
   せすべき実際の配列座標値とが、所定の誤差パラメータ
   を含んで一義的な関係にあるものとした時、前記複数の
   実測値と、前記実際の配列座標値との平均的な偏差が最
   小になるように前記誤差パラメータを決定し、前記決定
   された誤差パラメータと、前記設計上の配列座標値とに
   基づいて前記実際の配列座標値を算出し、ステップアン
   ドリピート方式の位置合わせ時に、前記算出された実際
   の配列座標値に応じて、前記半導体基板を位置決めする
   露光装置において、前記誤差パラメータでは補正できな
   い誤差、すなわち、ランダム誤差を、前記基準位置に合
   わせた時の各位置を実測された前記複数のチップについ
   て算出し、その値に応じて、前記半導体基板を位置決め
   し、露光することの可否を判定し、前記ランダム誤差に
   よる判定が否である場合、その原因となる不良チップを
   表示し、更に、位置計測したチップの２チップ以上が不
   良チップと判定された場合、位置計測用アルゴリズムを
   変更し、再度、前記複数チップの位置計測を実施し、誤
   差パラメータを算出して位置合わせすることを特徴とす
   る露光装置。
6. 【請求項６】前記ランダム誤差の判定値が、任意に設定
   可能であることを特徴とする請求項１、２、３、４、５
   記載の露光装置。
7. 【請求項７】半導体装置製造のフォトリソ工程におい
   て、請求項１から請求項６記載の露光装置を用いて、位
   置合わせ、露光することを特徴とする半導体装置の製造
   方法。