JPH0756610B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0756610B2 JPH0756610B2 JP59163088A JP16308884A JPH0756610B2 JP H0756610 B2 JPH0756610 B2 JP H0756610B2 JP 59163088 A JP59163088 A JP 59163088A JP 16308884 A JP16308884 A JP 16308884A JP H0756610 B2 JPH0756610 B2 JP H0756610B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant current
- voltage
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 本発明は定電流回路、特におのおの独立に電流値を制御
される定電流源を有しており複数個直列に接続して負荷
に定電流を供給するための定電流回路に関する。
される定電流源を有しており複数個直列に接続して負荷
に定電流を供給するための定電流回路に関する。
第１図（ａ）および（ｂ）はそれぞれ、従来の定電流回
路の構成例およびその使用例を示すブロック図である。
定電流回路１は、定電流源３が送出する電流I1を電流検
出回路４および制御回路６により予め定めた値になるよ
う制御して、負荷７へ電流ILを供給する。電流検出回路
４としては可飽和リアクトルを有する磁気増幅器（図示
は省略する）などが使用され、定電流源３が送出する電
流I1は可飽和リアクトル内の電流検出用の直流巻線WDを
通ったあと、負荷分担用の抵抗RPへ流れる電流I2と、負
荷７へ向って流れる電流ILとに分流する。電流検出回路
４は、直流巻線WDのアンペアターンＮ・I1（但し、Ｎは
直流巻線WDの巻回数を示す）に比例する電圧Vdの検出信
号を発生して、これを制御回路６へ送る。
路の構成例およびその使用例を示すブロック図である。
定電流回路１は、定電流源３が送出する電流I1を電流検
出回路４および制御回路６により予め定めた値になるよ
う制御して、負荷７へ電流ILを供給する。電流検出回路
４としては可飽和リアクトルを有する磁気増幅器（図示
は省略する）などが使用され、定電流源３が送出する電
流I1は可飽和リアクトル内の電流検出用の直流巻線WDを
通ったあと、負荷分担用の抵抗RPへ流れる電流I2と、負
荷７へ向って流れる電流ILとに分流する。電流検出回路
４は、直流巻線WDのアンペアターンＮ・I1（但し、Ｎは
直流巻線WDの巻回数を示す）に比例する電圧Vdの検出信
号を発生して、これを制御回路６へ送る。
従って検出信号の電圧Vdは、 Vd＝ｇ・Ｎ・I1 ……（１） と表わされ、比例定数ｇは直流励磁アンペアターン・出
力電圧変換比である。制御回路６は比較増幅器61を具備
しており、その一対の入力端のうちの一方には電流検出
回路４から送られてくる検出信号の電圧Vdが印加され他
方には定電流制御の基準となる基準電圧V0が印加されて
いる。この基準電圧V0は、予め定めた電流I1の値I10に
対し、 V0＝ｇ・Ｎ・I10 ……（２） の関係を満たすように設定してある。制御回路６は、電
圧Vdと基準電圧V0との差に比例する電圧の制御信号を定
電流源３へ送り、制御信号の電圧がゼロになるよう、す
なわち電流I1の値がI10に等しくなるよう定電流源３の
送出電流I1を制御する。
力電圧変換比である。制御回路６は比較増幅器61を具備
しており、その一対の入力端のうちの一方には電流検出
回路４から送られてくる検出信号の電圧Vdが印加され他
方には定電流制御の基準となる基準電圧V0が印加されて
いる。この基準電圧V0は、予め定めた電流I1の値I10に
対し、 V0＝ｇ・Ｎ・I10 ……（２） の関係を満たすように設定してある。制御回路６は、電
圧Vdと基準電圧V0との差に比例する電圧の制御信号を定
電流源３へ送り、制御信号の電圧がゼロになるよう、す
なわち電流I1の値がI10に等しくなるよう定電流源３の
送出電流I1を制御する。
このような構成をもつ定電流回路１を用いて給電を行う
場合、第１図（ｂ）に示すごとく複数個直列に接続して
（同図には２個直列接続した場合を例示する。なお、ダ
イオードDAおよびDBはそれぞれ定電流回路1Aおよび1Bの
運転停止時のバイパス用である。）、同時運転させる冗
長構成をとり、信頼度向上および負荷分担を図る。定電
流回路1Aおよび1Bはいずれも同図（ａ）と同一の構成を
有し、それぞれ負荷７の電圧VLのうち電圧VAおよびVBず
つを分担して、負荷７に対し電流ILを供給する。
場合、第１図（ｂ）に示すごとく複数個直列に接続して
（同図には２個直列接続した場合を例示する。なお、ダ
イオードDAおよびDBはそれぞれ定電流回路1Aおよび1Bの
運転停止時のバイパス用である。）、同時運転させる冗
長構成をとり、信頼度向上および負荷分担を図る。定電
流回路1Aおよび1Bはいずれも同図（ａ）と同一の構成を
有し、それぞれ負荷７の電圧VLのうち電圧VAおよびVBず
つを分担して、負荷７に対し電流ILを供給する。
第２図は、第１図（ｂ）の接続時における動作特性を示
す特性図である。横軸は定電流回路1Aが分担する電圧VA
を示し、縦軸は負荷７に供給される電流ILを示す。負荷
７は、電流ILが動作に要する最低電流Im（図示せず）以
上であれば、電圧VLが動作電圧VL0を保持するようにし
た定電圧保持手段を備えている。第１図（ａ）を参照す
れば明らかなように、 IL＝I1−I2＝I1−V/Rp ……（３） が成立ち、更に定電流制御によりI1＝I10となる。この
関係を定電流回路1Aに適用すれば、 IL＝IA0−VA/RP ……（４） が成立つ。これを図示したのが特性A0であり、定電流回
路1Aの定電流源３の送出電流が規定値IA0に等しい場合
の出力電圧VA対出力電流IL特性を示す。定電流回路1Aお
よび1Bが同時運転しているときには、VB＝VL0−VAが成
立ち、この関係式と式（３）とを定電流回路1Bに適用す
れば、 IL＝IB0＋（VA−VL0）/RP ……（５） が成立つ。これを図示したのが特性B0であり、定電流回
路1Bの定電流源３の送出電流が規定値IB0に等しい場合
の特性を示す。定電流回路1Aおよび1Bの同時運転時にお
ける動作点は、両者の定電流源３の送出電流がそれぞれ
の規定値IA0およびIB0の場合には特性A0およびB0の交点
で支えられ、IA0＝IB0であれば、電圧VAおよびVBはいず
れも電圧VL0の丁度半分になり、定電流回路1Aおよび1B
の負荷分担は均等になる。なおこの動作点での電流IL0
は、最抵電流Im以上に設定してある。
す特性図である。横軸は定電流回路1Aが分担する電圧VA
を示し、縦軸は負荷７に供給される電流ILを示す。負荷
７は、電流ILが動作に要する最低電流Im（図示せず）以
上であれば、電圧VLが動作電圧VL0を保持するようにし
た定電圧保持手段を備えている。第１図（ａ）を参照す
れば明らかなように、 IL＝I1−I2＝I1−V/Rp ……（３） が成立ち、更に定電流制御によりI1＝I10となる。この
関係を定電流回路1Aに適用すれば、 IL＝IA0−VA/RP ……（４） が成立つ。これを図示したのが特性A0であり、定電流回
路1Aの定電流源３の送出電流が規定値IA0に等しい場合
の出力電圧VA対出力電流IL特性を示す。定電流回路1Aお
よび1Bが同時運転しているときには、VB＝VL0−VAが成
立ち、この関係式と式（３）とを定電流回路1Bに適用す
れば、 IL＝IB0＋（VA−VL0）/RP ……（５） が成立つ。これを図示したのが特性B0であり、定電流回
路1Bの定電流源３の送出電流が規定値IB0に等しい場合
の特性を示す。定電流回路1Aおよび1Bの同時運転時にお
ける動作点は、両者の定電流源３の送出電流がそれぞれ
の規定値IA0およびIB0の場合には特性A0およびB0の交点
で支えられ、IA0＝IB0であれば、電圧VAおよびVBはいず
れも電圧VL0の丁度半分になり、定電流回路1Aおよび1B
の負荷分担は均等になる。なおこの動作点での電流IL0
は、最抵電流Im以上に設定してある。
定電流回路1Aおよび1Bの同時運転時に、両者の定電流源
３の送出電流がそれぞれ定電流制御精度範囲の上限（I
AO＋ΔＩ）および下限（IB0−ΔＩ）まで変動すると、
両者の特性はそれぞれ特性A1およびB1になる。これに伴
って動作点が特性A1およびB1の交点に移動して、負荷分
担の電圧の変動ΔＶを生じ、負荷分担が不均等になる。
この電圧変動ΔＶは、定電流制御精度ｂ＝ΔI/I10を用
いて、 ΔＶ＝RP・ΔＩ＝RP・ｂ・I10 ……（６） と表わされる。通常、制御精度ｂは、使用部品の精度や
安定度の面からの制約により、或る限度以下に小さくす
ることが不可能である。従って、電流I10を大きく設定
する必要がある場合に、電圧変動ΔＶを所期の範囲内に
抑えるためには、抵抗RPの値を小さくせねばならない。
例えば、同軸ケーブルを用いたアナログ伝送方式では中
継器への給電電流は50ないし100mA程度であるのに対
し、光ファイバを用いたディジタル伝送方式では中継器
への給電電流はそれより一桁高い１ないし2Aになる。後
者においても前者と同程度の電圧変動ΔＶに抑えるに
は、負荷分担用の抵抗RPを一桁低くしなければならな
い。しかし、第１図（ａ）を参照すれば明らかなごと
く、抵抗RPで消費される電力Ｗは、 Ｗ＝V2/RP ……（７） と表わされるから、抵抗RPを一桁低い値にするとその消
費電力Ｗは一桁大きくなる。この結果、抵抗RPの外形寸
法が大形化すると共に、抵抗RPでの発熱量の増大に対処
するため放熱冷却手段も大規模化して、定電流回路1Aお
よび1Bを大形化せざるを得ない。更に、上述のように抵
抗RPの値を低くすると、定電流回路1Aおよび1Bのうちの
一方が運転停止する障害を生ずると、これに伴って生ず
る電流ILの変動量が増大する。例えば定電流回路1Bが運
転停止すると、第１図（ｂ）のダイオードDBが導通状態
になり、定電流1Aだけで電圧VL0を分担するようにな
る。このとき、第２図に示すごとく、電流ILの値はLAL
まで下るが、電流ILの変動IL0−IAL＝VL0/2RPは、抵抗R
Pの値を低くすると増大する。
３の送出電流がそれぞれ定電流制御精度範囲の上限（I
AO＋ΔＩ）および下限（IB0−ΔＩ）まで変動すると、
両者の特性はそれぞれ特性A1およびB1になる。これに伴
って動作点が特性A1およびB1の交点に移動して、負荷分
担の電圧の変動ΔＶを生じ、負荷分担が不均等になる。
この電圧変動ΔＶは、定電流制御精度ｂ＝ΔI/I10を用
いて、 ΔＶ＝RP・ΔＩ＝RP・ｂ・I10 ……（６） と表わされる。通常、制御精度ｂは、使用部品の精度や
安定度の面からの制約により、或る限度以下に小さくす
ることが不可能である。従って、電流I10を大きく設定
する必要がある場合に、電圧変動ΔＶを所期の範囲内に
抑えるためには、抵抗RPの値を小さくせねばならない。
例えば、同軸ケーブルを用いたアナログ伝送方式では中
継器への給電電流は50ないし100mA程度であるのに対
し、光ファイバを用いたディジタル伝送方式では中継器
への給電電流はそれより一桁高い１ないし2Aになる。後
者においても前者と同程度の電圧変動ΔＶに抑えるに
は、負荷分担用の抵抗RPを一桁低くしなければならな
い。しかし、第１図（ａ）を参照すれば明らかなごと
く、抵抗RPで消費される電力Ｗは、 Ｗ＝V2/RP ……（７） と表わされるから、抵抗RPを一桁低い値にするとその消
費電力Ｗは一桁大きくなる。この結果、抵抗RPの外形寸
法が大形化すると共に、抵抗RPでの発熱量の増大に対処
するため放熱冷却手段も大規模化して、定電流回路1Aお
よび1Bを大形化せざるを得ない。更に、上述のように抵
抗RPの値を低くすると、定電流回路1Aおよび1Bのうちの
一方が運転停止する障害を生ずると、これに伴って生ず
る電流ILの変動量が増大する。例えば定電流回路1Bが運
転停止すると、第１図（ｂ）のダイオードDBが導通状態
になり、定電流1Aだけで電圧VL0を分担するようにな
る。このとき、第２図に示すごとく、電流ILの値はLAL
まで下るが、電流ILの変動IL0−IAL＝VL0/2RPは、抵抗R
Pの値を低くすると増大する。
このように従来の定電流回路は、特に負荷電流が大きく
なると、負荷分担用抵抗での電力損失が大きく回路が大
形化すると共に、冗長構成の一部分に障害を生じたとき
の負荷電流変動が大きいという欠点を有する。
なると、負荷分担用抵抗での電力損失が大きく回路が大
形化すると共に、冗長構成の一部分に障害を生じたとき
の負荷電流変動が大きいという欠点を有する。
本発明の目的は、上記の欠点を除去し従来よりも負荷分
担用抵抗での電力損失を少くして小形化でき且つ冗長構
成の一部分に障害を生じたときの負荷電流変動が小さい
定電流回路を提供することにある。
担用抵抗での電力損失を少くして小形化でき且つ冗長構
成の一部分に障害を生じたときの負荷電流変動が小さい
定電流回路を提供することにある。
本発明の回路は、回路内の所定箇所の電流を検出する電
流検出回路と、該電流検出回路の検出値を示す信号に応
答して該検出値が所定値に収束するよう送出電流を制御
された定電流源と、負荷分担用の抵抗とを有する定電流
回路において、 前記電流検出回路は少くとも電流検出用の第１および第
２の巻線を有し、前記定電流源の前記送出電流が前記第
１の巻線を通ったあと前記抵抗に流れる第１の流路と外
部の負荷に流れる第２の流路とに分流するような接続を
有し、前記第１の流路には前記第２の巻線および前記抵
抗に直列接続されており該第１の流路の電流を所定値以
下に制限する電流制限回路を備えた回路である。
流検出回路と、該電流検出回路の検出値を示す信号に応
答して該検出値が所定値に収束するよう送出電流を制御
された定電流源と、負荷分担用の抵抗とを有する定電流
回路において、 前記電流検出回路は少くとも電流検出用の第１および第
２の巻線を有し、前記定電流源の前記送出電流が前記第
１の巻線を通ったあと前記抵抗に流れる第１の流路と外
部の負荷に流れる第２の流路とに分流するような接続を
有し、前記第１の流路には前記第２の巻線および前記抵
抗に直列接続されており該第１の流路の電流を所定値以
下に制限する電流制限回路を備えた回路である。
次に図面を参照して本発明を詳細に説明する。
第３図は本発明の第１実施例を示すブロック図である。
同図の定電流回路２において、電流検出回路５は、定電
流源３の送出電流I1を通すための第１の直流巻線WD1の
ほかに、抵抗RPへ分流する電流I2を通すための第２の直
流巻線WD2を具備しており、更に負荷分担用の抵抗RPに
電流制限回路８を直列接続して設けてある。電流I1は、
電流検出回路５の第１の直流巻線WD1を通ったあと、負
荷に向って流れる電流ILと、第２の直流巻線WD2および
電流制限回路８を通り抵抗RPに流れる電流I2とに分流す
る。
同図の定電流回路２において、電流検出回路５は、定電
流源３の送出電流I1を通すための第１の直流巻線WD1の
ほかに、抵抗RPへ分流する電流I2を通すための第２の直
流巻線WD2を具備しており、更に負荷分担用の抵抗RPに
電流制限回路８を直列接続して設けてある。電流I1は、
電流検出回路５の第１の直流巻線WD1を通ったあと、負
荷に向って流れる電流ILと、第２の直流巻線WD2および
電流制限回路８を通り抵抗RPに流れる電流I2とに分流す
る。
電流検出回路５が送出する検出信号の電圧Vdは、第１お
よび第２の直流巻線WD1およびWD2のアンペアターンの和
（N1・I1＋N2・I2）に比例し、 Vd＝ｇ・（N1・I1＋N2・I2） ……（８） と表わされる。（但し、N1およびN2はそれぞれ第１おび
第２の直流巻線WD1およびWD2の巻回数を示し、ｇは電流
検出回路５の直流励磁アンペアターン・出力電圧変換比
を示す。）制御回路６は、この検出信号の電圧Vdと、予
め定めた電流I1の値I10に対し、 V0＝ｇ・N1・I10 ……（９） で表わされる基準電圧V0との差に比例する電圧の制御信
号を定電流源３へ送り、制御信号の電圧がゼロになるよ
う定電流源３の送出電流I1を制御する。この制御の結
果、 I1＝I10−（N2/N1）・I2 ……（10） が成立する。電流I1は、第１の直流巻線WD1を通ったあ
と電流I2およびILに分流するから、電流ILは、 と表わされる。
よび第２の直流巻線WD1およびWD2のアンペアターンの和
（N1・I1＋N2・I2）に比例し、 Vd＝ｇ・（N1・I1＋N2・I2） ……（８） と表わされる。（但し、N1およびN2はそれぞれ第１おび
第２の直流巻線WD1およびWD2の巻回数を示し、ｇは電流
検出回路５の直流励磁アンペアターン・出力電圧変換比
を示す。）制御回路６は、この検出信号の電圧Vdと、予
め定めた電流I1の値I10に対し、 V0＝ｇ・N1・I10 ……（９） で表わされる基準電圧V0との差に比例する電圧の制御信
号を定電流源３へ送り、制御信号の電圧がゼロになるよ
う定電流源３の送出電流I1を制御する。この制御の結
果、 I1＝I10−（N2/N1）・I2 ……（10） が成立する。電流I1は、第１の直流巻線WD1を通ったあ
と電流I2およびILに分流するから、電流ILは、 と表わされる。
第４図は、電流制限回路８の動作を示す特性図である。
横軸は、電流制限回路８の端子間の電圧ｖを示し、縦軸
は電流制限回路８を流れる電流ｉを示す。電圧ｖの値が
vP以下であれば、電流ｉと電圧ｖとが比例する動作特性
であり、電圧ｖの値がvPを超えると、電流ｉは電圧ｖの
値によらず一定値iPとなるよう電流制限する動作特性に
なる。
横軸は、電流制限回路８の端子間の電圧ｖを示し、縦軸
は電流制限回路８を流れる電流ｉを示す。電圧ｖの値が
vP以下であれば、電流ｉと電圧ｖとが比例する動作特性
であり、電圧ｖの値がvPを超えると、電流ｉは電圧ｖの
値によらず一定値iPとなるよう電流制限する動作特性に
なる。
第５図は、本実施例の動作を示す特性図であり、定電流
回路２を第１図（ｂ）のごとく２個直列接続した場合の
動作特性を示す。電流制限回路８は第４図に示す動作特
性を有するから、式（11）を定電流回路2Aに適用し、且
つ第２の直流巻線WD2の巻線抵抗は非常に小さいのでそ
の電圧降下を無視すると、I2＜iPが成立つ範囲では、 が成立ち、またI2＝ipが成立つときには、 が成立つ。但し、γはｖ＜vPなる電圧ｖにおける電流制
限回路８の端子間の抵抗値を示しγ＝vP/iPと表わされ
る。また、VCは電流制限回路８の端子間電圧ｖがvPに等
しくなるときの電圧VAの値を示し（VC＝（RP＋γ）・iP
と表わされる。特性A0は、式（12）および（13）の関係
を図示したものであり、電圧VC負荷７の動作電圧LL0と
その半分の電圧VL0/2との間になるよう設定してある。
同様に、特性B0は式（11）を定電圧回路2Bに適用して図
示したものである。
回路２を第１図（ｂ）のごとく２個直列接続した場合の
動作特性を示す。電流制限回路８は第４図に示す動作特
性を有するから、式（11）を定電流回路2Aに適用し、且
つ第２の直流巻線WD2の巻線抵抗は非常に小さいのでそ
の電圧降下を無視すると、I2＜iPが成立つ範囲では、 が成立ち、またI2＝ipが成立つときには、 が成立つ。但し、γはｖ＜vPなる電圧ｖにおける電流制
限回路８の端子間の抵抗値を示しγ＝vP/iPと表わされ
る。また、VCは電流制限回路８の端子間電圧ｖがvPに等
しくなるときの電圧VAの値を示し（VC＝（RP＋γ）・iP
と表わされる。特性A0は、式（12）および（13）の関係
を図示したものであり、電圧VC負荷７の動作電圧LL0と
その半分の電圧VL0/2との間になるよう設定してある。
同様に、特性B0は式（11）を定電圧回路2Bに適用して図
示したものである。
定電流回路2Aおよび2Bの同時運転時における動作点は特
性A0およびB0の交点であり、両者が同一特性をもつとき
には、電圧VAおよびVBはいずれもVL0/2で均等な負荷分
担となり、電流ILはIL0になる。このとき、両者の定電
流源３がそれぞれ定電流制御範囲の上限および下限まで
変動すると（第５図ではこの特性変動の図示は省略す
る）、これに伴う負荷分担電圧の変動ΔＶは、 と表わされる。この式（14）と、従来の回路での式
（６）とを対照し、且つ式（７）を参照すれば明らかな
ごとく、電圧変動ΔＶを同じにした場合、本実施例の抵
抗RPおよびγでの電力損失は、従来の回路の抵抗RPでの
電力損失のN1/（N1＋N2）倍に低減される。更に、定電
流回路2Bが運転停止し、定電流回路2Aだけで負荷分担す
るとき、電流ILの値はIALまで下るが、従来のような破
線a0で示す一直線の特性で電流ILがIaLまで下るのと比
べて、負荷電流ILの変動IL0−IALは だけ低減される。
性A0およびB0の交点であり、両者が同一特性をもつとき
には、電圧VAおよびVBはいずれもVL0/2で均等な負荷分
担となり、電流ILはIL0になる。このとき、両者の定電
流源３がそれぞれ定電流制御範囲の上限および下限まで
変動すると（第５図ではこの特性変動の図示は省略す
る）、これに伴う負荷分担電圧の変動ΔＶは、 と表わされる。この式（14）と、従来の回路での式
（６）とを対照し、且つ式（７）を参照すれば明らかな
ごとく、電圧変動ΔＶを同じにした場合、本実施例の抵
抗RPおよびγでの電力損失は、従来の回路の抵抗RPでの
電力損失のN1/（N1＋N2）倍に低減される。更に、定電
流回路2Bが運転停止し、定電流回路2Aだけで負荷分担す
るとき、電流ILの値はIALまで下るが、従来のような破
線a0で示す一直線の特性で電流ILがIaLまで下るのと比
べて、負荷電流ILの変動IL0−IALは だけ低減される。
第６図（ａ）および（ｂ）はおのおの電流制限回路８の
構成例を示す回路図である。同図（ａ）は、定電流ダイ
オードCDを使用する例を示す。定電流ダイオードCDは、
半導体の電界効果を利用したダイオードであり、端子間
電圧がピンチオフ電圧以下であれば端子間抵抗はほぼ一
定値で、また端子間電圧がピンチオフ電圧以上になると
実質的に定電流特性を示す。すなわち、定電流ダイオー
ドCDは実質的に第４図に示すような動作特性を有し、そ
のピンチオフ電圧が電圧vPに相当する。同図（ｂ）の回
路は、トランジスタTRのエミッタに一端を接続した抵抗
R1の他端とベースとの間にネェナーダイオードZDを接続
し、またベースおよびコレクタ間に抵抗R2を接続した構
成を有する。電流I2が小さくてツェナーダイオードZDの
両端間の電圧がツェナー電圧以下のときには、この回路
の両端間の電圧は電流I2にほぼ比例し従ってほぼ一定値
の端子間抵抗を呈し、電流I2が増加してツェナーダイオ
ードの両端間の電圧がツェナー電圧に達すると実質的に
定電流特性を示す。すなわちこの回路も実質的に第４図
に示すような動作特性を有し、ツェナーダイオードZDの
ツェナー電圧が電圧vPにほぼ相当する。同図（ａ）の回
路は小形にできるという利点があり、同図（ｂ）の回路
は電流制限特性を設定する際の自由度が大きいという利
点を有する。
構成例を示す回路図である。同図（ａ）は、定電流ダイ
オードCDを使用する例を示す。定電流ダイオードCDは、
半導体の電界効果を利用したダイオードであり、端子間
電圧がピンチオフ電圧以下であれば端子間抵抗はほぼ一
定値で、また端子間電圧がピンチオフ電圧以上になると
実質的に定電流特性を示す。すなわち、定電流ダイオー
ドCDは実質的に第４図に示すような動作特性を有し、そ
のピンチオフ電圧が電圧vPに相当する。同図（ｂ）の回
路は、トランジスタTRのエミッタに一端を接続した抵抗
R1の他端とベースとの間にネェナーダイオードZDを接続
し、またベースおよびコレクタ間に抵抗R2を接続した構
成を有する。電流I2が小さくてツェナーダイオードZDの
両端間の電圧がツェナー電圧以下のときには、この回路
の両端間の電圧は電流I2にほぼ比例し従ってほぼ一定値
の端子間抵抗を呈し、電流I2が増加してツェナーダイオ
ードの両端間の電圧がツェナー電圧に達すると実質的に
定電流特性を示す。すなわちこの回路も実質的に第４図
に示すような動作特性を有し、ツェナーダイオードZDの
ツェナー電圧が電圧vPにほぼ相当する。同図（ａ）の回
路は小形にできるという利点があり、同図（ｂ）の回路
は電流制限特性を設定する際の自由度が大きいという利
点を有する。
以上に説明したごとく、電流検出回路５に第２の直流巻
線WD2を追加して第１および第２の直流巻線WD1およびW
D2のアンペアターンに応答して電流制御を行うことによ
り、負荷分担用抵抗RPでの電力損失を低減でき、更に電
流制限回路８を追加して抵抗RPに流れる電流I2の増大を
制限することにより、同時運転時から片側運転時へ移行
したときの負荷電流変動を低減できる。
線WD2を追加して第１および第２の直流巻線WD1およびW
D2のアンペアターンに応答して電流制御を行うことによ
り、負荷分担用抵抗RPでの電力損失を低減でき、更に電
流制限回路８を追加して抵抗RPに流れる電流I2の増大を
制限することにより、同時運転時から片側運転時へ移行
したときの負荷電流変動を低減できる。
第７図は本発明の第２の実施例を示すブロック図であ
る。本実施例の回路は、第１の実施例の回路で一方の出
力端を接地した場合に、電流制限回路８を接地側に接続
したものである。明らかに動作原理は第１の実施例と同
じであるが、第３図に示した第２の直流巻線WD2にかか
る電圧は本実施例の場合の方が低くなるから、直流巻線
WD2に対して従来のような高耐圧処理を施さずに済み、
電流検出回路５の製作工数を従来よりも減らせるという
利点がある。
る。本実施例の回路は、第１の実施例の回路で一方の出
力端を接地した場合に、電流制限回路８を接地側に接続
したものである。明らかに動作原理は第１の実施例と同
じであるが、第３図に示した第２の直流巻線WD2にかか
る電圧は本実施例の場合の方が低くなるから、直流巻線
WD2に対して従来のような高耐圧処理を施さずに済み、
電流検出回路５の製作工数を従来よりも減らせるという
利点がある。
第８図は本発明の第３の実施例を示すブロック図であ
る。本実施例の回路では、基準電流ISを流すための基準
電流巻線WSを追加して設けた電流検出回路15により定電
流制御を行う。基準電流巻線WSには、第１および第２の
直流巻線WD1およびWD2のアンペアターンの和（N1・I1＋
N2・I2）を打消す向きに、定電流源13から基準電流ISを
供給してある。基準電流巻線WSの巻回数をNSとすると、
電流検出回路15はアンペアタースの合成値（N1・I1＋N2
・I2−NS・IS）に比例する電圧Vdの検出信号を発生し、
これを制御回路６へ送る。本実施例では、制御回路６の
定電流制御基準電圧V0をゼロに設定してあり、制御回路
６は電圧Vdに比例する電圧の制御信号を定電流源３へ送
り、制御信号の電圧がゼロになるよう、すなわち、 I1＝（NS/N1）・IS−（N2/N1）・I2 ……（15） の関係が成立つような電流I1を送出するよう定電流源３
を制御する。式（15）は、式（10）中のI10の項を（NS/
N1）・IS置換えた式であるから、第１の実施例と同様な
定電流制御を行って同じ効果を得ることができる。
る。本実施例の回路では、基準電流ISを流すための基準
電流巻線WSを追加して設けた電流検出回路15により定電
流制御を行う。基準電流巻線WSには、第１および第２の
直流巻線WD1およびWD2のアンペアターンの和（N1・I1＋
N2・I2）を打消す向きに、定電流源13から基準電流ISを
供給してある。基準電流巻線WSの巻回数をNSとすると、
電流検出回路15はアンペアタースの合成値（N1・I1＋N2
・I2−NS・IS）に比例する電圧Vdの検出信号を発生し、
これを制御回路６へ送る。本実施例では、制御回路６の
定電流制御基準電圧V0をゼロに設定してあり、制御回路
６は電圧Vdに比例する電圧の制御信号を定電流源３へ送
り、制御信号の電圧がゼロになるよう、すなわち、 I1＝（NS/N1）・IS−（N2/N1）・I2 ……（15） の関係が成立つような電流I1を送出するよう定電流源３
を制御する。式（15）は、式（10）中のI10の項を（NS/
N1）・IS置換えた式であるから、第１の実施例と同様な
定電流制御を行って同じ効果を得ることができる。
以上の第１ないし第３の実施例の回路を３個以上直列接
続して運転する場合にも、各実施例の場合と同様な効果
が得られることは明らかである。
続して運転する場合にも、各実施例の場合と同様な効果
が得られることは明らかである。
以上の説明から明らかなように、本発明には従来よりも
負荷分担用抵抗での電力損失が少く且つ複数個直列運転
時に一部分障害を生じたときの負荷電流変動が小さい定
電流回路を実現できるという効果がある。
負荷分担用抵抗での電力損失が少く且つ複数個直列運転
時に一部分障害を生じたときの負荷電流変動が小さい定
電流回路を実現できるという効果がある。
第１図（ａ）および（ｂ）はそれぞれ従来の定電流回路
の構成例および使用例を示すブロック図、第２図は従来
の定電流回路の動作を示す特性図、第３図，第７図およ
び第８図はいずれも本発明の実施例を示すブロック図、
第４図および第５図は本発明の実施例の動作を示す特性
図、第６図（ａ）および（ｂ）はいずれも本発明の実施
例を示す回路図である。 1,1A,1B,2A,2B……定電流回路、3,13……定電流源、4,
5,15……電流検出回路、６……制御回路、７……負荷、
８……電流制限回路、WD,WD1,WD2……直流巻線、WS……
基準電流巻線、Rp,R1,R2……抵抗、CD……定電流ダイオ
ード、TR……トランジスタ、ZD……ツェナーダイオー
ド。
の構成例および使用例を示すブロック図、第２図は従来
の定電流回路の動作を示す特性図、第３図，第７図およ
び第８図はいずれも本発明の実施例を示すブロック図、
第４図および第５図は本発明の実施例の動作を示す特性
図、第６図（ａ）および（ｂ）はいずれも本発明の実施
例を示す回路図である。 1,1A,1B,2A,2B……定電流回路、3,13……定電流源、4,
5,15……電流検出回路、６……制御回路、７……負荷、
８……電流制限回路、WD,WD1,WD2……直流巻線、WS……
基準電流巻線、Rp,R1,R2……抵抗、CD……定電流ダイオ
ード、TR……トランジスタ、ZD……ツェナーダイオー
ド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 克彦 東京都武蔵野市緑町３丁目９番11号 日本 電信電話公社武蔵野電気通信研究所内 (56)参考文献 特開 昭54−36557（ＪＰ，Ａ) 特公 平７−7309（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】回路内の所定箇所の電流を検出する電流検
出回路と、該電流検出回路の検出値を示す信号に応答し
て該検出値が所定値に収束するよう送出電流を制御され
た定電流源と、負荷分担用の抵抗とを有する定電流回路
において、 前記電流検出回路は少くとも電流検出用の第１および第
２の巻線を有し、前記定電流源の前記送出電流が前記第
１の巻線を通ったあと前記抵抗に流れる第１の流路と外
部の負荷に流れる第２の流路とに分流するような接続を
有し、前記第１の流路には前記第２の巻線および前記抵
抗に直列接続されており該第１の流路の電流を所定値以
下に制限する電流制限回路を備えたことを特徴とする定
電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59163088A JPH0756610B2 (ja) | 1984-08-02 | 1984-08-02 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59163088A JPH0756610B2 (ja) | 1984-08-02 | 1984-08-02 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6142017A JPS6142017A (ja) | 1986-02-28 |
| JPH0756610B2 true JPH0756610B2 (ja) | 1995-06-14 |
Family
ID=15766954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59163088A Expired - Lifetime JPH0756610B2 (ja) | 1984-08-02 | 1984-08-02 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756610B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644458A (en) * | 1984-03-19 | 1987-02-17 | Nec Corporation | Electric power supply circuit capable of reducing a loss of electric power |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436557A (en) * | 1977-08-27 | 1979-03-17 | Fujitsu Ltd | Constant current circuit |
-
1984
- 1984-08-02 JP JP59163088A patent/JPH0756610B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6142017A (ja) | 1986-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3303411A (en) | Regulated power supply with constant voltage/current cross-over and mode indicator | |
| JP3317766B2 (ja) | 電源システム | |
| CA1226897A (en) | Current supply for series-fed electronic circuits | |
| US3414803A (en) | Constant current constant voltage regulator | |
| JP2908449B2 (ja) | 電流特性整形回路 | |
| JPH0756610B2 (ja) | 定電流回路 | |
| US2762964A (en) | Regulating control system | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| JPH0756611B2 (ja) | 定電流回路 | |
| US4841565A (en) | Monolithically integratable telephone circuit for feeding a subscriber's telephone line | |
| JPH0158684B2 (ja) | ||
| US3059121A (en) | Regulated power supply arrangements | |
| US4177416A (en) | Monolithic current supplies having high output impedances | |
| JPH077309B2 (ja) | 定電流回路 | |
| JPH0715652B2 (ja) | 定電流回路 | |
| JPH077310B2 (ja) | 定電流回路 | |
| JPH0145242B2 (ja) | ||
| JPH077308B2 (ja) | 定電流回路 | |
| US3551785A (en) | Regulation tube control apparatus with compensation of load current and grid current | |
| JPH073692Y2 (ja) | クランプ回路 | |
| JPH0732328B2 (ja) | 電流源型出力回路 | |
| US3373342A (en) | Current cutoff circuit for regulated power supply | |
| SU1335959A1 (ru) | Стабилизатор посто нного напр жени | |
| SU748373A1 (ru) | Компенсационный стабилизатор посто нного напр жени | |
| SU892426A1 (ru) | Низковольтный стабилизатор посто нного напр жени |