JPH0752371B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0752371B2 JPH0752371B2 JP58220623A JP22062383A JPH0752371B2 JP H0752371 B2 JPH0752371 B2 JP H0752371B2 JP 58220623 A JP58220623 A JP 58220623A JP 22062383 A JP22062383 A JP 22062383A JP H0752371 B2 JPH0752371 B2 JP H0752371B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- amplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は、各種電子機器に多用されている定電圧回路に
関するものである。
関するものである。
定電圧回路は、基準電圧を得る場合等において用いら
れ、その回路構成は多種類に及んでいる。
れ、その回路構成は多種類に及んでいる。
本願発明に先立ち、本発明者等は第１図に示す如き回路
構成の定電圧回路を開発している。
構成の定電圧回路を開発している。
その内容を説明すると以下のようなものである。第１図
（ａ）は、本発明者が開発した定電圧回路の具体的回路
図であり第１図（ｂ）は、同図（ａ）に示される回路を
シンボル化した回路図である。第１図（ｂ）からわかる
ようにこの定電圧回路では、100％帰還がかけられてい
る。
（ａ）は、本発明者が開発した定電圧回路の具体的回路
図であり第１図（ｂ）は、同図（ａ）に示される回路を
シンボル化した回路図である。第１図（ｂ）からわかる
ようにこの定電圧回路では、100％帰還がかけられてい
る。
以下第１図（ａ）を用いて具体的回路動作を説明する。
１番端子に＋VCC電源が供給されると、抵抗R4,ダイオー
ドD1に電流I1が流れ、トランジスタQ1にバイアス電圧が
供給される。この結果、抵抗R5,トランジスタQ4,Q1、抵
抗R1に電流I2が流れる。トランジスタQ4,Q5はカレント
ミラー回路を構成している。トランジスタQ4に電流I2が
流れると、トランジスタQ5がオン状態に動作する。ゆえ
に、抵抗R6、トランジスタQ5を介してトランジスタQ6に
ベース電流が供給されるためトランジスタQ6がオンし、
＋VCC電源からトランジスタQ6、ダイオードD2、抵抗R3
に電流I3が流れる。
１番端子に＋VCC電源が供給されると、抵抗R4,ダイオー
ドD1に電流I1が流れ、トランジスタQ1にバイアス電圧が
供給される。この結果、抵抗R5,トランジスタQ4,Q1、抵
抗R1に電流I2が流れる。トランジスタQ4,Q5はカレント
ミラー回路を構成している。トランジスタQ4に電流I2が
流れると、トランジスタQ5がオン状態に動作する。ゆえ
に、抵抗R6、トランジスタQ5を介してトランジスタQ6に
ベース電流が供給されるためトランジスタQ6がオンし、
＋VCC電源からトランジスタQ6、ダイオードD2、抵抗R3
に電流I3が流れる。
そして、ダイオードD2の順方向電圧VF2と抵抗R3の電圧
降下分との和の電圧により、トランジスタQ2,Q3のベー
ス電圧が決定される。これによりトランジスタQ2,Q3が
動作状態に入いり、I4,I5が流れる。この結果、トラン
ジスタQ2のベースに、 VBEQ2＝VBEQ3＋R2・I4 （１） で決定されるバイアス電圧VBEQ2が供給され、これが定
常状態に動作する。
降下分との和の電圧により、トランジスタQ2,Q3のベー
ス電圧が決定される。これによりトランジスタQ2,Q3が
動作状態に入いり、I4,I5が流れる。この結果、トラン
ジスタQ2のベースに、 VBEQ2＝VBEQ3＋R2・I4 （１） で決定されるバイアス電圧VBEQ2が供給され、これが定
常状態に動作する。
前記トランジスタQ2のベース電圧VBEQ2は、 と変形できる。なお、Ｋはボルツマン定数、Ｔは絶対温
度、ｑは電荷密度、ISは暗電流とし、これらの定数は以
下に述べる各式においても同様の意味を有するものとす
る。また、トランジスタQ3のベース電圧VBEQ3は、 で決定される。なお、前式における3ISは、エミッタ面
積が３倍であることによる。
度、ｑは電荷密度、ISは暗電流とし、これらの定数は以
下に述べる各式においても同様の意味を有するものとす
る。また、トランジスタQ3のベース電圧VBEQ3は、 で決定される。なお、前式における3ISは、エミッタ面
積が３倍であることによる。
（１）式に（２）式，（３）式を代入すると となる。
ここで、トランジスタQ4,Q5が理想的なカレントミラー
回路を構成しているとすればI4＝I5であり、これをICと
おくと、 と書くことができる。
回路を構成しているとすればI4＝I5であり、これをICと
おくと、 と書くことができる。
（４）式をICについて解くと が求められる。すなわち、トランジスタQ3,Q2を流れる
電流I4,I5（IC）は、抵抗R2とエミッタ面積比 とにより設定される。
電流I4,I5（IC）は、抵抗R2とエミッタ面積比 とにより設定される。
以上の如く、電流I4,I5（IC）が設定されると、３番端
子から得られる出力電圧VSは、 で求められる電圧レベルに安定することになる。
子から得られる出力電圧VSは、 で求められる電圧レベルに安定することになる。
前記出力電圧VSが得られたとき、抵抗R1の電圧降下分に
より、トランジスタQ1のエミッタ電圧が上昇し、これが
オフ状態になる。そして、起動回路11によるトランジス
タQ1の駆動が阻止され、電流I2が遮断される。
より、トランジスタQ1のエミッタ電圧が上昇し、これが
オフ状態になる。そして、起動回路11によるトランジス
タQ1の駆動が阻止され、電流I2が遮断される。
ところで、前記定電圧回路の動作下限電圧VCCMINを求め
ると、 VCCMIN≒VS＋VBEQ6＋VCEQ5sat …………（６） で決定される。ここでVCEQ5satはトランジスタQ5の飽和
電圧である。ここで、VS＝0.8V、VBEQ6＝0.7V、V
CEQ6sat＝0.2VとするとVCCMIN＝1.7Vになる。
ると、 VCCMIN≒VS＋VBEQ6＋VCEQ5sat …………（６） で決定される。ここでVCEQ5satはトランジスタQ5の飽和
電圧である。ここで、VS＝0.8V、VBEQ6＝0.7V、V
CEQ6sat＝0.2VとするとVCCMIN＝1.7Vになる。
一方、現在の技術的動向の一つに、電子機器の小形軽量
化があり、超低電圧電源を使用することが望ましい。本
発明者等は、このような観点から前記定電圧回路を検討
し、1.7V以下の超低電圧電源であっても、充分に動作し
得る回路技術に想到した。
化があり、超低電圧電源を使用することが望ましい。本
発明者等は、このような観点から前記定電圧回路を検討
し、1.7V以下の超低電圧電源であっても、充分に動作し
得る回路技術に想到した。
更に、前記定電圧回路の出力インピーダンスZ0を求め
る。アンプ（起動回路11を除く回路）のオープンループ
ゲインをGAとし、トランジスタQ6のエミッタ抵抗をreQ6
とすると、 で求められる。電流I3を仮りに100μＡ、reQ6を260Ω程
度、GA＝３倍とすると、Z0≒85Ωになる。当業者間に知
られている如く、出力インピーダンスは低インピーダン
スである方が望ましい。
る。アンプ（起動回路11を除く回路）のオープンループ
ゲインをGAとし、トランジスタQ6のエミッタ抵抗をreQ6
とすると、 で求められる。電流I3を仮りに100μＡ、reQ6を260Ω程
度、GA＝３倍とすると、Z0≒85Ωになる。当業者間に知
られている如く、出力インピーダンスは低インピーダン
スである方が望ましい。
本発明者等の検討によれば、前記出力インピーダンスを
更に低減させ、負荷特性を良好にし得ることが判明し
た。
更に低減させ、負荷特性を良好にし得ることが判明し
た。
また、本発明者等が更に検討を行った結果、前記定電圧
回路においては、トランジスタQ4,Q5と、トランジスタQ
2,Q3のアーリー電圧によって出力電圧VSが電源依存性を
有するという問題点も明らかにされた。
回路においては、トランジスタQ4,Q5と、トランジスタQ
2,Q3のアーリー電圧によって出力電圧VSが電源依存性を
有するという問題点も明らかにされた。
本発明の目的は、例えば電源電圧1V程度の超低電圧電源
で動作し、しかも低出力インピーダンスである上に電源
依存性の少ない定電圧出力を得ることのできる定電圧回
路を提供することにある。
で動作し、しかも低出力インピーダンスである上に電源
依存性の少ない定電圧出力を得ることのできる定電圧回
路を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面からあきらかになるであろ
う。
明細書の記述および添付図面からあきらかになるであろ
う。
本願において開示される発明の概要を簡単に説明すれ
ば、下記のとおりである。
ば、下記のとおりである。
すなわち、第１の増幅器Ａの帰還回路に第２の増幅器Ｂ
を設け、前記第２の増幅器の利得により低出力インピー
ダンスの定電圧出力を得る、という本発明の目的を達成
するものである。
を設け、前記第２の増幅器の利得により低出力インピー
ダンスの定電圧出力を得る、という本発明の目的を達成
するものである。
また、第１の増幅器と第２の増幅器とを直列接続にな
し、前記第２の増幅器の利得により低出力インピーダン
スの定電圧出力を得る、という本発明の目的を達成する
ものである。
し、前記第２の増幅器の利得により低出力インピーダン
スの定電圧出力を得る、という本発明の目的を達成する
ものである。
〔実施例１〕 以下、第２図及び第３図を参照して、本発明を適用した
定電圧回路の第１の実施例を述べる。
定電圧回路の第１の実施例を述べる。
第２図は、本発明を適用した定電圧回路の基本的な回路
構成を示すものであり、第３図は詳細な回路図である。
構成を示すものであり、第３図は詳細な回路図である。
定電圧回路１は、第１の増幅器Ａと帰還回路に設けられ
た第２の増幅器Ｂとによって構成されている。第２の増
幅器Ｂは、ゲインGBにより定電圧回路１のオープンルー
プゲインを大にし、出力インピーダンスを低減するため
に設けられている。
た第２の増幅器Ｂとによって構成されている。第２の増
幅器Ｂは、ゲインGBにより定電圧回路１のオープンルー
プゲインを大にし、出力インピーダンスを低減するため
に設けられている。
以下、第３図について詳細な回路動作を説明する。な
お、11は起動回路であり、点線で囲まれた回路ブロック
Ａは前記第１の増幅器Ａに相当し、回路ブロックＢは前
記第２の増幅回路Ｂに相当する。また、第１の増幅器Ａ
は、第１図を参照して述べた定電圧回路とほぼ同一の回
路動作を行うものである。
お、11は起動回路であり、点線で囲まれた回路ブロック
Ａは前記第１の増幅器Ａに相当し、回路ブロックＢは前
記第２の増幅回路Ｂに相当する。また、第１の増幅器Ａ
は、第１図を参照して述べた定電圧回路とほぼ同一の回
路動作を行うものである。
＋VCC電源が供給されると、ダイオードD1、抵抗R4に電
流I1が流れ、トランジスタQ1にバイアス電圧が供給され
る。そして、抵抗R5、トランジスタQ1を介して電流I2が
流れ、トランジスタQ2,Q3にベース電流が供給される。
また、ダイオードD2′，抵抗R3′にも電流が流れ、トラ
ンジスタQ11にバイアス電圧が供給される。トランジス
タQ2がオン状態に動作することにより、抵抗R6、トラン
ジスタQ4,Q2,抵抗R1に電流I3が流れる。
流I1が流れ、トランジスタQ1にバイアス電圧が供給され
る。そして、抵抗R5、トランジスタQ1を介して電流I2が
流れ、トランジスタQ2,Q3にベース電流が供給される。
また、ダイオードD2′，抵抗R3′にも電流が流れ、トラ
ンジスタQ11にバイアス電圧が供給される。トランジス
タQ2がオン状態に動作することにより、抵抗R6、トラン
ジスタQ4,Q2,抵抗R1に電流I3が流れる。
トランジスタQ4,Q5はカレントミラー回路を構成してい
るので、前記電流I3とほぼ同一電流量の電流I4がトラン
スジスタQ5,Q3、抵抗R2,R1を流れる。これと同時にトラ
ンジスタQ6にベース電流が流れ、抵抗R7、トランジスタ
Q6、ダイオードD2、抵抗R3に電流I5が流れる。抵抗R3の
電圧降下分、ダイオードD2の順方向電圧によって、出力
電圧VS′がトランジスタQ12にバイアス電圧として供給
される。
るので、前記電流I3とほぼ同一電流量の電流I4がトラン
スジスタQ5,Q3、抵抗R2,R1を流れる。これと同時にトラ
ンジスタQ6にベース電流が流れ、抵抗R7、トランジスタ
Q6、ダイオードD2、抵抗R3に電流I5が流れる。抵抗R3の
電圧降下分、ダイオードD2の順方向電圧によって、出力
電圧VS′がトランジスタQ12にバイアス電圧として供給
される。
すなわち、トランジスタQ12のベースは、第２図に示す
第２の増幅器Ｂの入力端子（＋）に相当する。
第２の増幅器Ｂの入力端子（＋）に相当する。
次に、回路ブロックＢの回路動作について述べる。差動
対に構成されたトランジスタQ11,Q12は、電圧一電流変
換動作を行う。また、カレントミラー回路を構成するト
ランジスタQ4′,Q5′は、前記トランジスタQ11,Q12の負
荷として動作する。
対に構成されたトランジスタQ11,Q12は、電圧一電流変
換動作を行う。また、カレントミラー回路を構成するト
ランジスタQ4′,Q5′は、前記トランジスタQ11,Q12の負
荷として動作する。
第２の増幅器Ｂの起動は、入力端子（＋），（−）の電
圧レベル差によって異なる。入力端子（−）が入力端子
（＋）に対しハイレベルのとき、その電圧差に応じてト
ランジスタQ11が駆動され、抵抗R6′、トランジスタ
Q4′,Q11、抵抗R9に電流I11が流れる。そして、抵抗
R5′、トランジスタQ5′,Q12,抵抗R9に電流I12が流れ
る。また、トランジスタQ6′のベース電流が、トランジ
スタQ12のコレクタに流れる。
圧レベル差によって異なる。入力端子（−）が入力端子
（＋）に対しハイレベルのとき、その電圧差に応じてト
ランジスタQ11が駆動され、抵抗R6′、トランジスタ
Q4′,Q11、抵抗R9に電流I11が流れる。そして、抵抗
R5′、トランジスタQ5′,Q12,抵抗R9に電流I12が流れ
る。また、トランジスタQ6′のベース電流が、トランジ
スタQ12のコレクタに流れる。
トランジスタQ6′がオン状態に動作し、抵抗R7′、トラ
ンジスタQ6′、ダイオードD2′、抵抗R3′に電流I13が
流れる。この結果、出力電圧VSは前記（５）式で述べた
場合と同様に得られる。すなわちI11＝I12＝ICとすれ
ば、 となる。なおVSは、３番端子から定電圧出力として得ら
れる。また、ラインl1を介し、第１の増幅器Ａの入力
端、すなわち、トランジスタQ2,Q3のベースに帰還され
る。
ンジスタQ6′、ダイオードD2′、抵抗R3′に電流I13が
流れる。この結果、出力電圧VSは前記（５）式で述べた
場合と同様に得られる。すなわちI11＝I12＝ICとすれ
ば、 となる。なおVSは、３番端子から定電圧出力として得ら
れる。また、ラインl1を介し、第１の増幅器Ａの入力
端、すなわち、トランジスタQ2,Q3のベースに帰還され
る。
前記定電圧回路１の動作下限電圧VCCMINは抵抗R7′の電
圧降下を無視すると、 VCCMIN＝VS＋VCEQ6′sat ………（５） で求められる。VSを0.8V、トランジスタQ6′の飽和電圧
を0.2Vとすると、前記VCCMINは1V程度になる。
圧降下を無視すると、 VCCMIN＝VS＋VCEQ6′sat ………（５） で求められる。VSを0.8V、トランジスタQ6′の飽和電圧
を0.2Vとすると、前記VCCMINは1V程度になる。
また、出力インピーダンスZ0を求めると、 で求められる。なお、（５）式におけるrD2′は、ダイ
オードD2の交流抵抗である。
オードD2の交流抵抗である。
ところで、抵抗R3′の抵抗値とダイオードD2′の交流抵
抗rD2′とは、通常rD2′≪R3′の関係にある。従って、
前記（５）は、 と変形できる。ここで、GBを60dB程度に設定し、かつ
R3′＝1KΩとすると、出力インピーダンスZ0は１Ω程度
まで低減し得ることになる。
抗rD2′とは、通常rD2′≪R3′の関係にある。従って、
前記（５）は、 と変形できる。ここで、GBを60dB程度に設定し、かつ
R3′＝1KΩとすると、出力インピーダンスZ0は１Ω程度
まで低減し得ることになる。
次に、出力電圧VSの電源依存性の防止動作について述べ
る。まず第１図（ａ）に示す回路について考える。カレ
ントミラー回路Q4,Q5については、VCEQ4VBEQ4,VCEQ5
VCC−VS−VBEであり、仮に＋VCC電源が変動したとす
ると、VCEQ5が変動し、Q4,Q5のカレントミラー回路の電
流配分比が変化する。すなわちカレントミラー回路Q4,Q
5は、アーリー効果を受けることになる。カレントミラ
ー回路Q2,Q3についても全く同様である。しかるに、本
発明を適用した定電圧回路１では、トランジスタQ6を設
けることにより、出力電圧VSの前記電源依存性を防止す
ることができる。すなわち、トランジスタQ6のベースエ
ミッタ間電圧VBEQ6によりVCEQ5がクランプされ、＋VCC
電源が変動しても、VCEQ4VBEQ4,VCEQ5VBEQ6であ
り、VCCの変動を受けない。すなわち、アーリー効果を
受けないことになる。又、VCEQ2VCC−VBEQ4,VCEQ3V
CC−VBEQ6であり、VCCの変動が、共に同一割合でトラン
ジスタQ2,Q3に影響を与えるためカレントミラー回路Q2,
Q3の配分比は、変化しない。この結果、電流I3≒I4の関
係が保持され、トランジスタQ4,Q5、更にトランジスタQ
2,Q3のアーリー電圧による電源依存性が防止される。
る。まず第１図（ａ）に示す回路について考える。カレ
ントミラー回路Q4,Q5については、VCEQ4VBEQ4,VCEQ5
VCC−VS−VBEであり、仮に＋VCC電源が変動したとす
ると、VCEQ5が変動し、Q4,Q5のカレントミラー回路の電
流配分比が変化する。すなわちカレントミラー回路Q4,Q
5は、アーリー効果を受けることになる。カレントミラ
ー回路Q2,Q3についても全く同様である。しかるに、本
発明を適用した定電圧回路１では、トランジスタQ6を設
けることにより、出力電圧VSの前記電源依存性を防止す
ることができる。すなわち、トランジスタQ6のベースエ
ミッタ間電圧VBEQ6によりVCEQ5がクランプされ、＋VCC
電源が変動しても、VCEQ4VBEQ4,VCEQ5VBEQ6であ
り、VCCの変動を受けない。すなわち、アーリー効果を
受けないことになる。又、VCEQ2VCC−VBEQ4,VCEQ3V
CC−VBEQ6であり、VCCの変動が、共に同一割合でトラン
ジスタQ2,Q3に影響を与えるためカレントミラー回路Q2,
Q3の配分比は、変化しない。この結果、電流I3≒I4の関
係が保持され、トランジスタQ4,Q5、更にトランジスタQ
2,Q3のアーリー電圧による電源依存性が防止される。
前記電源依存性の防止は、トランジスタQ4′,Q5′,Q6′
の間についても同様に行われる。従って、電流I11≒I12
の関係が保持され、トランジスタQ4′,Q5′、更にトラ
ンジスタQ11,Q12のアーリー電圧による電源依存性が防
止される。
の間についても同様に行われる。従って、電流I11≒I12
の関係が保持され、トランジスタQ4′,Q5′、更にトラ
ンジスタQ11,Q12のアーリー電圧による電源依存性が防
止される。
なお、前記定電圧回路１は、同一半導体基板上に形成さ
れる。従って、ダイオードD2,D2′、抵抗R3,R3′は同一
特性になり、出力電圧VS′,VSの変動を防止し得る利点
もある。さらに本発明によれば次のような利点もある。
すなわち第１図（ａ）における回路のトランジスタQ4,Q
5,Q6に注目してみると、トランジスタQ4,Q5のベース電
流はすべて、トランジスタQ4のコレクタ電流I5に合流す
るとともに、トランジスタQ5のコレクタ電流I4の一部は
トランジスタQ6のベース電流となるため厳密にいうとI4
＜I5の関係になる。
れる。従って、ダイオードD2,D2′、抵抗R3,R3′は同一
特性になり、出力電圧VS′,VSの変動を防止し得る利点
もある。さらに本発明によれば次のような利点もある。
すなわち第１図（ａ）における回路のトランジスタQ4,Q
5,Q6に注目してみると、トランジスタQ4,Q5のベース電
流はすべて、トランジスタQ4のコレクタ電流I5に合流す
るとともに、トランジスタQ5のコレクタ電流I4の一部は
トランジスタQ6のベース電流となるため厳密にいうとI4
＜I5の関係になる。
ところが本発明によれば、トランジスタQ6のベース電流
がトランジスタQ5のコレクタ電流に流れこむためコレク
タ電流I4の補正がなされI3≒I4が保たれる。すなわちト
ランジスタQ4,Q5の電流増幅率hFEの大小によりカレント
ミラー回路の電流比が変化することがなくなり、hFE依
存性がなくなる。トランジスタQ4′,Q5′,Q6′について
も同様である。
がトランジスタQ5のコレクタ電流に流れこむためコレク
タ電流I4の補正がなされI3≒I4が保たれる。すなわちト
ランジスタQ4,Q5の電流増幅率hFEの大小によりカレント
ミラー回路の電流比が変化することがなくなり、hFE依
存性がなくなる。トランジスタQ4′,Q5′,Q6′について
も同様である。
〔実施例２〕 次に、第４図及び第５図を参照して、本発明を適用した
定電圧回路の第２の実施例を述べる。なお、前記第１の
実施例と同一動作をなす回路ブロックには同一の符号を
付し、重複した説明を省略する。
定電圧回路の第２の実施例を述べる。なお、前記第１の
実施例と同一動作をなす回路ブロックには同一の符号を
付し、重複した説明を省略する。
第４図は本実施例の基本的回路構成を示すものであり、
第１の増幅器Ａの出力電圧VS′は第２の増幅器Ｂを介し
て得られる。第２の増幅器Ｂは、定電圧回路１の出力イ
ンピーダンスZ0を低減させるために設けられている。
第１の増幅器Ａの出力電圧VS′は第２の増幅器Ｂを介し
て得られる。第２の増幅器Ｂは、定電圧回路１の出力イ
ンピーダンスZ0を低減させるために設けられている。
第６図に示す出力電圧VSは、第１の実施例と同様に求め
られ、動作下限電圧VCCMIN、出力インピーダンスZ0も第
１の実施例と同様に求められる。すなわち、第１及び第
２の実施例の相違点は、第１の実施例において増幅器Ａ
の帰還回路に増幅器Ｂが設けられているのに対し、第２
の実施例では帰還回路外に増幅器Ｂが設けられている点
にある。
られ、動作下限電圧VCCMIN、出力インピーダンスZ0も第
１の実施例と同様に求められる。すなわち、第１及び第
２の実施例の相違点は、第１の実施例において増幅器Ａ
の帰還回路に増幅器Ｂが設けられているのに対し、第２
の実施例では帰還回路外に増幅器Ｂが設けられている点
にある。
そして、本実施例における増幅器A,Bの回路構成から明
らかなように、トランジスタQ6を設けることにより、ト
ランジスタQ4,Q5、更にトランジスタQ2,Q3のアーリー電
圧による電源依存性が防止される。また、トランジスタ
Q6′を設けることにより、トランジスタQ4′,Q5′、更
にトランジスタQ11,Q12のアーリー電圧による電源依存
性が防止される。
らかなように、トランジスタQ6を設けることにより、ト
ランジスタQ4,Q5、更にトランジスタQ2,Q3のアーリー電
圧による電源依存性が防止される。また、トランジスタ
Q6′を設けることにより、トランジスタQ4′,Q5′、更
にトランジスタQ11,Q12のアーリー電圧による電源依存
性が防止される。
故に、本実施例における定電圧回路１においても、1V程
度の低電源電圧で定電圧電源となる出力電圧VSを得るこ
とができる。しかも、出力インピーダンスZ0を低減し、
かつ電源依存性の少ない定電圧を得ることができる。
度の低電源電圧で定電圧電源となる出力電圧VSを得るこ
とができる。しかも、出力インピーダンスZ0を低減し、
かつ電源依存性の少ない定電圧を得ることができる。
〔実施例３〕 次に本発明の第３の実施例を第６図を参照して説明す
る。なお、本実施例は、前記第２の実施例に示した定電
圧回路１を多チャンネル増幅回路に適用したものであ
る。
る。なお、本実施例は、前記第２の実施例に示した定電
圧回路１を多チャンネル増幅回路に適用したものであ
る。
定電圧回路１の出力電圧VS′は、増幅器21の逆相入力端
子（−）より抵抗R32を介し、及び抵抗R31を介して正相
入力端子（＋）に供給される。また、正相入力端子
（＋）には、端子T1から小振幅の入力信号Vin1が供給さ
れる。増幅器21の増幅度は、抵抗R32,R33の抵抗比によ
って決定され、端子T11から出力信号Voutが得られる。
子（−）より抵抗R32を介し、及び抵抗R31を介して正相
入力端子（＋）に供給される。また、正相入力端子
（＋）には、端子T1から小振幅の入力信号Vin1が供給さ
れる。増幅器21の増幅度は、抵抗R32,R33の抵抗比によ
って決定され、端子T11から出力信号Voutが得られる。
一方、定電圧回路１の出力電圧VSは、増幅器22の逆相入
力端子（−）より抵抗R42を介し、及び抵抗R41を介して
正相入力端子（＋）に供給される。また、正相入力端子
（＋）には、端子T21から大振幅の入力信号Vin2が供給
される。増幅器12の増幅度は、抵抗R42,R43の抵抗比に
よって決定され、端子T22から出力信号Vout2が得られ
る。
力端子（−）より抵抗R42を介し、及び抵抗R41を介して
正相入力端子（＋）に供給される。また、正相入力端子
（＋）には、端子T21から大振幅の入力信号Vin2が供給
される。増幅器12の増幅度は、抵抗R42,R43の抵抗比に
よって決定され、端子T22から出力信号Vout2が得られ
る。
前述の如き回路構成によれば、増幅器21,22間のクロス
トークが低減され、単一の定電圧回路１を用いて多チャ
ンネル増幅を行うことができる。
トークが低減され、単一の定電圧回路１を用いて多チャ
ンネル増幅を行うことができる。
上記のように第１の増幅器Ａにより基準定電圧を形成
し、その基準電圧を低出力インピーダンスにするための
ボルテージフォロワ形態の第２の増幅器Ｂを介して出力
させる構成の定電圧回路にあっては、第１の増幅器Ａに
より形成された基準電圧VS′と、第２の増幅器Ｂを通し
て出力された出力定電圧VSとの両方が利用でき、本実施
例３のような簡単な構成により多チャンネル増幅器にお
けるクロストークを低減させることができる。
し、その基準電圧を低出力インピーダンスにするための
ボルテージフォロワ形態の第２の増幅器Ｂを介して出力
させる構成の定電圧回路にあっては、第１の増幅器Ａに
より形成された基準電圧VS′と、第２の増幅器Ｂを通し
て出力された出力定電圧VSとの両方が利用でき、本実施
例３のような簡単な構成により多チャンネル増幅器にお
けるクロストークを低減させることができる。
（１） 定電圧を得る第１の増幅器の帰還回路に第２の
増幅器を設けることにより、その増幅度に対応して出力
インピーダンスを低減させることができ、低出力インピ
ーダンスの定電圧を得るという効果が得られる。
増幅器を設けることにより、その増幅度に対応して出力
インピーダンスを低減させることができ、低出力インピ
ーダンスの定電圧を得るという効果が得られる。
（２） 定電圧を得る第１の増幅器の出力電圧を第２の
帰還増幅器で増幅することにより、低出力インピーダン
スの定電圧出力を得るという効果が得られる。
帰還増幅器で増幅することにより、低出力インピーダン
スの定電圧出力を得るという効果が得られる。
（３） 定電圧を形成する第１の増幅器の出力信号を得
るためのトランジスタのベース，エミッタ間の定電圧に
よりカレントミラー回路を構成するトランジスタのコレ
クタ，エミッタ間電圧が電源変動の影響を受けないよう
電圧クランプさせるものであるので、アーリー効果によ
る出力定電圧の電源依存性を防止することができる。
るためのトランジスタのベース，エミッタ間の定電圧に
よりカレントミラー回路を構成するトランジスタのコレ
クタ，エミッタ間電圧が電源変動の影響を受けないよう
電圧クランプさせるものであるので、アーリー効果によ
る出力定電圧の電源依存性を防止することができる。
という効果が得られる。
以上に、本発明者によってなされた発明をその実施例に
もとづき具体的に説明したが、本発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変形可能であることはいうまでもない。
もとづき具体的に説明したが、本発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変形可能であることはいうまでもない。
例えば、起動回路11については、他の起動方法を適用し
てよい。更に、トランジスタQ2のエミッタ回路に抵抗を
設けてよく、抵抗R5,R6等は削除してもよい。
てよい。更に、トランジスタQ2のエミッタ回路に抵抗を
設けてよく、抵抗R5,R6等は削除してもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である定電圧回路に適用
した場合について説明したが、それに限定されるもので
はない。
明をその背景となった利用分野である定電圧回路に適用
した場合について説明したが、それに限定されるもので
はない。
例えば、ポータブルラジオ，小形テープレコーダ等の如
く、低電源電圧の電池を使用する各種電子機器に利用す
ることができる。
く、低電源電圧の電池を使用する各種電子機器に利用す
ることができる。
第１図（ａ）および（ｂ）は本願発明に先立って本発明
者等によって検討された定電圧回路の回路図、 第２図は本発明を適用した定電圧回路の第１の実施例を
示す基本的回路図、 第３図は同上の詳細な回路図、 第４図は本発明の第２の実施例を示す定電圧回路の基本
的回路図、 第５図は同上の詳細な回路図、 第６図は本発明の第３の実施例を示す多チャンネル増幅
回路のブロックダイアグラム。 １……定電圧電源回路、11……起動回路、Ａ……第１の
増幅器、Ｂ……第２の増幅器、Q1,Q2,Q3,Q4,Q5,Q6,
Q2′,Q3′,Q4′,Q5′,Q6′,Q11,Q12……トランジスタ、
D2,D2′……ダイオード、VS,VS′……出力電圧。
者等によって検討された定電圧回路の回路図、 第２図は本発明を適用した定電圧回路の第１の実施例を
示す基本的回路図、 第３図は同上の詳細な回路図、 第４図は本発明の第２の実施例を示す定電圧回路の基本
的回路図、 第５図は同上の詳細な回路図、 第６図は本発明の第３の実施例を示す多チャンネル増幅
回路のブロックダイアグラム。 １……定電圧電源回路、11……起動回路、Ａ……第１の
増幅器、Ｂ……第２の増幅器、Q1,Q2,Q3,Q4,Q5,Q6,
Q2′,Q3′,Q4′,Q5′,Q6′,Q11,Q12……トランジスタ、
D2,D2′……ダイオード、VS,VS′……出力電圧。
Claims (2)
- 【請求項１】エミッタ面積が互いに異なり、ベースが共
通接続されたトランジスタQ2,Q3と、エミッタ面積が小
さくされたトランジスタQ2のコレクタ電流を受けてエミ
ッタ面積が大きくされたトランジスタQ3に同じ電流を流
すようにされた電流ミラー回路を構成するトランジスタ
Q4,Q5と、上記トランジスタQ3のエミッタに設けられそ
の分圧点にトランジスタQ2のエミッタが接続された直列
抵抗R1,R2と、上記トランジスタQ4,Q5と同じ導電型とさ
れ、トランジスタQ3のコレクタにベースが接続され、そ
のベース，エミッタ間電圧により上記トランジスタQ5の
コレクタ，エミッタ間を電圧クランプさせるように設け
られたトランジスタQ6とを含んで、上記トランジスタQ2
とQ3の共通接続されたベースから基準電圧を発生させる
第１の増幅器Ａと、 この第１の増幅器の下限動作電圧と同じ下限動作電圧を
持ち、上記トランジスタQ6のコレクタ出力電圧を受け
て、上記トランジスタQ2とQ3のベースに帰還させるとと
もに定電圧出力を形成するボルテージフォロワ形態とさ
れた第２の増幅器Ｂとを備えてなることを特徴とする定
電圧回路。 - 【請求項２】エミッタ面積が互いに異なり、ベースが共
通接続されたトランジスタQ2,Q3と、エミッタ面積が小
さくされたトランジスタQ2のコレクタ電流を受けてエミ
ッタ面積が大きくされたトランジスタQ3に同じ電流を流
すようにされた電流ミラー回路を構成するトランジスタ
Q4,Q5と、上記トランジスタQ3のエミッタに設けられそ
の分圧点にトランジスタQ2のエミッタが接続された直列
抵抗R1,R2と、上記トランジスタQ4,Q5と同じ導電型とさ
れ、トランジスタQ3のコレクタにベースが接続され、そ
のベース，エミッタ間電圧により上記トランジスタQ5の
コレクタ，エミッタ間を電圧クランプさせるるとともに
コレクタ出力を上記トランジスタQ2,Q3のベースに帰還
させるトランジスタQ6とを含み、上記トランジスタQ2,Q
3の共通接続されたベースから基準電圧を出力させる第
１の増幅器Ａと、 上記第１の増幅器Ａの下限動作電圧と同じ下限動作電圧
を持ち、上記基準電圧を受けてそれに対応した出力定電
圧を形成するボルテージフォロワ形態とされた第２の増
幅器Ｂとを備えなることを特徴とする定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220623A JPH0752371B2 (ja) | 1983-11-25 | 1983-11-25 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58220623A JPH0752371B2 (ja) | 1983-11-25 | 1983-11-25 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60114917A JPS60114917A (ja) | 1985-06-21 |
| JPH0752371B2 true JPH0752371B2 (ja) | 1995-06-05 |
Family
ID=16753868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58220623A Expired - Lifetime JPH0752371B2 (ja) | 1983-11-25 | 1983-11-25 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752371B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5270345A (en) * | 1975-12-10 | 1977-06-11 | Mitsumi Electric Co Ltd | Low voltage stabilizer circuit |
| JPS5597619A (en) * | 1979-01-19 | 1980-07-25 | Yokogawa Hokushin Electric Corp | Reference signal generating circuit |
| JPS5835612A (ja) * | 1981-08-26 | 1983-03-02 | Sharp Corp | 安定化電源回路 |
-
1983
- 1983-11-25 JP JP58220623A patent/JPH0752371B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60114917A (ja) | 1985-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0067447B1 (en) | Current mirror circuit | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPS5995621A (ja) | 基準電圧回路 | |
| JPS6365166B2 (ja) | ||
| JPH069326B2 (ja) | カレントミラー回路 | |
| US4678947A (en) | Simulated transistor/diode | |
| JPH0136346B2 (ja) | ||
| JPH07113864B2 (ja) | 電流源装置 | |
| EP0164182B1 (en) | Jfet active load input stage | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP3162732B2 (ja) | 増幅回路 | |
| US4612513A (en) | Differential amplifier | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPH0752371B2 (ja) | 定電圧回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPS6213844B2 (ja) | ||
| JPH0732261B2 (ja) | 半導体受光装置 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JPH08314553A (ja) | 定電圧回路 | |
| JPH0115224Y2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH073691Y2 (ja) | 分流回路 | |
| JPS60136403A (ja) | 利得制御回路 |