JPS60136403A - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPS60136403A
JPS60136403A JP58243805A JP24380583A JPS60136403A JP S60136403 A JPS60136403 A JP S60136403A JP 58243805 A JP58243805 A JP 58243805A JP 24380583 A JP24380583 A JP 24380583A JP S60136403 A JPS60136403 A JP S60136403A
Authority
JP
Japan
Prior art keywords
current
differential amplifier
temperature
voltage
trs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58243805A
Other languages
English (en)
Inventor
Seiichi Ueda
上田 誠一
Masumi Kasahara
真澄 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58243805A priority Critical patent/JPS60136403A/ja
Publication of JPS60136403A publication Critical patent/JPS60136403A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は利得制御回路、待に差動増幅器を用いた利得制
御回路に関する。
〔背景技術〕
差動増幅器を用いた利得制御回路には、本願出願人によ
って開示された利得制御回路(特公昭55−49450
号)がある。
本願発明に先立ち、本発明者は前記利得制御回路を含む
各種の利得制御回路につキ様々の技術的検討を行った。
前記利得制御回路は、差動増幅器の電流分配を利用して
アッテネータ動作を行っているため、差動増幅器の温度
特性によって利得に変化が生じやすいことが判明した。
そして、利得変化があるため、微小な利得制御が困難で
あり、特に各種電子機器をリモートコントロールする際
に、特に問題となることが、本発明者の検討により明ら
かにされた。
本発明は、前記欠陥を是正するためになされたものであ
る。
〔発明の目的〕
本発明の目的は、利得制御回路の出力信号の振幅に表わ
れる温度依存性を低減し、極めて正確な利得制御を行な
い得る利得制御回路を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明の概要を簡単に述べれば、
下記のとおりである。
すなわち、第1の差動増幅器の電流制御を行うトランジ
スタQ3のコレクタ電流■。、3が、負の温度特性を有
するトランジスタQ、IQ、%又はQ、、、Q、!によ
って高温時に増大するようになし、これに対応してレベ
ル変化する出力電圧■B4、’YB5によって第2の差
動増幅器の温度補償を行ない、この温度補償により第1
の差動増幅器に供給される制御信号のレベル変化に対応
して第2の差動増幅器から得られる出力信号の振幅を正
確に制御する、という本発明の目的を達成するものであ
る。
〔実施例−1〕 本発明を適用した利得制御回路の第1の実施例を、第1
図〜第3図を参照して説明する。なお、第1図は利得制
御回路の回路図を示し、半導体集積回路(以下において
ICという)にて構成されているものとする。そして、
数字を囲んだ丸は、ICの外部接続端子とする。
以下、順次回路動作を説明するが、それに先立って全体
の回路構成を述べる。
第2の差動増幅器2の差動対トランジスタQ4+Q、の
エミッタに交流信号源Sと定電流回路C81とが接続さ
れることにより、定電流回路C8,の直流電流に交流信
号源Sの交流電流が重畳した電流■。が両トランジスタ
Q4’、Q−のエミッタに注入される。
第1の差動増幅器1の差動対トランジスタQ、。
Q、は可変抵抗Rxから得られる制御電圧■。を直流増
幅することにより制御出力電圧■B4.vB5を発生し
、これらを第2の差動増幅器2の差動対トランジスタQ
、、、Q、のベースにそれぞれ供給する。
従って、制御出力電圧vB4.vB5の大小関係によっ
て差動対トランジスタQ、、Q、の導通度が制御される
。トランジスタQ4が完全にオンし、トランジスタQ、
が完全にオフした場合、直流電流成分に交流電流成分が
重畳した電流I0のほぼ100%がトランジスタQ4の
エミッタ・コレクタ径路を介して負荷抵抗R3に流れる
ため、3ピンから大振幅レベルの出力電圧■。utが得
られる。
両トランジスタQ、、Q、の導通度が等しい場合、電流
■。のほぼ50%が同様に負荷抵抗R8に流れるため、
3ピンから中振幅レベルの出力電圧Voutが得られる
。トランジスタQ4が完全オフ。
トランジスタQ、が完全オンとなると、電流工。
のいかなる成分もトランジスタQ4のエミッタ・コレク
タ径路に流れなくなり、3ピンからいかなる信号成分も
得られなくなる。
そして、回路ブロック3は定電圧回路であり、この定電
圧回路3の温度特性によって、前記第2の差動増幅器2
の温度特性を補償するように構成されている。
第1の差動増幅器1には、1番端子を介して第1の電源
電圧■B8が供給される。差動対トランジスタQ、、Q
、は基準電圧vREFIと制御電圧vcとの電圧比較を
行ない、電圧−電流変換動作を行なう。なお、制御電圧
V。は、基準電圧■REF2を可変抵抗器Rxによって
分圧することにより【得られる。抵抗R,、R,は負荷
抵抗であり、電流−電圧変換動作を行なう。
制御電圧■。が所望の電圧レベルに設定されると、電流
IC、工CQ2が得られ、抵抗R,、R。
l の電圧降下により出力電圧■B4.vB5が得られる。
出力電圧vB4.VB、は、第2の差動増幅器2からみ
ルト、差入力信号(V−V)又ハ(■B5−■B4)8
4B5 として変化する。
そして、前記電流IC,、、IC42の和の電流が、電
流IC83として定電流回路として動作するトランジス
タQ、を流れる。トランジスタQ、のバイアス電圧は、
前記定電圧回路3によって供給される。
一方、第2の差動増幅器2についてみると、トランジス
タQ4.QIは差入力信号(VB4−VB5)又は(v
llB−vB4)の電圧差に対応して電圧−電流変換動
作を行う。抵抗R3は負荷抵抗であり、電流IC14に
つぎ電流−電圧変換動作を行って、3番端子から出力信
号V。utを得る。なお、交流信号源Sは、第2の差動
増幅器2に増幅すべき交流信号を供給し、C8,は定電
流回路である。
トランジスタQ、、Q、のベース接地電流増幅率を1と
すると差動増幅器2を流れる電流IC64゜IC65は
、次式によってめられる。
なお、前記(lj(21式において、IOは定電流回路
C3,の直流電流に交流信号源Sの交流電流を重畳した
電流であり、qは電子電荷、Kはボルツマン定数、Tは
絶対温度、(■B5−■B4)、(■B4−vB5)は
差入力信号である。そして、前記(11(21に示す如
く、絶対温度Tは分母にあるので、高温度になると電流
IC44,■CQ5の電流量が変化し、電流量。
に対する差動対トランジスタQ4.Q+の分流比が変化
する。
第2図は、温度変化にともなう差動対トランジスタQ4
.Q、電流IC44,IC,5の切換わり特性変化を示
すものであって、低温時の実線で示す如き電流ICQ4
.IC45の切換わり特性が高温時においては点線で示
すように変化する。すなわち、所定の差入力信号■B4
−VB5−Δ■に対する差動増幅器2の差動対トランジ
スタQ4、QI+の分流比が点p、、p、から高温時に
はP4’*P6’に変化してしまう。
しかるに、本発明を適用した利得制御回路では、温度上
昇による差動対トランジスタQ4、Qsの分流比の変化
が定電圧回路3及び差動増幅器1によって補正される。
定電圧回路3において、抵抗R,,R,は分圧抵抗であ
り、トランジスタQ6にバイアス電圧を供給する。この
際、バイアス電圧の電圧レベルと電源vccとは次式の
関係にある。
R。
VCC”’VBEQ6+R1”ICQ6+v、、、7R
4+R,。
十■、8・・・・・・・・・(3) なお、前記(31式において、V■ BEQ61BEQ7’ ■BEQ8はそれぞれトランジスタQ、、Q7.Q。
のベース・エミッタ間電圧であり、工CQ6はトランジ
スタQ6からアースラインに流れる電流である。そして
、前記電流IC66をめると、で決定される。
ところで、トランジスタQ、、Q、、Q、のベース・エ
ミッタ間電圧は負の温度特性(約−2mv7℃)を有し
ており、高温になると■、け低温時に比べ小となるため
前記(4)式における分子が大となり、電流IC66が
増大することになる。
トランジスタQ、、Q、はカレントミラー回路を構成し
ているので、電流IC46が増大するとトランジスタQ
3を流れる電流IC63も増大する。
この結果、差動増幅器1を流れる電流ICQ1゜IC6
2は、第3図に示す如く低温時の実線の特性と高温時の
破線の特性との間で変化する。
先ず、説明の便宜のため、第3図の実線で示した低温時
における電流量CQI、IC42について述べる。低温
時において、所定のV。−■REFIの電圧差に対応し
た電流IC、IC62が流れ、電流1 1C,ICQの電流差は第3図に点p、、p。
1 で示す如く小である。従って、電流量CQ0.IC62
に対応して得られる出力電圧VB41■B5の電圧差△
■も小であるが、低温時における差動増幅器2の切換わ
り感度が第2図に点P4.P、で示す如く大であるため
、電流IC、IC05の電流差4 Δ工。は所定の値となる。すなわち、低温時においては
、制御電圧■、のレベルに対応して、出力信号V。ut
の振幅レベルが設定される。
次に、高温時の回路動作を述べる。
高温時においては、差動トランジスタQ4−Q6の切換
わり感度が第2図の破線に示すように低下するため、制
御出力電圧■B4.■B5の電圧差ΔVが一定であるな
らば両トランジスタQ4.QIlの分流比は点p、’、
pI+’に示す如く低下する。しかるに、前述の如く高
温時において電流IC46が増大するので、これに対応
して定電流トランジスタQ3の電流ICが第3図にIC
03′で示す如く増3 太する。
ちなみに、差動対トランジスタQ、、Q、の電流IC0
1,IC42と定電流トランジスタQ3の電流量CQ3
との関係は、 で決定される。従って、温度上昇により電流IC83が
増大すると、前記+51(61式から明らかな如く、差
動対トランジスタQ、、Q、の電流IC01,工CQが
第3図に実線で示す低温特性から点線で示す高温特性に
変化する。そして、所定の電圧差■。−vreflに対
応する高温時の電流IC,1,IC,2の電流差は、第
3図に示す点P1.P、からP、′。
、Iに増大する。
この結果、高温時においては電流IC,1,IC,2の
電流差に対応する出力電圧vB4”B5の電圧差もΔゾ
と大となる。従って、高温時において差動増幅器2の差
動対トランジスタQ、、Q、の切換わり感度が第2図の
破線のように低下しても、出力電圧vB4.■B5の電
圧差がΔ■′と大になることにより両トランジスタQ4
=Qsの動作点が点p、’、pIl’に補正される。そ
して、高温時の両ドアン”スタQ4+Qw’)’IIL
流:tc、4.ICQ5(’)電流差が低温時の電流差
Δ工。とほぼ等しくなり、所定の制御電圧VCのレベル
に対応する出力信号■outの振幅レベルの温度変化が
抑圧される。
〔実施例−2〕 次に、第4図を参照して本発明の第2の実施例を述べる
なお、前記第1の実施例と同一の回路動作をなす部品に
は同一の符号を付し、その説明を省略する。そして、前
記第1の実施例と本実施例との相違点は、定電圧回路3
に代えてトランジスタQ3に対し直列に負の温度特性を
有するトランジスタQ、、、Qllを設けたことKある
すなわち、トランジスタQ、のベースは接地され、その
エミッタと負電源−VEEとの間にダイオード接続され
たトランジスタQ+t+Q+t、抵抗RYからなる直列
回路が設けられている。低温時においては、VC−■R
11F1の電圧差に対応して電流ICQ1.■CQが流
れ、出力電圧vB4.vB5が得られる。そして、トラ
ンジスタQ4.Q1が第1の実施例の場合と同様に動作
し、出力信号V。utを得る。
一方、高温時においては、トランジスタQ11*Qll
の負の温度特性によって電流IC43ひいては電流IC
,、、ICQの電流量が第3図について述べた如く増大
する。従って、差動増幅器2の電流量が第2図について
述べた如く変化しても、第1の実施例と同様の補正が行
われる。
故に、本実施例で示す利得制御回路においても、低温時
あるいは高温時の何れにおいても、制御信号vcのレベ
ル変化に対応して、出力信号V。utの振幅を正確に制
御することができる。
〔効果〕
(1)信号増幅を行う差動増幅器の出力信号■。utの
振幅がICチップの周囲温度の影響を受けず、制御信号
■。によってのみ、正確に制御できるという効果が得ら
れる。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることは言うまでもない。
例えば、第1の実施例におけるトランジスタQ、。
Qa、第2の実施例におゆるトランジスタQll*Ql
tは、何れも2個のトランジスタに限定されるものでは
なく、電源電圧vccの電圧レベル、差動増幅器1.2
の利得などによって更に多数のトランジスタに代えてよ
い。
〔利用分野〕
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野である利得制御回路に適
用した場合について述べたが、本発明はそれに限定され
るものではない。
例えば、差動増幅器を用いた通常の増幅回路に利用する
ことができる。
その他、オーディオ機器、ビデオ機器等において、制御
信号により信号伝達を制御する際に利用することができ
る。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す利得制御回路の回
路図を示し、 第2図は利得制御回路の一部を構成する第2の差動増幅
器の温度特性図を示し、 第3図は第1の差動増幅器の温度特性図を示し、第4図
は本発明の第2の実施例を示す利得制御回路の回路図を
示す。 1・・・第1の差動増幅器、2・・・第2の差動増幅器
、3・・・定電圧回路、QleQl+QaaQ4eQi
HQaHQ?、Qa、Qo、Qlt−)ランジスタ、V
o・・・制御電圧、IC61,ICQ、IC,3,IC
Q41ICQ511C86・・・電流、P1sp、I:
p、sp、*Pl’s”I’sP4’vPB’・・・切
換え感度を示す位置。 第1図

Claims (1)

    【特許請求の範囲】
  1. 1、PN接合の温度特性により、温度変化に対応してレ
    ベル変化する出力電圧を得る第1の差動増幅器と、前記
    出力電圧によって利得が制御され、信号増幅を行う第2
    の差動増幅器とをそれぞれ具備し、前記出力電圧の温度
    特性により前記第2の差動増幅器の温度特性を補正する
    ことを特徴とする利得制御回路。
JP58243805A 1983-12-26 1983-12-26 利得制御回路 Pending JPS60136403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58243805A JPS60136403A (ja) 1983-12-26 1983-12-26 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58243805A JPS60136403A (ja) 1983-12-26 1983-12-26 利得制御回路

Publications (1)

Publication Number Publication Date
JPS60136403A true JPS60136403A (ja) 1985-07-19

Family

ID=17109198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58243805A Pending JPS60136403A (ja) 1983-12-26 1983-12-26 利得制御回路

Country Status (1)

Country Link
JP (1) JPS60136403A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314311A (ja) * 1989-06-13 1991-01-23 Sharp Corp フィルター回路
JPH06237134A (ja) * 1993-02-09 1994-08-23 Nippon Motorola Ltd 電子ボリューム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314311A (ja) * 1989-06-13 1991-01-23 Sharp Corp フィルター回路
JPH06237134A (ja) * 1993-02-09 1994-08-23 Nippon Motorola Ltd 電子ボリューム

Similar Documents

Publication Publication Date Title
KR101829416B1 (ko) 보상된 밴드갭
JPH0618015B2 (ja) 電 流 安 定 化 回 路
JPS6365166B2 (ja)
US4260945A (en) Regulated current source circuits
JPS60136403A (ja) 利得制御回路
US6339319B1 (en) Cascoded current mirror circuit
KR20000009310A (ko) 저전압 동작용 바이어스 전류회로
US4439745A (en) Amplifier circuit
US5977760A (en) Bipolar operational transconductance amplifier and output circuit used therefor
JPH0257372B2 (ja)
JPH0252892B2 (ja)
JP3107590B2 (ja) 電流極性変換回路
JPH06169225A (ja) 電圧電流変換回路
JP3398907B2 (ja) バイアス電流制御装置
JPH0535613Y2 (ja)
JPH066607Y2 (ja) 利得制御回路
JPH05343933A (ja) 電圧電流変換回路
JPS61105917A (ja) 低電圧用バツフア回路
JPH02135810A (ja) 利得制御回路
JPH0115224Y2 (ja)
KR900005303B1 (ko) 전원전압 추종형 바이아스회로
JP3355839B2 (ja) 対数変換回路
JPS63294113A (ja) ヒステリシスコンパレ−タ
JPH04338811A (ja) バンドギャップ基準電圧発生回路
JPS6130767B2 (ja)