JPH07509318A - 複合デバイスの自動検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 複合デバイスの自動検査装置 発明の背景 本発明は、複合デバイスの自動検査装置に関し、特に複合電子回路デバイスの自 動検査装置に適用可能なものである。このようなデバイスは多様な技術及び広範 な統合技術によって製作されているものである。

電子回路デバイスの製造においては、回路設計上で規定された機能仕様を満たし ているか否かを検証することが重要である。このような電子回路デバイスがめら れている能力を発揮し得るが否かを、一般に個別の検査測定機器による手作業又 は自動検査装置（ＡＴＥ）によって検査する。スピード、正確性、反復性を考慮 すれば、手作業よりも自動検査装置を使用することが望ましい。しかし、自動検 査装置は、完全で正確なデバイス変数の検証に不可欠なすべての検査を実箆する ための十分な能力を提供できない場合がしばしばある。

ＡＴＥシステムは、被測定デバイス（ＤＵＴ）の接続端子に接続するための検査 ソケットと、あらかじめ用意された入力信号系列を被測定デバイスに供給するた めの信号入力デバイス（刺激器）と、この入力信号に対する被測定デバイスの応 答信号を受け取るための信号取得デバイス（取得器）から構成されている。これ らすべては信号入力及び信号取得の動作源を制御するコンピュータによって統合 管理され、複合検査プロセスを実行する一つのソフトウェア制御システムを形成 している。

従来のＡＴＥシステムにおいては、単一の主制御装置が指定された検査手順の全 動作の位相関係を指定し、この主事象制御デバイスによるタイミング制御の下で 信号入力デバイスと信号取得デバイスが動作する。最少の検査時間で最大の正確 さを得るために、アナログ変数とアナログ（連続可変）及びデジタル（不連続可 変）の動作関係の検査にはデジタル信号処理技術が採用されている。デジタル信 号処理検査技術の迅速な実行において最も必要なことは、信号入力動作と信号取 得動作量のコヒーレント（可干渉性）時間調整である。コヒーレント時間調整に は実行周波数間の正確な整数比が必要となり、それほど１要でないにもかかわら ず周波数の絶対的な精密度を要求するものとなってしまう。この理由によって、 従来のコヒーレント自動検査装置システムは単一の主タイミング基準を有し、こ の主タイミング基準からすべての信号入力デバイスと信号取得デバイスの状態の タイミングを派生させている。

この時間調整法により被測定デバイスの多くの特性を測定することができるが、 いくつかの制限もある。例えば、単一の主事象制御デバイスを有する従来のコヒ ーレント自動検査装置システムはある種のデバイス変数の検査には遺さない。例 えば、Ａ／Ｄ変換器（ＡＤＣ）に関する重要な性能指数は量子化過程の直線性で あり、その量子化過程は一定間隔のデジタル単位で連続可変のアナログ信号をカ ウント値に変換するものである。変換直線性はＡ／Ｄ変換器のサンプリング回路 部の精度に依存する。いくつかの高速サンプリング回路は安定的な校正（キャリ ブレーション）状態から動作を開始した立後のしばらくの間、安定しない回路構 成となっているものがある。それゆえ、このようなサンプリング回路は繰り返し 校正を行うことが必要とされる。Ａ／Ｄ変換器は外部ソースがらの不連続入力信 号によって校正状態に置かれる。この外部ソースとは一般的にＡ／Ｄ変換器等の 機器の動作制御用マイクロコントローラーである。Ａ／Ｄ変換器は連続的に標本 化を行って出力データを生成するが、校正サイクルの間に生成される出力データ は無効である。この種の不安定サンプリング回路を有するＡ／Ｄ変換器の動作サ イクルは校正サイクルとこれに続く変換サイクルとから構成され、この変換サイ クルは複数の標本化サイクル及び量子化サイクルを含んでいる。

不安定サンプリング回路を有するＡ／Ｄ変換器の変換直線性は、校正サイクル間 の間隔と、校正サイクルの継続時間に依存する。従って、Ａ／Ｄ変換器の変換直 線性を測定するには、まずテスターが間欠的に動作する信号入力デバイスと信号 取得デバイスを備えていなければならない。そして、コヒーレントタイミングで これを行うには、自動検査装置システムの信号入力デバイス、信号取得デバイス 及び制御デバイスがそれぞれの作業実行時における状態変化を異なる周波数で動 作させる必要がある。従って、単一の主事象デバイスで検査行程の実行時に様々 なデバイス動作の開始、中止、休止及び再開を正確に制御することは非常に困難 である。

不安定構造を有するＡ／Ｄ変換器の種本化回路は、一般にコンピューター援助設 計機械用の高性能ビデオグラフィックスのような多数のビット解析を行う超高速 動作に適用されている。高速変換速度と高分解能とを組み合わせた場合には、分 解能に一致した精度で変数の測定を行うのには十分なデータ点を供給するために 大量のデータの取得を必要とする。この必要とされるデータ点の数は、連続した 校正サイクル間で確保できる最大時間においても、Ａ／Ｄ変換器の動作速度では 取得することができない。その結果、校正サイクル間の複数の動作期間で集めら れたデータを使用することになり、検査行程が不連続的なものとなってしまう。

理想的には、校正サイクルに挟まれた動作期間内で検査中のＡ／Ｄ変換器が発生 したデータだけを信号取得デバイスが取得することが望ましい。更に、それに続 ＜ＤＳＰデータ還元アルゴリズムの簡潔且つ迅速な実行が可能となるように、結 果として得られたデータレコードは余剰物を含まない単一の連続したデータ点で あって、継ぎ目のない−続きのものであることが望ましい。従って、結果として 得られるデータレコードが単一の連続した取得信号となるように、周期的に巡っ てくる校正サイクルに応じて検査行程を中断及び再開することが必要である。

従来のＡＴＥシステムは、検査中のＡ／Ｄ変換器における−の動作期間と別の動 作期間との間の余剰データを含んだデータを取得するため長い信号取得期間を必 要となり、分離型の検査源デバイスの測定中断期間における位相の制御管理が困 難となる。その結果、Ａ、／Ｄ変換器が校正されている間に取得したデータのす べてをデータレコードから消去することが必要とされ、このために継ぎ目がなく 余剰物を全く含まない理想的なデータレコードが生成される以前に、このデータ レコードの大がかりな処理のために変換直線性のような変数を正確且つ迅速に測 定することが不可能となってしまう。

更に、従来のＡＴＥシステムは異なる時間領域で動作する複数の機能ブロックで 構成されている一般的なデバイスを検査するのに適していない。上述のＡ／Ｄ変 換器は少なくとも３つの時間領域（アナログ入力源デバイス、デジタル制御デバ イス及びデジタル出力信号取得デバイス）を包含する。一般的な画像処理回路は 、アナログ入力に関係する同位相４３号の制御下で動作するＡ／Ｄ変換器、標準 的なデジタル・インタフェイスに接続されるデジタル処理回路、処理された入力 信号のアナログ表示をビデオディスプレイ規格に応じて出力するデジタル・アナ ログ（Ｄ／Ａ）変換器を含んでいる。このような異なる時間領域に対しては特殊 な時間調整が必要となるため、２つ以上の機能ブロックを含む場合の検査特性に 障害が生じる。

発明の概要 本発明は入力ポートと出力ポートを有する集積回路デバイス（被測定デバイス） 用の検査装置を提供する。

この検査装置は、それぞれが所定のシーケンスで発生する複数の状態（ステート ）を有し、それぞれが現在の状態を表すイベント信号を供給する出力ポートを有 し、少なくとも第１のステートデバイスは指定された状態に移行する所定時間前 にイベントマーカー信号を発する発生デバイスであり、少なくとも第２のステー トデバイスは所定時間経通後に所定の方法でイベントマーカー信号の受取に応答 する受取デバイスであり、少なくともステートデバイスの一つは被測定デバイス の入力ポートに接続される出力ポートを有し、少なくともステートデバイスの一 つは被測定デバイスの出力ポートに接続される測定デバイスである複数個のステ ートデバイスから構成されている。

この装置はまた、各ステートデバイスに接続され、各ステートデバイスが相互に イベントマーカー信号を伝達できるようにしている内部接続マトリックスを有す る。

図面の簡単な説明 添付された図面を＃照すれば、本発明の実施態様が具体例により容易に理解され るであろう。

第１図は、本発明における装置のブロック図である。

第２図は、第１図で示した装置の構成要素のを拡大詳細図である。

第３図は、第１図及び第２図で示す装置を使用して不安定型Ａ／Ｄ変換器に対す る不連続直線性検査を行った場合を示す線図である。

第４図は、第１図及び第２図で示した装置を使用して不安定型Ａ／Ｄ変換器に対 する更に不連続直線性検査を行った場合を示す線図である。

詳細な説明 図１に示すテスターは、表面上独立した複数のステートマシン１０〜１６、すな わち論理検査器１０及び検査測定器１１〜１６から構成されている。ステートマ シン１０〜１６はソケット２０を介して被測定デバイス（ＤＵＴ）２２に接続さ れる。ステートマシン１０〜１６は、ステートマシン自体の種類、被測定デバイ ス２２の種類及び実行される検査の種類に応じて、単−又は複数のソケット接続 用ボートを備えている。ソケット２０は１００以上のビンを有するが、そのうち のいくつかのビンは特定の検査においては使用されない場合もある。それぞれの ステートマシン１０〜１６はソケット２０から異なった距離に配置されているの で、ソケット２０と各ステートマシン間の信号伝達時間は一律とはなっていない 。

論理検査器１０は、従来のデジタルテスターのすべての機能を実質的に備えた自 立性を有する装置（インスッルメント）である。この論理検査器１０はデジタル 検査信号を発生すると共に、デジタル応答信号を受け取り測定することが可能で ある。従来のデジタルテスターの中には、論理検査器が必要以上の能力を備えて いる場合がある。このような論理検査器としては、例えばカリフォルニア州フレ モントのクリ−ダンス・システム・コーポレーションから発売されているビスタ ・シリーズのテスターがある。

検査測定器１１〜１６は自立性を有する装置であり、それぞれ特定の検査測定機 能を有する。この検査測定器は例えばアナログ波形発生器（ＡＷＧ）１１、アナ ログ波形デジタイザ１２、デジタルデータ捕捉ボート（ＤＣＰ）１３と他の装置 ｌ１１４．　１５．１８を備え、各検査測定器には活動状態と静止状態とがある 。アナログ波形発生器１１は被測定デバイスにアナログ出力信号を供給するが、 アナログ波形発生器１１が活動状態の時はアナログ出力信号はユーザーが選択し た波形、例えば方形波又は正弦波等に変化し、静止状態の時はその出力信号は一 定のレベルを保持する。アナログ波形デジタイザ１２には被測定デバイスからの アナログ出力信号が供給される。このアナログ波形デジタイザ１２は、それが活 動状態である時は被測定デバイスからのアナログ信号をデジタル形態に変換し、 静止状態の時はアナログ信号からデジタル形態への変換を中断する。デジタルデ ータ捕捉ボート１３には被測定デバイスからデジタル出力信号が供給される。こ のデジタルデータ捕捉ボート１３は、それが活動状態である時は被測定デバイス のデジタル出力信号を取得するための取得ストローブパルスを発生し、静止状態 の時は取得ストローブパルスの発生を中断する。

このようなテスターは内部接続マトリックス３０を備え、この内部接続マトリッ クス３０によってステートマシン１０〜１６が任意の２つのステートマシン間で 同時に双方向伝達ができるように接続されている。すなわち、マトリックスは双 方向伝達ボート１０１〜１０６及びボート１１０，１２０，１３０，１４０゜１ ．５０，１６０を有し、双方向伝達ボート１０１〜１０６は論理検査器１０に接 続され、ボート１１０，１２０，１３０，１４０，１５０，１６０はマトリック スを介してボート１０１〜１０６に接続されると共に論理検査器１０及び検査測 定器１１〜１６間の信号伝達のために各検査測定器１１〜１６にも接続されてい る。追加ボート（図示せず）があれば他のステートマシン間の信号伝達も可能に なる。

ステートマシン１０〜１６はすべて主クロツク発生器２４が発生する主クロック の制御下で作動する。クロックラインは主クロツク発生器２４から各ステートマ シン１０〜１６に接続される。各ステートマシンはそれぞれ内部タイミング発生 器（図示せず）を備え、この内部タイミング発生器は主クロックに応答して動作 し、主クロックの周波数の所定の整数比となる周波数のローカルタロツクを発生 する。尚、各ステートマシンのローカルクロック周波数と主クロツク周波数との 比率と必ずしも同一でなくてもよい。従って、すべてのローカルクロックはコヒ ーレント（可干渉性）を有し、主クロックの周波数が変わった場合にもこのコヒ ーレントは維持される。各ステートマシンにおける整数比を異なるように設定す れば、それぞれの状態（ステート）行程を異なる速度で行わせることができる。

論理検査器１０はそれ自身内部の時間領域に従って実行検査に応じた状態行程を 進行させる。同様に、検査に使用される各検査測定器１１〜１６もそれぞれ内部 の時間領域に従って動作し、論理検査器１０から供給されるコマンドに応じた状 態行程を進行させる。

図２は、論理検査器１０とマトリックス３０のインタフェイスの詳細図である。

ボート１０１は、論理検査回路１０の出力ラインに接続されたマーカー発生器３ ６を備えている。その出力ラインは論理検査器１０のビン・チャンネルの中の一 出力であってもよい。論理検査器１０の状態の中には前駆状態、すなわち前もっ てその状態に移行しておき、マーカー発生器３６に対する供給される信号発生を もって終了する状態がある。マーカー発生器３６はこの信号に応答して専用口綿 ３８とボート１１０　（図１）経由でマーカー信号をアナログ波形発生器１１に 供給する。このマーカー信号は前駆状態の後に続く次の状態の発生時点から所定 時間前に正確にボート１１０に供給される。また、ボート１０１はボート１１０ と専用回線４２経由でアナログ波形発生器１１から供給されたマーカーを検出す るマーカー検出器４０を備えている。マーカー検出器４０と論理検査器１０との 間には可制御遅延素子４４が配置されているので、アナログ波形発生器１１から のマーカーを検出したことを示す信号を受け取る時点を、マーカーの検出後の任 意の時点に調整可能である。同様に、マトリックス３０の他の双方向伝達ボート はそれぞれマーカー発生器３６、マーカー受理鱈及び可制御遅延素子４４を備え ている。従って、ボート１１０に供給されたマーカー信号は、アナログ波形発生 器１１への供給前に所定量の正確な遅延がなされる。

指定された検査の実行においては、すべての検査測定器が使用されるわけではな い。例えば、図１及び図２で示されたテスターを使ってＡ／Ｄ変換器（ＡＤＣ） の変換直線性を検査する時、テスターは論理検査器１０、アナログ波形発生器１ １及びデジタルデータ捕捉ボート１３を使用する。論理検査器１０、アナログ波 形発生器１１及びデジタルデータ捕捉ボート１３はそれぞれ所定のシーケンスを 実行する。

Ａ／Ｄ変換器の変換直線性を検査するために、アナログ波形発生器１１はローカ ルタロツクの制御下で方形波を発生するようプログラムされている。Ａ／Ｄ変換 器の検査を開始するにあたり、オペレーターはＡ／Ｄ変換器の校正（キャリブレ ーション）サイクルの周波数及び時間を決定し、周期的に不連続のリセットパル ス（図３の波形Ｆ　（ＡＤＣＯ））を発するように論理検査器１０をプログラム する。選択された時点でこのリセットパルスは選択された時点で主クロックに従 ってソケット２０を通じてＡ／Ｄ変換器のリセットビンに供給される。これによ り、論理検査器１０はＡ／Ｄ変換器に選択された時間の校正サイクルを定期的に 行わせる。論理検査器１０もまたオペレーターのプログラムによって、各変換サ イクルの開始前にベクトルトリガ開始パルス５０を発し、各変換サイクルの終了 前にベクトルトリガ中止パルス５２を発する。ベクトルトリガ信号は内部接続マ トリックスの１０１ポートに供給される。ポート１０１はベクトルトリガ信号に 応答してポート１１０に供給されるＬＴ（論理検査）トリガ信号１（波形Ｂ）を 発生する。ＬＴ）リガ信号１はベクトルトリガ信号に対して相対的に遅延されて いるので、論理検査器１０が次の状態（パルスＡＤＣＯが終了する時点の状態） への移行前にアナログ波形発生器１１に正確な反復周期で供給される。

マトリックス３０のポート１１０はＬＴトリガ信号１に応答して、これを所定の 時間分だけ遅延させ、遅延後のＬＴ）リガ信号１をアナログ波形発生器１１に供 給する。アナログ波形発生器１１は遅延されたＬＴ）リガ信号１に応答して活動 状態に入り、ローカルクロックの次のパルスが来るごとにアナログ波形発生器１ １の出力電圧は段階的に増加する。アナログ波形発生器１１は遅延されたＬＴト リガ信号の中止パルス５２′に応答して静止状態に入り、ローカルタロツクパル スに応じた出力電圧の増加は次の開始パルス５０゛が供給されるまで中断される 。このようにアナログ波形発生器１１の出力電圧はＬＴトリガ１のパルスの制御 下で間欠的且つ段階的に増加する。このアナログ波形発生器１１の出力電圧の間 欠的且つ段階的な増加はアナログ波形発生器１１の出力電圧の範囲内で継続する 。

また、ベクトルトリガパルスは内部接続マトリックスのボート１０３にも供給さ れる。ポート１０３はこのベクトルトリガパルスに応答して、ボート１３０に供 給されるＬＴ）リガ信号２を発生する（図３の波形ＢはＬＴ）リガ信号１とＬＴ トリガ信号２の両方を表しているが、２つの信号は一般に互いに相対的な時間分 だけ頗れている）。マトリックスのボート１３０は遅延されたＬＴ）リガ信号２ に応答して、このＬＴトリガ信号２をデジタルデータ捕捉ポート１３に供給する 。Ａ／Ｄ変換器２２のデジタル出力ビンに接続されたデジタルデータ捕捉ボート １３は、アナログ波形発生器１１の状態に対応した分析を行うためにＡ／Ｄ変換 器のデジタル出力信号を取得する。デジタルデータ捕捉ボート１３は遅延された ＬＴｈＴｈ２Ｏ３始パルスに応答して活動状態に入り、ローカルクロックの次の パルスが来るごとに周期的な信号取得ストローブパルス（波形Ｄ）の発生を開始 する。更に、デジタルデータ捕捉ボート１３は遅延されたＬＴトリガ２の中止パ ルスに応答して静止状態に入り、ローカルタロツクパルスに応じたストローブパ ルス発生は次のＬＴトリガ２の開始パルスを受け取るまで中断される。

双方向伝達ポートの遅延素子は校正されており、これによって遅延されたＬＴト リガ１の開始パルスのようなマーカーの供給時点から遅延されたマーカーが供給 されるステートマシンの状態変化時点までの所定の時点までの所定期間にステー トマシンの状態変化が行われるようになされている。例えば、不連続変換直線性 の検査用の有効なデータを取得するためには、アナログ波形発生器１１とデジタ ルデータ捕捉ボート１３が活動状態への移行を行う時点では、デジタルデータ捕 捉ボート１３による信号取得ストローブパルスの発生時であってＡ／Ｄ変換器が 変換サイクルを実行しており、アナログ波形発生器１１が活動状態に入っている ようにしなければならない。この時点はＡ／Ｄ変換器２２の代わりのソケット２ ０にキャリブレーション・デバイスを接続させることにより指定することができ る。このようなキャリブレーション・デバイスには、クリ−ダンス・システム・ コーポレーションからビスタ・シリーズのテスターのオプションとして発売され ている自動キャリブレーション・システムがある。アナログ波形発生器１１の適 切な遅延量を決定するために、変換サイクルの開始を示す状態変化（信号ＡＤＣ Ｏの降下点）と、ボート１１０の遅延素子の設定状態に応じたアナログ波形発生 器１１の出力電圧の段階的な増加との両方をこのキャリブレーション・デバイス はソケット２０から検出する。そして、遅延が所望する関係となるようにポート １１０の遅延素子が設定される。同様に、デジタルデータ捕捉ボート１３の適切 な遅延時間を指定するために、キャリブレーション・デバイスはソケット２０を 通してデジタルデータ捕捉ボート１３にパルス信号を発し、捕捉ボートがバルス イコ号の立ち上がりを取得するようにポート１３０の遅延素子の多値が決定され る。このように、パルス信号の立ち上がりが取得されるように遅延素子による遅 延が設定される。

従って、タイミング駆動テスターのように単に時間的経過によるものではなく、 ベクトルトリガ信号により明らかなように、図１及び図２で示されたテスターを 使用するとアナログ波形発生Ｎ１１とデジタルデータ捕捉ボート１３の動作を論 理検査器１０の状態に応じて制御することが可能になる。

Ａ／Ｄ変換器に関するもう一つの性能指数は正弦入力信号に応答して取得される データ値の分析にある。周期波形に表されるようなデータレコードが整数回分の 周期波形にわたる２のｎ乗（ｎは整数）個のデータ点を含んでいる場合、高速フ ーリエ交換（ＦＦＴ）アルゴリズムによりこのようなデータレコードの高速分析 を行うことが可能である。不安定サンプラーを備えるＡ／Ｄ変換器の場合、連続 する２つの校正サイクル間で十分なデータを取得するのは不可能である。図１及 び図２で示した装置では、多量の不正なデータによってレコードが故意されるこ となく、正弦信号入力信号の複数の周期に分布するセグメント内のデータレコー ドを取得するのに利用できる。

この検査を実行するために、アナログ波形発生器１１はそれ自体のローカルクロ ックに応答して状態行程を進行させることにより高周波の電圧サンプルを発生す る。このサンプルは時間の正弦的作用に応じたものである。標本化された信号は 低域フィルターされ、その結果生ずる連続アナログ出力信号（図４の波形Ｂ）は 被測定デバイスに供給される。取得される正弦波形の周期回数及びレコード長、 すなわち標本化数はオペレーターが決定する。

図４に示すように、周期的に論理検査器１０から発せられる信号ＡＤＣＯは、Ａ ／Ｄ変換器を活動状態にするための信号を含んでいる。Ａ／Ｄ変換器の活動状態 への移行に先立って、論理検査器１０はボートｉｏ１，１０３に供給するベクト ルトリガ信号を発生する。ボート１０１，１０３はそれぞれＬＴ）リガ信号１及 びＬＴ）リガ信号２（波形Ｃ）を発する。ＬＴ）リガ信号１とＬＴ）リガ信号２ はベクトルトリガ信号に後続するように所定量だけ遅延されている。図３に示す 場合のように、２（ＩｌｇのＬＴ）リガ信号は一般に同位相とはならない。Ｌ丁 トリガ信号１はアナログ波形発生器１１に供給され、ＬＴトリガ信号２はデジタ ルデータ捕捉ボート１３に供給される。最初のＬＴ）リガ２の開始パルスに応答 して、デジタルデータ捕捉ボート１３はＡ／Ｄ変換器のデジタル出力を捕捉する ための信号取得ストローブパルスを発生させる。アナログ波形発生器１１は最初 のＬＴトリガ１の中止パルスに応答して、それ自身の状態を表しているカウント 値を所定時間後に配憶する。そして、デジタルデータ捕捉ボート１３は最初のＬ Ｔ）リガ２の中止パルスに応答して、信号取得ストローブパルスの発生を中止す る。前述で所定時間後としたのは、アナログ波形発生器１１に記憶されるカウン ト値を、デジタルデータ捕捉ボート１３による信号取得の終了時に一致させるた めである。

正弦出力の次の周期では、最初のＬＴ）リガ１の中止パルスに応答してアナログ 波形発生器１１が記憶されたカウント値に表される状態に移行する前に、アナロ グ波形発生器１１はＡＷＧ　（アナログ波形発生器）トリガパルス（波形Ａ）を 発生し、このＡＷＧ）リガパルスは内部接続マトリックス３０を通してデジタル データ捕捉ボート１３に供給される。更に、２番目のＬＴトリガ２の開始パルス はデジタルデータ捕捉ボート１３に信号取得ストローブパルスを発生させるので はなく、デジタルデータ捕捉ボート１３を活動状態に移行させるものである。そ うすることにより、デジタルボート捕捉ポートは遅延されたＡＷＧ）リガパルス が供給されるとすぐに信号取得ストローブパルスの発生を再開し、Ａ／Ｄ変換器 の出力信号を捕捉する。このＡ／Ｄ変換器の出力信号はアナログ波形の周期にお けるセグメントを標本化及び量子化することにより生じるものであり、そのセグ メントとは上述の一連の信号取得ストローブパルス群の間に標本化及び量子化さ れたセグメントに後続する次のセグメントである。２番目のＬＴ）リガ２の中止 パルスに応答して、デジタルデータ捕捉ボート１３は信号取得ストローブパルス を発生するのを中止し、２番目のＬＴトリガ１の中止パルスに応答してアナログ 波形発生器１１はそれ自身の状態を表すカウント値を所定時間後に記憶する。こ の動作シーケンスはデジタルデータ捕捉ボート１３が分析に必要な完全なレコー ドを取得するまで行われる。

図１及び図２に示すテスターはＡ／Ｄ変換器とＡ／Ｄ変換器の出力信号のデジタ ル処理回路の両方を具備しているような、より複雑なデバイスを検査することも できる。このようなデバイスを検査する時には、検査器の論理検査器１０はデジ タル処理回路のデジタル制御ポートに接続され、デジタルデータ捕捉ポート１３ はデジタル処理回路の出力に接続される。例えば、Ａ／Ｄ変換器の出力が安定し ているとのデジタル処理回路の判断を論理検査器１０が確認するために、論理検 査器１０はデジタル制御ボートに供給された信号を検査し、そのための特別な動 作が呼び出される。

図３を参照して述べた検査では論理検査器１０は主動器であり、アナログ波形発 生器１１とデジタルデータ捕捉ポート１３は従動器であるのに対し、図４を参照 して述べた検査ではアナログ波形発生器１１は主動器として機能している。それ ゆえ、説明したテスターにおいては、自動検査システム装置の間の主従の時間的 関係の性質を変え得ることが明かである。

この検査システムの各装置は独立したタイミングで状態変更を行って動作する。

それぞれ独立して状態行程を実行するこれらの装置における状態間の時間的相関 関係は任意に設定できる。

本発明は上述の具体例に限定されるものではなく、添付した請求項等で特定され ている発明の範囲から逸脱することなく、その範囲内で種々の変形を行うことが 可能である。例えば、この発明はモノリシック集積回路の検査装置に限定される ものではなく、ハイブリッド集積回路及び多数の集積回路を載せた回路基板を検 査するのにも適用できる。更に、本発明は電子デバイスに限定されることなく、 好適な信号入力（刺激）及び信号取得（取得）装置を備えれば光学デバイスにも 適用できる。

図４を参照して述べた検査で明かなように、図１及び図２に示す装置においては 各検査測定器が論理検査器１０に対する従動器として動作することに限定されな い。図４で述べた検査の場合は、アナログ波形発生器１１それ自身がデジタルデ ータ捕捉ポート１３の動作を制御するための主動器として機能する。

各装置が自立しており、且つ各従動器がイベントマーカーに応答した状態行程を それぞれ実行するので、従動器の動作はイベントマーカーの発生時間に影響をさ れることはない。つまり、イベントマーカーが供給されると、新たにイベントマ ーカーが供給されない限り、従動器は主動器や他の従動器の動作に関係なく自己 の状態行程を実行する。

本発明の目的から、状態（ステート）とは−又は複数の事象（イベント）が発生 する期間であることを特徴とし、一つの事象により他の事象の発生時点が特定さ れる。

遅延イベントマーカーの受け取りと遅延されたマーカーに対する応答との間の遅 延をローカルクロック発生器が正確に制御できることと、ＬＴ）リガの中止パル スの位置が極めて正確に制御されることが必要である。これは、そのＬＴ）リガ の中止パルスはアナログ波形発生器１１又はデジタルデータ捕捉ポート１３の２ つのクロック間に供給されるようにするためであり、且つ（アナログ波形発生器 １１又はデジタルデータ捕捉ポート１３の）いずれのクロックが活動サイクルに おける次の（そして最後の）パルスであるかについて明確にするためである。

ＬＴ）リガ２の開始パルスの受け取りに応じて信号取得ストローブパルスの発生 の開始を制御するのは比較的容易であるが、ＬＴ）リガ２の開始パルスに応じた 信号取得ストローブパルスの発生を中断する時間を正確に制御することのは極め て困難である。従って、信号取得ストローブパルス発生動作の終了はＬＴトリガ ２の中止パルスによって制御されている。

補正書の写しく翻訳文）提出書（特許法第１８４条の８）平成　７年　１月２７ 日

Claims (1)

1. 【特許請求の範囲】 請求項１　入力ボートと出力ボートを有する集積回路デバイス（被測定デバイス ）の検査装置において、 所定のシーケンスで発生する複数の状態（ステート）をそれそれ有し、現在の状 態を表すイベント信号を供給する出力ボートをそれそれ有し、少なくとも第１の ステートデバイスは指定された状態に移行ずる所定時間前にイベントマーカー信 号を発する発生デバイス（１０）であり、少なくとも第２のステートデバイスは 所定時間経過後に所定の方法でイベントマーカー信号の受取に応答する受取デバ イス（１１）であり、少なくともステートデバイス（１１）の一つは被測定デバ イスの入力ボートに接続される出力ポートを有し、少なくともステートデバイス の一つは被測定デバイスの出力ポートに接続される測定デバイス（１３）である 複数個のステートデバイス（１０〜１６）と、各ステートデバイスに接続され、 各ステートデバイスが相互にイベントマーカー信号を伝達できるようにする内部 接続マトリックス（３０）とを傭えた装置。 請求項２　内部接続マトリックス（３０）が、２つのステートマシン間で伝達を 行うための各ステートマシンに接続される複数個の双方向伝達ボートを有し、各 双方向伝達ボートが、各ステートマシンから供給された信号に応答してマーカー 信号を発するための各ステートマシンに接続されたマーカー信号発生器（３６） と、マトリックスからのマーカー信号を受け取つてこれに応答して信号を発生す るように接続されたマーカー信号検出器（４０）と、マーカー信号検出器とステ ートマシンとの間に接続された可制御遅延素子（４４）とからなることを特徴と する請求項１記載の装置。